JPH0567925A

JPH0567925A - 増幅回路

Info

Publication number: JPH0567925A
Application number: JP25454391A
Authority: JP
Inventors: Hiroshige Kawai; 洋成川合
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1991-09-06
Filing date: 1991-09-06
Publication date: 1993-03-19

Abstract

(57)【要約】【目的】高効率化および大振幅入力の急俊な立上りに
対する追従性の改善を図ったオーディオ用パワーアンプ
等の増幅回路において、パワー部をＩＣ化する場合に出
力段へのスイッチングノイズの影響がないようにする。【構成】出力段トランジスタＱａに対し、通常はスイ
ッチングトランジスタＱｓによる高効率な主電源路４２
から電力を供給し、主電源路４２が追従できない急俊な
入力に対しては補助電源路４８から電力を供給する。出
力段トランジスタＱａを含む回路部分１１１とスイッチ
ングトランジスタＱｓおよび補助電源路４８への電力供
給量を調整するトランジスタＱｂを含む回路部分１１２
とを別々のパワーＩＣで構成することにより、出力段へ
のスイッチングノイズの影響を少なくできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、高効率化を図るとと
もに、大振幅入力の急俊な立上りに対する追従性の改善
を図ったオーディオ信号等の電力増幅用に用いられる増
幅回路に関するものである。

【０００２】

【従来の技術】オーディオ用パワーアンプとして、高効
率化を図るため駆動電源にスイッチング・シリーズ・レ
ギュレータ等のスイッチング回路を用いて、供給すべき
出力の大きさに応じてパワーアンプ制御するようにした
ものがあった。このようなパワーアンプでは、スイッチ
ング出力を平滑した電圧でパワーアンプを駆動するた
め、入力信号の大振幅への急俊な立上りに対してパワー
アンプの駆動電圧が追従できず、パワーアンプの出力が
クリップしてしまう問題があった。そこで、このような
問題を解決して高効率化および大振幅入力の急俊な立上
りに対する追従性を改善するために、本出願人は先に特
願平３−１７６０９４号明細書および図面に記載の増幅
回路を提案した。この増幅回路について説明する。

【０００３】この増幅回路は、負荷に駆動用電力を供給
する主電源路と、この主電源路に挿入されてこの主電源
路をオン、オフスイッチングするスイッチング素子と、
前記主電源路に挿入されて前記スイッチング素子の出力
を平滑して前記負荷に供給する平滑回路と、前記入力信
号のレベルに応じて前記スイッチング素子をオン期間と
オフ期間の比率を可変にスイッチングして、前記負荷が
必要とする電力を主に前記主電源路から供給させるスイ
ッチング制御手段と、前記主電源路とは別に前記負荷に
駆動用電力を供給する電源路であって前記主電源路より
も高速応答で入力信号のレベル変化に追従して電力供給
を行なうことができる補助電源路と、この補助電源路に
挿入され当該補助電源路から前記負荷への電力供給量を
調整する補助電力供給量調整用素子と、この補助電力供
給量調整用素子を制御して前記主電源路による前記負荷
への電力供給量の不足分を前記補助電源路から供給させ
る補助電力供給量制御手段とを具備してなり、前記補助
電源路は前記主電源路による前記負荷への電力供給量の
不足分の大小にかかわらず前記負荷に略々最大出力を供
給し得る電源電圧で駆動されていることを特徴とするも
のである。

【０００４】この増幅回路によれば、負荷への電力供給
をスイッチング駆動で電力供給を行なう主電源路から主
に行なっているので、損失を減少させることができる。
また、平滑回路の存在により主電源路が追従できないよ
うな入力の急俊な立上りに対しては、主電源路よりも応
答性のよい補助電源路から電力が供給されるので、この
ような大振幅入力の急俊な立上りに対しても追従するこ
とができる。しかも、このように入力の立上りが急俊で
かつ大振幅であったとしても、補助電源路は主電源路に
よる負荷への電力供給量の不足分の大小にかかわらず負
荷に略々最大出力を供給し得る電源電圧で駆動されてい
るので、出力をクリップさせることもない。そして、補
助電源路をこのような電源電圧で駆動しても、通常時は
主電源路から主に電力供給されるので、補助電源路を流
れる平均的な電流値は小さくてすみ、この補助電源路で
の損失は小さくてすむ。これにより、効率が高くかつ大
振幅入力の急俊な立上りに対しても追従性のよい増幅回
路が実現される。

【０００５】この増幅回路の具体例を図２に示す。な
お、図２では＋側の回路のみを示す。−側の回路３８は
＋側と同様に構成されて、電源４６（電源電圧−Ｂ）に
より駆動される。以下の説明は＋側のみについて行な
う。オーディオ入力信号は、バイアス回路４０を介して
ドライブ段のトランジスタＱｄ，Ｑｄ′に供給されて、
出力段のトランジスタＱａ，Ｑａ′を駆動し、負荷（ス
ピーカ）１０に必要な電力を供給する。

【０００６】負荷１０への電力供給を主に行なう主電源
路４２は、電源４４（電源電圧＋Ｂ）、スイッチングト
ランジスタＱｓ（スイッチング素子）、平滑用コイルＬ
１（平滑回路）、出力段トランジスタＱａ、抵抗Ｒａ
（＝Ｒａ′）で構成される。主電源路４２による電力供
給の不足分を供給する補助電源路４８は、電源４４、抵
抗Ｒｓ、カスケード接続されたトランジスタＱｂ（補助
電力供給量調整用素子）および出力段トランジスタＱ
ａ、抵抗Ｒａで構成される。

【０００７】抵抗Ｒｓは補助電源路４８を流れる電流Ｉ
_Qbを検出するための小抵抗である。電流Ｉ_QbによってＲ
ｓの両端に発生した電圧Ｖ_Rsは、ヒステリシスコンパレ
ータ５０に入力される。ヒステリシスコンパレータ５０
は抵抗Ｒｓとともにスイッチング制御手段を構成し、電
圧Ｖ_Rsが所定の上限値Ｖ_HCHより高くなった時に“０”
を出力してトランジスタＱｓをオンし、一旦“０”にな
った後は電圧Ｖ_Rsが所定の下限値Ｖ_HCLに低下するまで
は“０”を保持し、電圧Ｖ_Rsが下限値Ｖ_HCLより低くな
ると“１”を出力してトランジスタＱｓをオフし、一旦
“１”になった後は電圧Ｖ_Rsが所定の上限値Ｖ_HCHより
高くなるまで“１”を保持する。これにより、トランジ
スタＱｓはスイッチング動作をする。平滑用コイルＬ１
はこのスイッチング動作によるトランジスタＱｓの出力
波形を平滑化して負荷に供給するものである。また、ダ
イオードＤ３はトランジスタＱｓがオフした時に平滑用
コイルＬ１から流出する電流の電流路を形成するフライ
ホイール用ダイオードである。

【０００８】出力トランジスタＱａのエミッタとトラン
ジスタＱｂのベース間には直流電源５２が接続されてい
る。その電源電圧Ｖ１は、Ｖ１＝Ｖ_Qamin＋Ｖ_QbBE に設定されている。ここで、Ｖ_Qaminは出力トランジス
タＱａが最大出力時でもリニアリティを確保できる最低
電圧で通常約２〜３Ｖである。また、Ｖ_QbBEはトランジ
スタＱｂのベース・エミッタ間電圧でオン時は約０．６
Ｖである。このトランジスタＱａのエミッタから電源５
２を経てトランジスタＱｂのベースに至る経路５１が補
助電力供給量制御手段に相当する。

【０００９】図２の回路の動作を説明する。はじめに、
ヒステリシスコンパレータ５０の出力が“１”でスイッ
チングトランジスタＱｓがオフ状態であったとする。オ
ーディオ入力信号はトランジスタＱｄを介して出力段ト
ランジスタＱａに供給される。これにより、補助電源路
４８を通ってトランジスタＱａに電流Ｉ_Qbが流れ、負荷
１０に供給される。この電流Ｉ_Qbにより抵抗Ｒｓの両端
に電圧Ｖ_Rsが生じる。この電圧Ｖ_Rsが所定の上限値Ｖ
_HCHに達すると、ヒステリシスコンパレータ５０の出力
が“０”に反転し、トランジスタＱｓをオンさせる。こ
れにより、主電源路４２から電流供給が行なわれる。

【００１０】トランジスタＱｓがオンした状態では主電
源路４２の抵抗値は補助電源路４８の抵抗値よりも小さ
いので、トランジスタＱｓが一旦オンすると、主電源路
４２からの電流Ｉ_L1は増大し、その分補助電源路４８か
らの電流Ｉ_Qbは減少する。電流Ｉ_L1，Ｉ_Qbは加算点４９
で電流加算されて、トランジスタＱａを介して負荷電流
Ｉ_RLとして負荷１０に供給されて、負荷１０に必要な電
力を供給する。

【００１１】補助電源路４８の電流Ｉ_Qbが０になる寸前
に抵抗Ｒｓの両端の電圧Ｖ_Rsが所定の下限値Ｖ_HCLに達
し、コンパレータ５０の出力が“１”に反転し、トラン
ジスタＱｓをオフさせる。トランジスタＱｓがオフする
と、平滑用コイルＬ１の電流Ｉ_L1はダイオードＤ３を介
して流れる。この電流Ｉ_L1がしだいに減少するにつれて
補助電源路４８の電流Ｉ_Qbが増大し、電圧Ｖ_Rsが所定の
上限値Ｖ_HCHに達すると、再びコンパレータ５０の出力
が“０”に反転してトランジスタＱｓがオンし、以後同
じ動作を繰り返す。このようにトランジスタＱｓは入力
信号レベルに応じてオン期間、オフ期間の比率を可変に
自励発振によりスイッチングされる。

【００１２】このような動作によれば、トランジスタＱ
ｂは常に能動状態にあり、トランジスタＱａから負荷１
０に流れる電流Ｉ_RLは主電源路４２と補助電源路４８の
双方から供給される。主電源路４２のトランジスタＱｓ
はスイッチング駆動なので損失は小さい。また、補助電
源路４８はトランジスタＱｂで損失を生じることになる
が、抵抗Ｒｓの値とヒステリシスコンパレータ５０の基
準電圧Ｖ_HCH，Ｖ_HCLのセッティングによりトランジス
タＱｂに流れる電流Ｉ_Qbは平滑用コイルＬ１の出力電流
Ｉ_L1のリップル電流とほぼ同じまで少くできるため、Ｉ
_L1>>Ｉ_Qbとなって、トランジスタＱｂでの損失は小さく
できる。

【００１３】また、トランジスタＱｂは常時オンしてお
り、Ｖ_QbBEは常に約０．６Ｖであるため、出力段トラン
ジスタＱａのコレクタ・エミッタ間電圧Ｖ_Qaは常にＶ_Qa＝Ｖ１−Ｖ_QbBE＝Ｖ_Qamin に保たれる。したがって、出力段トランジスタＱａの損
失を最低の状態にできる。図２の回路によれば、最大の
損失源である出力段トランジスタＱａの損失を最低に保
持できる効果は大きい。

【００１４】図３は図２のトランジスタＱｂ，Ｑｓの部
分を抜き出して示したものである。この回路の動作を図
４を参照して説明する。トランジスタＱｂに信号源５４
からステップ状の入力Ｖ_inが入ると（ｔ１）、はじめは
トランジスタＱｓはオフしているので、出力電流Ｉ_RLは
すべて補助電源路４８のトランジスタＱｂから供給され
る。トランジスタＱｂの電流Ｉ_Qbが一気に増大して抵抗
Ｒｓの両端の電圧Ｖ_Rsがコンパレータ５０の上側の基準
電圧Ｖ_HCHに達すると、コンパレータ５０の出力は
“０”に反転してトランジスタＱｓをオンさせる。これ
により、主電源路４２からの電源供給が開始される。こ
の主電源路４２からの電流Ｉ_L1は平滑用コイルＬ１があ
るため一気には増大せず、徐々に増大する。主電流Ｉ_L1
が徐々に増大すると、補助電流Ｉ_QbはＩ_Qb＝Ｉ_RL−Ｉ_L1 により徐々に減少する。補助電流Ｉ_Qbが減少して電圧Ｖ
_Rsがコンパレータ５０の下側の基準電圧Ｖ_HCLに達する
と（ｔ２）、トランジスタＱｓがオフし、平滑用コイル
Ｌ１の出力電流Ｉ_L1が徐々に減少していく。すると、補
助電流Ｉ_Qbが増え、電圧Ｖ_Rsが上側の基準電圧Ｖ_HCHに
達すると（ｔ３）、再びトランジスタＱｓがオンし、以
後同じ動作を繰り返す。最初の立上り部分（時刻ｔ１直
後）は、平滑用コイルＬ１の出力電流Ｉ_L1がすぐには追
いつかないため、補助電流Ｉ_Qbが主であるが、入力Ｖ_in
の変化が少なく、負荷電流Ｉ_RLの変化が少ない場合に
は、ほとんど主電流源４２から電力が供給される。音楽
信号は高域成分（変化の大きい信号）のエネルギが少な
いため、補助電流Ｉ_Qbの平均値は小さく、負荷電流Ｉ_RL
の多くがスイッチング駆動により効率が高い主電源路４
２からの電流Ｉ_L1として供給される。

【００１５】また、図２の回路では負荷電流Ｉ_RLはすべ
てトランジスタＱａ（Ｑａ′）から供給されるが、トラ
ンジスタＱａのコレクタ・エミッタ間電圧Ｖ_Qaは前述の
ようにトランジスタＱａをオンするに必要な最低限の電
圧Ｖ_Qaminがかかっているだけであるので、ここでの損
失は小さい。したがって、回路全体としての効率は非常
に高いものとなる。しかも、入力Ｖ_inの急俊な立上りに
対しては応答の速い補助電源路４８から電力が供給され
るので、この急俊な立上りに追従して負荷１０に必要な
電力を供給することができる。しかも、補助電源路４８
は主電源路４２と同じく高い電圧＋Ｂで駆動されている
ので、大振幅入力の急俊な立上りに対しても出力をクリ
ップさせることなく追従して所定の最大出力を負荷に供
給することができる。

【００１６】また、図２の回路によれば、音響特性面で
の効果も得られる。すなわち、トランジスタＱｂはカッ
トオフしないため、常にわずかな電流ではあるが能動状
態にあり、スイッチングによる主電流Ｉ_L1のリップル分
をトランジスタＱｂからの電流Ｉ_Qbで吸収するように動
作する。したがって、出力段トランジスタＱａへの供給
電圧はリップル電圧を持たなくなり、出力へのリップル
電圧の影響はなくなり、スイッチング駆動による歪率や
Ｓ／Ｎの劣化を防止することができる。

【００１７】なお、図２の回路においては、ヒステリシ
スコンパレータ５０の上側の基準電圧Ｖ_HCHを十分小さ
な値に設定することによって補助電流Ｉ_Qbの平均値を小
さくしてトランジスタＱｂでの損失を減らすことができ
るが、トランジスタＱｓのスイッチング周波数が高くな
り、スイッチングロスが増えることになる。したがっ
て、トランジスタＱｂでの損失とトランジスタＱｓでの
スイッチングロスとの兼ね合いで、これらの和が最小と
なるように上側の基準電圧Ｖ_HCHの大きさを設定するの
が望ましい。また、下側の基準電圧Ｖ_HCLはトランジス
タＱｂがカットオフしない範囲でなるべく小さいほうが
損失が少なくてすむ。なお、トランジスタＱｓの自走ス
イッチング周波数はバイポーラトランジスタを使用した
場合は、例えば上限を１００kHz 程度に設定することが
できる（出力によって自走周波数は変動する。）。ま
た、上限を１００kHz 以上に設定する場合は、バイポー
ラトランジスタでスイッチングができなければ、パワー
ＭＯＳトランジスタ等を用いることができる。

【００１８】図２のヒステリシスコンパレータ５０の構
成例を図５に示す。＋Ｂの電源ライン５６とトランジス
タＱｓとダイオードＤ３の接続点５８との間には、抵抗
Ｒ３，Ｒ４の直列接続回路が接続されている。また、抵
抗Ｒｓの両端間には、トランジスタＱｃ、抵抗Ｒ２，Ｒ
１の直列接続回路が接続されている。そして、抵抗Ｒ
３，Ｒ４の接続点６０はトランジスタＱｃのベースに接
続され、抵抗Ｒ１，Ｒ２の接続点６２はスイッチングト
ランジスタＱｓのベースに接続されている。

【００１９】上記の構成によれば、トランジスタＱｓが
オフしている状態では抵抗Ｒ３の両端に発生している電
圧により、トランジスタＱｃはオンしている。この時ト
ランジスタＱｓには電圧Ｖ_Rsを抵抗Ｒ１，Ｒ２で分圧し
た電圧が印加されている。この状態で補助電流Ｉ_Qbが増
大して電圧Ｖ_Rsが上昇し、トランジスタＱｓのベース・
エミッタ間電圧が約０．６Ｖに上昇するとトランジスタ
Ｑｓがオンし、主電流Ｉ_L1が流れる。トランジスタＱｓ
がオンすると、点５８の電位がほぼ＋ＢＶに上昇するの
で、点６０の電位も上昇してトランジスタＱｃはオフす
る。トランジスタＱｓがオンして主電流Ｉ_L1が増大する
と、補助電流Ｉ_Qbは減少し、電圧Ｖ_Rsは低下する。そし
て、トランジスタＱｃがオフした状態ではトランジスタ
Ｑｓのベース・エミッタ間には電圧Ｖ_Rsがそのまま印加
されるので、この電圧Ｖ_Rsが約０．６Ｖ以下に低下する
と、トランジスタＱｓはオフする。トランジスタＱｓが
オフすると、点５８の電位が下がってトランジスタＱｃ
がオンする。

【００２０】このように、図２のヒステリシスコンパレ
ータ５０によれば、トランジスタＱｓがオフしている時
は、電圧Ｖ_Rsを抵抗Ｒ１，Ｒ２で分圧した電圧がトラン
ジスタＱｓのベース・エミッタ間にかかり、電圧Ｖ_Rsが
抵抗Ｒ２の両端に約０．６Ｖ以上の電圧を生じさせる電
圧に上昇してはじめてトランジスタＱｓがオンする。ま
た、トランジスタＱｓがオンしている時は、電圧Ｖ_Rsが
そのままトランジスタＱｓのベース・エミッタ間にかか
り、電圧Ｖ_Rsが約０．６Ｖ以下になるとトランジスタＱ
ｓはオフする。これにより、ヒステリシスをもったコン
パレート動作が実現されて、トランジスタＱｓは自励発
振によりスイッチング動作をする。

【００２１】なお、下側の基準電圧Ｖ_HCLは抵抗Ｒｓの
値によって設定される。また、上側の基準電圧Ｖ_HCHは
抵抗Ｒ１，Ｒ２の値の比によって設定され、抵抗Ｒ１を
抵抗Ｒ２よりも大きな値にするほどＶ_HCHは大きくな
る。

【００２２】なお、ヒステリシスコンパレータ５０は図
５の構成のものに限らず、オペアンプ等を用いて様々に
構成することもできる。ただし、図５のように構成すれ
ば、ヒステリシスコンパレータ５０用に別電源が不要で
ある等簡易に実現できる利点がある。

【００２３】また、負荷１０への電源供給路の切換え
は、補助電流値を検出して行なうほかに、主電源路４２
の電圧と補助電源路４８の電圧の大小により切り換える
こともできる。すなわち、通常時は主電源路４２の出力
電圧のほうが高くなるようにして主電源路４２から高効
率で電源供給を行ない、入力信号が急俊に立上がった時
は主電源路４２の出力電圧は急には追い付かないので補
助電源路４８の出力電圧のほうが高くなるようにして、
トランジスタＱｂをオンして補助電源路４８から高速応
答で電源供給を行なう。

【００２４】なお、図２の回路は図６に示すように概念
的にとらえることもできる。すなわち、主電源路４２に
は高効率で電流を供給できるが入力信号の変化に対する
応答が遅い高効率電流バッファ回路（スイッチングトラ
ンジスタ４２と平滑用コイルＬ１）を挿入し、補助電源
路４８には入力信号の変化に対する応答は速いが損失の
大きい高速電圧バッファ回路（トランジスタＱｂとその
ベース電圧を制御する経路５１）を挿入し、両電源路４
２，４８の電流Ｉ_L1，Ｉ_Qbを加算点４９で加算して、ト
ランジスタＱａを介して負荷１０に負荷電流Ｉ_RL（＝Ｉ
_L1＋Ｉ_Qb）を供給する。電流検出回路（抵抗Ｒｓ）は補
助電流ＩQbの大きさを検出し、それに応じて制御回路
（ヒステリシスコンパレータ５０）を介して高効率電流
バッファ回路４２、Ｌ１を制御して主電流Ｉ_L1を調整す
る。高速電圧バッファ回路Ｑｂ，５１は主電流Ｉ_L1での
不足分（Ｉ_RL−Ｉ_L1）を補助電流ＩQbとして供給する。

【００２５】出力トランジスタＱａのコレクタの電圧Ｖ
ｓは出力電圧Ｖoutよりもわずかに大きいだけであり、
これにより出力トランジスタＱａの損失は最小限に抑え
られる。また、負荷電流Ｉ_RLは、入力の急俊な立上りに
対してはまず補助電流Ｉ_Qbが応答し、しだいに主電流Ｉ
_L1が支配的になる。補助電流Ｉ_Qbは極めて高速で立上る
ため出力波形に欠損は生じない。補助電流Ｉ_Qbの供給は
短時間のみの動作であり、エネルギは損失の小さい主電
源路４２からの主電流Ｉ_L1で主に供給されるので全体と
して高効率となる。これにより、高効率でかつスルーレ
ートの速い電力増幅回路が実現される。

【００２６】

【発明が解決しようとする課題】前記図２の回路を小型
化する場合、パワー部（出力段トランジスタＱａ、スイ
ッチングトランジスタＱｓ、カスケードトランジスタＱ
ｂ等で構成）をパワーＩＣとして集積化することが考え
られる。ところが、パワー部全体を１つのパワーＩＣで
構成すると、スイッチングノイズが出力段に影響してＳ
／Ｎが悪くなるおそれがある。また、全体を１つのパワ
ーＩＣで構成すると、例えば出力段を汎用のものとして
使用したいという要求に応えることができない。また、
そうかといって、パワー部を構成する素子をそれぞれ別
々のパワーＩＣで構成するのでは部品点数が増えてしま
い、小型化という目的に合致しない。この発明は、上述
の点に鑑みてなされたもので、小型化が可能でしかもス
イッチングノイズの出力段への影響が少なくかつ出力段
を汎用のものに使用することもできる増幅回路を提供し
ようとするものである。

【００２７】

【課題を解決するための手段】この発明は、スイッチン
グ素子と補助電力供給量調整用素子を有する回路と出力
段素子を有する回路とをそれぞれ独立したパワーＩＣで
構成したことを特徴とするものである。

【００２８】

【作用】本発明によれば、スイッチング素子と補助電力
供給量調整用素子（カスケード素子）を有する回路と出
力段素子を有する回路とをそれぞれ独立したパワーＩＣ
で構成したので、スイッチングノイズの出力段への影響
を少なくできる。また、出力段を汎用のものに使用する
ことができる。また、スイッチング素子とカスケード素
子を１つのパワーＩＣに組み込んだので部品点数が減
り、小型化が実現される。

【００２９】

【実施例】この発明の一実施例を説明する。ここでは、
前記図２の回路の具体回路を図１、図７、図８に分割し
て示し、この回路の一部をパワーＩＣで構成する場合に
ついて説明する。図１、図７、図８はＡ１〜Ａ４、Ｂ１
〜Ｂ３、Ｅ１〜Ｅ８で相互に連結される。図２と対応す
る部分には同一の符号を用いる。また、＋側と対応する
−側の部分には「′」を付して示す。ここでは＋側の回
路について説明し、−側の回路は＋側の回路と同様に構
成されているので説明を省略する。

【００３０】入力信号は、図７において、初段の差動増
幅回路を構成するトランジスタＱ３０に入力され、プリ
ドライブ段を構成するトランジスタＱ３２，Ｑ３３（図
１）およびドライブ段を構成するトランジスタＱ１０，
Ｑ１５を経て出力段トランジスタＱａに供給されて、負
荷（スピーカ）１０を駆動する。また、出力信号は初段
のトランジスタＱ３１に負帰還される。

【００３１】図１において、出力段トランジスタＱａと
カスケードトランジスタＱｂはそれぞれ３個ずつのトラ
ンジスタＱ２３，Ｑ２０によるパラレル構成とされてい
る。主電源路４２は、＋９０Ｖの電源→スイッチングト
ランジスタＱｓ→コイルＬ１→電流加算点４９を介して
出力段トランジスタＱａに主電流を供給している。ま
た、補助電源路４８は抵抗Ｒ１０，Ｒ１１，Ｒｌ２と電
流検出リミッタ９０→トランジスタＱｂを介して出力段
トランジスタＱａに補助電流を供給している。トランジ
スタＱｂのベース電位を制御する図２の経路５１は、図
１では、トランジスタＱ１０のエミッタ→ツェナダイオ
ードＺＤ→トランジスタＱ１１→抵抗Ｒ１３→ダイオー
ドＤ１０→トランジスタＱ１４→抵抗Ｒ１４→トランジ
スタＱｂのベースの経路に相当する。これにより、入力
が急俊に立上がると、トランジスタＱｂのベース電位が
即座に上昇して、補助電流を増大させてこれに追従し、
その後主電流が徐々に増大していって補助電流を減少さ
せていく。

【００３２】ヒステリシスコンパレータ５０は次のよう
に構成されている。＋９０Ｖの電源ライン５６とトラン
ジスタＱｓ（Ｑ２２）とダイオードＤ３の接続点５８と
の間には、抵抗Ｒ３３，Ｒ３４の直列接続回路が接続さ
れている。また、補助電源路４８は抵抗Ｒ１０，Ｒ１２
を通るルートと、トランジスタＱｃ、抵抗Ｒ１１，Ｒ１
２を通るルートが並列に設けられている。そして、抵抗
Ｒ３３，Ｒ３４の接続点６０はトランジスタＱｃのベー
スに接続され、抵抗Ｒ１１，Ｒ１２の接続点６２はトラ
ンジスタＱ２１のベースに接続され、トランジスタＱ２
１のコレクタは抵抗Ｒ２１を介してスイッチングトラン
ジスタＱｓのベースに接続されている。

【００３３】上記の構成によれば、トランジスタＱ２１
がオフ（トランジスタＱｓがオフ）している状態では抵
抗Ｒ３３の両端に発生している電圧により、トランジス
タＱｃはオンしている。この時、補助電源路４８は抵抗
Ｒ１０を通るルートと、トランジスタＱｃ、抵抗Ｒ１１
を通るルートが並列に形成され、トランジスタＱ２１の
ベース・エミッタ間には抵抗Ｒ１０の両端の電圧が印加
されている。この状態で抵抗Ｒ１０を通る補助電源路４
８の電流が増大してトランジスタＱ２１のベース・エミ
ッタ間電圧が約０．６Ｖに上昇するとトランジスタ２１
がオンしてトランジスタＱｓがオンし、主電源路４２か
ら電流が供給される。トランジスタＱ２１がオンする
と、点５８の電位がほぼ＋９０Ｖに上昇するので、点６
０の電位も上昇してトランジスタＱｃはオフする。トラ
ンジスタＱ２１がオンして主電源路４２の電流が増大す
ると、補助電源路４８の電流は減少する。そして、トラ
ンジスタＱｃがオフした状態では補助電源路４８は抵抗
Ｒ１０を通るルートのみとなるので、補助電源路４８の
電流はすべて抵抗Ｒ１０を流れ、この抵抗Ｒ１０の両端
の電圧が約０．６Ｖ以下に低下すると、トランジスタＱ
２１はオフする。トランジスタＱ２１がオフすると、点
５８の電位が下がってトランジスタＱｃがオンする。

【００３４】このようにして、トランジスタＱｃのオ
ン、オフ状態により、補助電源路４８の電流のすべてを
抵抗Ｒ１０に流すかあるいは一部を分流させるかを切り
換えることにより、ヒステリシスを持ったコンパレータ
動作が実現されて、トランジスタＱｓは自励発振により
スイッチング動作をする。

【００３５】この図１の回路では、次のような工夫がな
されている。出力段トランジスタＱａとカスケードトランジスタ
Ｑｂをそれぞれパラレル構成としている。これに合わせ
て平滑用コイルＬ１もパラレル巻としている。この構成
により、大出力化されるとともに、カスケードトランジ
スタＱｂのエミッタに安定化抵抗（抵抗値０．２２Ω
等）が不要になり、これによる損失を防止でき、高効率
を維持できる。つまり、平滑用コイルＬ１を単一巻線で
構成すると、電流注入点４９が１つとなり、必然的にカ
スケードトランジスタＱｂのエミッタも共通接続される
ので、これら複数のカスケードトランジスタＱｂの動作
電流を所期どおりに安定化させるにはそれぞれのエミッ
タに例えば０．２２Ωなどの抵抗が必要となる。これに
対し、平滑用コイルＬ１をパラレル巻とすることによ
り、電流注入点４９は２つとなり、これらの間には小さ
いながらもコイル巻線の抵抗分が存在するので、各カス
ケードトランジスタＱｂの動作における相互干渉が減少
し、安定化での問題が少なくなるので、カスケードトラ
ンジスタＱｂにはエミッタ抵抗が不要になってその分損
失が減る。

【００３６】平滑用コイルＬ１の出力と電源ライン
５６との間に、抵抗Ｒ１５とコンデンサＣ１０とで構成
されるリップル吸収回路９２（ローパスフィルタ）を接
続している。これにより、スイッチングによる主電流の
リップル分の一部を交流共通電位点（電源ライン５６）
に逃がし、カスケードトランジスタＱｂの動作電流負担
を少しでも軽減し、このトランジスタＱｂの損失増大を
防止している。

【００３７】電流検出抵抗Ｒ１０，Ｒ１１，Ｒ１２
（スイッチングトランジスタＱｓがオフ（トランジスタ
Ｑｃがオン）している時は抵抗Ｒ１０，Ｒ１１の並列抵
抗と抵抗Ｒ１２との直流抵抗、スイッチングトランジス
タＱｓがオン（トランジスタＱｃがオフ）している時は
抵抗Ｒ１０，Ｒ１２の直列抵抗）にダイオードＤ１１，
Ｄ１２からなる電流検出リミッタ９０を並列に接続して
いる。これにより、トランジスタＱｓ側に伝えられる電
流検出電圧は上限が１．２Ｖにリミットされ、トランジ
スタＱｓのベース・エミッタ間のオーバドライブを防止
するとともに、電流検出リミッタ９０からカスケードト
ランジスタＱｂに電流供給できるようにしてカスケード
トランジスタＱｂの電流供給能力を向上させている（ト
ランジスタＱｂの電流路が抵抗Ｒｓ（図２）や抵抗Ｒ１
０，Ｒ１１，Ｒ１２で電流規制されているとあまり大電
流は流し得ない。）。

【００３８】カスケードトランジスタＱｂのベース
電位を出力段トランジスタＱａのエミッタ電位（出力電
位）に連動させる経路の途中に、コンデンサＣ１１とダ
イオードＤ１０からなるホールド回路９４を挿入してい
る。これにより、高周波信号についてはピーク検波され
て、このコンデンサＣ１１に電圧保持されるため、カス
ケードトランジスタＱｂのベース電位が定電圧化され、
位相遅れ等によりこのカスケードトランジスタＱｂのエ
ミッタ出力電圧が、出力段トランジスタＱａにとって不
足にならないようにしている。

【００３９】ここでは、出力段トランジスタＱａのコレ
クタ・エミッタ間電圧は約２Ｖに設定されている。つま
り、ツェナダイオードＺＤの上端電位からトランジスタ
Ｑ１１のベース・エミッタ間、ダイオードＤ１０、トラ
ンジスタＱ１４のベース・エミッタ間、トランジスタＱ
ｂのベース・エミッタ間の４つのダイオード接合（０．
６×４＝２．４Ｖ）を経て出力段トランジスタＱａのコ
レクタ電位が決まる。また、ツェナダイオードＺＤの下
端電位からトランジスタＱ１５のベース・エミッタ間、
トランジスタＱａのベース・エミッタ間の２つのダイオ
ード接合（０．６×２＝１．２Ｖ）を経て出力段トラン
ジスタＱａのエミッタ電位が決まる。すなわち、（３．
２−２．４）−（０−１．２）＝２．０Ｖが出力段トラ
ンジスタＱａのコレクタ・エミッタ間電圧となる。

【００４０】補助電流の電流値検出系にコンデンサ
Ｃ１２からなるスイッチング周波数微調整回路９６を並
列挿入している。ヒステリシスコンパレータ５０とスイ
ッチングトランジスタＱｓで構成されるスイッチング自
走系を設計上最適化した時にスイッチング周波数が高く
なりすぎること（例えば１００kH以上））があるが、こ
のスイッチング周波数微調整回路９６によりある程度ス
イッチング周波数を低下させることができ、これにより
設計上の任意度が向上する。

【００４１】図１、図８に示したパワー部のうち一点鎖
線１１１，１１２，１１３で囲んだ３つの部分をそれぞ
れパワーＩＣ（ハイブリッドＩＣ）で構成した例を図
９、図１０、図１１にそれぞれ示す。図９〜１１中、図
１，８と共通する素子には同一の符号を用いる。また、
カッコ書で示した数字はパワーＩＣの端子番号である。
パワーＩＣ１１１（図９）は＋側、−側の出力段トラン
ジスタＱａ，Ｑａ′（Ｑ23，Ｑ23′）および出力段間の
バイアス安定化回路４０を構成する温度補償用トランジ
スタＱ３４，Ｑ３５を含むもので、出力段を構成してい
る。パワーＩＣ１１２（図１０）は＋側のカスケードト
ランジスタＱｂ（Ｑ20）およびスイッチングトランジス
タＱｓ（Ｑ22）を含むもので、＋側のカスケード段およ
びスイッチング段を構成している。パワーＩＣ１１３
（図１１）は−側のカスケードトランジスタＱｂ′（Ｑ
20′）およびスイッチングトランジスタＱｓ′（Ｑ2
2′）を含むもので、−側のカスケード段およびスイッ
チング段を構成している。

【００４２】このように、パワー部の一部をパワーＩＣ
で構成することにより、次のような効果が得られる。出力段が独立したパワーＩＣ１１１で構成されてい
るので、スイッチングノイズの影響を受けにくい。ま
た、このパワーＩＣ１１１を汎用の出力段として使用で
き、従来の出力段と互換性を持たせることができる。

【００４３】カスケード段とスイッチング段とを組
合わせて１つのパワーＩＣ１１２（１１３）として構成
したので、小型化される。

【００４４】パワーＩＣ１１１〜１１３はほぼ抵抗
と半導体のみで構成されるので製造しやすい。

【００４５】回路のコントロール部の全部または一
部を外付けとすることにより、調整が容易化され、ＩＣ
の汎用性が確保されている。すなわち、カスケード段の
バイアス回路ＺＤ周辺やスイッチング段のヒステリシス
回路５０等は、用途により異なった定数になるので全部
または一部を外付けとし変更の少ない部分をＩＣ内に取
り込むことにより、汎用性が確保されている。

【００４６】

【発明の効果】以上説明したように、この発明によれ
ば、スイッチング素子と補助電力供給量調整用素子（カ
スケード素子）を有する回路と出力段素子を有する回路
とをそれぞれ独立したパワーＩＣで構成したので、スイ
ッチングノイズの出力段への影響を少なくできる。ま
た、出力段を汎用のものに使用することができる。ま
た、スイッチング素子とカスケード素子を１つのパワー
ＩＣに組み込んだので部品点数が減り、小型化が実現さ
れる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す回路図で、図７、
図８の回路とともに増幅回路を構成するものある。

【図２】従来提案されていた高効率化および高追従性
を図った増幅回路を示す回路図である。

【図３】図２の回路においてトランジスタＱｂ，Ｑｓ
の部分を抜き出して示した図である。

【図４】図３の回路の動作波形図である。

【図５】図２におけるヒステリシスコンパレータ５０
の具体例を示す回路図である。

【図６】図２の回路を概念的にとらえたブロック図で
ある。

【図７】この発明の一実施例を示す回路図で、図１、
図８の回路とともに増幅回路を構成するものある。

【図８】この発明の一実施例を示す回路図で、図１、
図７の回路とともに増幅回路を構成するものある。

【図９】図１のパワーＩＣ１１１の回路図である。

【図１０】図１のパワーＩＣ１１２の回路図である。

【図１１】図８のパワーＩＣ１１３の回路図である。

【符号の説明】

１０負荷４２主電源路４８補助電源路５０ヒステリシスコンパレータ（スイッチング制御手
段）５１信号経路（補助電力供給量制御手段）１１１，１１２，１１３パワーＩＣＱａ出力段トランジスタ（出力段素子）Ｑｂトランジスタ（補助電力供給量調整用素子）Ｑｓスイッチングトランジスタ（スイッチング素子）Ｌ１平滑回路

Claims

【特許請求の範囲】

【請求項１】入力信号を電力増幅して負荷に供給する出
力段素子と、この出力段素子に駆動用電源を供給する主電源路と、この主電源路に挿入されてこの主電源路をオン、オフス
イッチングするスイッチング素子と、前記主電源路に挿入されて前記スイッチング素子の出力
を平滑して前記負荷に供給する平滑回路と、前記入力信号のレベルに応じて前記スイッチング素子を
オン期間とオフ期間の比率を可変にスイッチングして、
前記負荷が必要とする電力を主に前記主電源路から供給
させるスイッチング制御手段と、前記主電源路とは別に前記出力段素子に駆動用電源を供
給する電源路であって前記主電源路よりも高速応答で入
力信号のレベル変化に追従して電力供給を行なうことが
できる補助電源路と、前記出力段素子に対してカスケード接続された状態で前
記補助電源路に挿入され当該補助電源路から前記負荷へ
の電力供給量を調整する補助電力供給量調整用素子とを
具備してなり、前記スイッチング素子と前記補助電力供給量調整用素子
を有する回路と前記出力段素子を有する回路とをそれぞ
れ独立したパワーＩＣで構成したことを特徴とする増幅
回路。