JPH11119845A - レギュレータ回路 - Google Patents

レギュレータ回路

Info

Publication number
JPH11119845A
JPH11119845A JP27918497A JP27918497A JPH11119845A JP H11119845 A JPH11119845 A JP H11119845A JP 27918497 A JP27918497 A JP 27918497A JP 27918497 A JP27918497 A JP 27918497A JP H11119845 A JPH11119845 A JP H11119845A
Authority
JP
Japan
Prior art keywords
circuit
voltage
terminal
error amplifier
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27918497A
Other languages
English (en)
Other versions
JP3497067B2 (ja
Inventor
Takaaki Matsuo
高明 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP27918497A priority Critical patent/JP3497067B2/ja
Publication of JPH11119845A publication Critical patent/JPH11119845A/ja
Application granted granted Critical
Publication of JP3497067B2 publication Critical patent/JP3497067B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

(57)【要約】 【課題】 レギュレータの出力電圧を電圧分割回路の分
圧抵抗比をスイッチ回路を用いて変化させた時、エラー
アンプの入力電圧が急激に変化し、レギュレータの出力
電圧にオーバーシュート、アンダーシュートが発生す
る。 【解決手段】 エラーアンプの入力部に、電圧分割回路
の分圧抵抗比をスイッチ回路を用いて変化させた時に一
定時間だけローパスフィルターを接続することで入力部
の急激な変化を抑え、レギュレータの出力にオーバーシ
ュート、アンダーシュートが現れるの防ぐ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はエラーアンプを用
いて出力を安定、調整するレギュレーター回路に関す
る。
【0002】
【従来の技術】従来のボルテージレギュレータの回路と
して図2に示すような回路が知られていた。ボルテージ
レギュレータ 110は電圧分割回路120、エラーア
ンプ101、基準電圧回路102、Pチャネルトランジ
スター104などから構成されている。また負荷105
は出力電圧端子130と接地端子133間に接続されて
いる。
【0003】出力電圧端子130と接地端子133間に
電圧分割回路120が接続されている。電圧分割回路1
20は端子電圧VOUTに比例した電圧を取り出すため
の回路である。端子131の入力電圧STRBによって
スイッチ回路121をON/OFFさせると電圧分割回
路120の分割抵抗比が変化し、その結果端子電圧VO
UTを変化させることが出来る。スイッチ回路121は
バイポーラ、CMOSなどのデバイスは問わない。
【0004】基準電圧回路102は一定の電圧を出力す
る回路である。端子電圧VOUTは、電圧分割回路12
0で適当な電圧値に分圧された後、エラーアンプ101
のプラス端子に入力される。一方マイナス端子には基準
電圧回路102の出力が入力される。エラーアンプ10
1は両者の差電圧を増幅してトランジスタ104の抵抗
値を制御し、レギュレータの出力を一定電圧に保つよう
に調整する。
【0005】またスイッチ回路121をON/OFFさ
せ、抵抗R3をショートするかしないかを選択して電圧
分割回路120の分圧抵抗比を変えることによって、異
なった端子電圧VOUTを出力することが出来る。スイ
ッチ回路121のON/OFFは端子131の入力電圧
STRBによって変化する。端子131の入力電圧ST
RBがハイレベル、ローレベルどちらでスイッチ回路1
21がON/OFFするかは任意である。
【0006】端子電圧VOUTはスイッチ回路121の
ON/OFFによって次に示す(1)式、(2)式のよ
うになる。 Vout1 = ((R1+R2+R3)/R1)×Vref (1) Vout2 = ((R1+R2)/R1)×Vref (2) ここで、R1,R2,R3はそれぞれ図2のR1,R
2,R3の抵抗値であり、Vrefは基準電圧回路10
2の出力電圧である。また(1)式はスイッチ回路12
1をOFFしたときの端子電圧VOUTであり、(2)
式はスイッチ回路121をONしたときの端子電圧VO
UTである。
【0007】
【発明が解決しようとする課題】しかし従来のボルテー
ジレギュレータでは、出力電圧を変化させる際、スイッ
チ回路によって電圧分割回路の分圧抵抗比を変えるた
め、エラーアンプの入力が短時間に大きく変化する。そ
の結果エラーアンプの出力が極端に大きく変化し、レギ
ュレータの出力電圧にオーバーシュートまたはアンダー
シュートを引き起こす。
【0008】そこでこの発明の目的は従来のこのような
問題点を解決するために、電圧分割回路の分圧抵抗比を
スイッチ回路を用いて出力を変化させるときに、エラー
アンプの入力をゆっくり変化させるようにし、レギュレ
ータの出力電圧にオーバーシュート、アンダーシュート
を発生させにくくすることを目的としている。
【0009】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、電圧分割回路とエラーアンプの入力の間
にロ−パスフィルター回路を挿入し、電圧分割回路の抵
抗比を変化させてから、一定時間だけ前記ロ−パスフィ
ルター回路を動作させ、エラーアンプへの入力電圧の変
化を緩やかにすることで問題点を解決した。
【0010】
【発明の実施の形態】電圧分割回路とエラーアンプの入
力の間にロ−パスフィルター回路を挿入し、電圧分割回
路の抵抗比を変化させてから、一定時間だけ前記ロ−パ
スフィルター回路を動作させ、エラーアンプへの入力電
圧の変化を緩やかにする。
【0011】
【実施例】以下に本発明の実施例を図面に基づいて説明
する。図1は本発明のボルテージレギュレータ回路の第
1の実施例の回路ブロック図である。ボルテージレギュ
レータ回路110を構成する回路のうち、電圧分割回路
120、エラーアンプ101、基準電圧回路102、P
MOSトランジスタ104、レギュレータとしての負荷
105は従来と同様である。電圧分割回路120とエラ
ーアンプ101のプラス端子の間には、端子131の入
力電圧STRBによって一定時間ONされるローパスフ
ィルター回路140が挿入されている。
【0012】端子131の入力電圧STRBによって、
一定時間ONさせるローパスフィルター回路140はコ
ンデンサー141、スイッチ回路142、単安定マルチ
バイブレータ回路143、抵抗144からなる。コンデ
ンサー141の一端は接地端子133に接続され、他端
はスイッチ回路142に接続されている。通常コンデン
サー141はスイッチ回路142によって基準電圧回路
102と接続され、基準電圧回路102の出力電圧と同
電位に充電されている。端子131に入力電圧STRB
が入ると、電圧分割回路120のスイッチ回路121が
ON/OFFすると同時に単安定マルチバイブレータ回
路143が動作し、その出力で一定時間だけコンデンサ
ー141をエラーアンプ101のプラス端子と接地端子
133間に接続する。
【0013】エラーアンプ101のプラス端子電圧をV
bとすると、端子131に入力信号STRBが入りコン
デンサー141がエラーアンプ101のプラス端子に接
続されたとき、プラス端子電圧Vbはコンデンサー14
1と抵抗144で構成されるローパスフィルターの時定
数に従って滑らかに変化する。図4は端子131を
“L”から“H”変化させた時の各端子の電圧変化を示
したものである。ここでは端子131が“H”になると
スイッチ回路121がONする場合について示してい
る。これに比較して、従来のボルテージレギュレータの
端子131の入力電圧STRBを変化させた時の各端子
の電圧変化を図3に示す。
【0014】図4よりエラーアンプ101の出力Veの
オーバーシュート、アンダーシュートは大幅に軽減され
ることになる。またエラーアンプ101のプラス端子に
コンデンサー141を接続するのは電圧分割回路120
の抵抗値をスイッチで切り替える短時間だけ、すなわち
単安定マルチバイブレータ143が動作している間のみ
であり、単安定マルチバイブレータ143がOFFして
からは、従来のボルテージレギュレータと同じで、エラ
ーアンプ101のプラス端子への入力に対する出力の応
答性は落ちない。また端子131の入力電圧STRBを
“H”から“L”に変化させたときにも、一定時間単安
定マルチバイブレータを動作せることで同様の効果が得
られることは明らかである。
【0015】図5は本発明のスイッチングレギュレータ
回路の第2の実施例の回路ブロック図である。電圧分割
回路120、エラーアンプ101、基準電圧回路10
2、NMOSトランジスタ103、ローパスフィルター
回路140等で構成されている。ローパスフィルター1
40以外は従来のスイッチングレギュレータ回路と同じ
である。実際はコイル、ダイオード、コンデンサー等が
他に接続されているが、ここでは、それらを含めた動作
説明は割愛する。
【0016】PWMコンパレータ106はNMOSトラ
ンジスタ103をON/OFF制御する回路である。エ
ラーアンプ101の出力と発振回路107の出力をPW
Mコンパレータ106が比較することによって、NMO
Sトランジスタ103をON/OFFするパルス幅を調
整し、レギュレータの出力は一定電圧になるように調整
される。
【0017】ローパスフィルター回路140の動作は実
施例1の時と同じように、端子131の入力電圧STR
Bが“L”または“H”に変化した場合、図4で示すよ
うにコンデンサー141の働きでエラーアンプのプラス
端子における入力の変化は緩やかになり、エラーアンプ
のオーバーシュート、アンダーシュートは軽減する。ス
イッチングレギュレータ回路でも本発明のレギュレータ
回路を用いることで、出力電圧を変化させた時のオーバ
ーシュート、アンダーシュートが軽減することは明らか
である。
【0018】
【発明の効果】本発明のレギュレータ回路は、出力電圧
を電圧分割回路の分圧抵抗比をスイッチ回路を用いて変
化させたとき、エラーアンプの入力に一定時間ローパス
フィルターを挿入することで、出力電圧変化時のオーバ
ーシュート、アンダーシュートを抑制できるという効果
がある。
【図面の簡単な説明】
【図1】本発明の第1実施例のボルテージレギュレータ
回路の説明図である。
【図2】従来のボルテージレギュレータ回路の説明図で
ある。
【図3】従来のボルテージレギュレータの端子131の
入力電圧STRB変化時の動作説明図である。
【図4】本発明の端子131の入力電圧STRB変化時
の説明図である。
【図5】本発明の第2の実施例の スイッチングレギュ
レータ回路の説明図である。
【符号の説明】
101 エラーアンプ 102 基準電圧回路 103 NMOSトランジスタ 104 PMOSトランジスタ 105 負荷 106 PWMコンパレータ 107 発振回路 110 レギュレータ回路 120 電圧分割回路 121 スイッチ回路 130 出力電圧端子 131 ストロボ端子 132 コントロール端子 133 接地端子 134 入力電圧端子 140 ローパスフィルター回路 141 コンデンサー 142 スイッチ回路 143 単安定マルチバイブレータ回路 144 抵抗

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基準電圧と電圧分割回路の出力電圧との
    差電圧を増幅するエラーアンプと、前記ブリーダ抵抗の
    抵抗値を変えるためのスイッチ手段を有するレギュレー
    タ回路において、前記スイッチ手段でブリーダ抵抗の抵
    抗値を変化させる際にエラーアンプの入力を徐々に変化
    させることを特徴とするレギュレータ回路。
JP27918497A 1997-10-13 1997-10-13 レギュレータ回路 Expired - Lifetime JP3497067B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27918497A JP3497067B2 (ja) 1997-10-13 1997-10-13 レギュレータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27918497A JP3497067B2 (ja) 1997-10-13 1997-10-13 レギュレータ回路

Publications (2)

Publication Number Publication Date
JPH11119845A true JPH11119845A (ja) 1999-04-30
JP3497067B2 JP3497067B2 (ja) 2004-02-16

Family

ID=17607619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27918497A Expired - Lifetime JP3497067B2 (ja) 1997-10-13 1997-10-13 レギュレータ回路

Country Status (1)

Country Link
JP (1) JP3497067B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753721B2 (en) 2001-09-19 2004-06-22 Oki Electric Industry Co., Ltd. Internal step-down power supply circuit
US7049879B2 (en) 2002-07-12 2006-05-23 Denso Corporation Power supply circuit with control of rise characteristics of output voltage
US7294994B2 (en) 2005-01-21 2007-11-13 Matsushita Electric Industrial Co., Ltd. Power supply
JP2009181381A (ja) * 2008-01-31 2009-08-13 New Japan Radio Co Ltd 安定化電源回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753721B2 (en) 2001-09-19 2004-06-22 Oki Electric Industry Co., Ltd. Internal step-down power supply circuit
US6885237B2 (en) 2001-09-19 2005-04-26 Oki Electric Industry Co., Ltd. Internal step-down power supply circuit
US7034605B2 (en) 2001-09-19 2006-04-25 Oki Electric Industry Co., Ltd. Internal step-down power supply circuit
US7049879B2 (en) 2002-07-12 2006-05-23 Denso Corporation Power supply circuit with control of rise characteristics of output voltage
US7294994B2 (en) 2005-01-21 2007-11-13 Matsushita Electric Industrial Co., Ltd. Power supply
JP2009181381A (ja) * 2008-01-31 2009-08-13 New Japan Radio Co Ltd 安定化電源回路

Also Published As

Publication number Publication date
JP3497067B2 (ja) 2004-02-16

Similar Documents

Publication Publication Date Title
US6177785B1 (en) Programmable voltage regulator circuit with low power consumption feature
US5672959A (en) Low drop-out voltage regulator having high ripple rejection and low power consumption
JP3185698B2 (ja) 基準電圧発生回路
EP0851332A2 (en) A voltage regulator
US6885177B2 (en) Switching regulator and slope correcting circuit
CN113110694A (zh) 一种具有电流浪涌抑制的低压差线性稳压器电路
JP2009020641A (ja) 出力回路
EP0760555B1 (en) Current generator circuit having a wide frequency response
US4933625A (en) Driving circuit for controlling output voltage to be applied to a load in accordance with load resistance
JP2001147726A (ja) ボルテージ・レギュレータ
JP4005481B2 (ja) ボルテージ・レギュレータ及び電子機器
US7362157B2 (en) Circuit arrangement with a transistor having a reduced reverse current
US7072199B2 (en) Motor control circuit for supplying a controllable driving voltage
JP3497067B2 (ja) レギュレータ回路
JPH1188159A (ja) チャ−ジポンプ回路
JP2003099135A (ja) ロードロップ電圧調整装置
JP2001042830A (ja) 電源装置、及びこれを用いた液晶表示装置
JP2002196830A (ja) 定電圧レギュレータ及びその使用方法
JP2001222331A (ja) 定電圧レギュレータの消費電流特性、リップルリジェクション特性切り替えシステム及び方法
JPH09297626A (ja) 基準電圧源回路及び電圧フィードバック回路
JPH05127761A (ja) 安定化電源回路
JP4627932B2 (ja) 電圧降圧回路
JPH02113314A (ja) 定電圧装置
JPH0628013B2 (ja) レギュレ−タ回路
JP3345339B2 (ja) デュアルトラッキング回路

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term