JP4627932B2 - 電圧降圧回路 - Google Patents
電圧降圧回路 Download PDFInfo
- Publication number
- JP4627932B2 JP4627932B2 JP2001214160A JP2001214160A JP4627932B2 JP 4627932 B2 JP4627932 B2 JP 4627932B2 JP 2001214160 A JP2001214160 A JP 2001214160A JP 2001214160 A JP2001214160 A JP 2001214160A JP 4627932 B2 JP4627932 B2 JP 4627932B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- circuit
- output terminal
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、民生用の携帯電話に使用するＣＭＯＳロジックのための電圧降圧回路に関するものである。
【０００２】
【従来の技術】
従来の民生用の携帯電話に使用するＣＭＯＳロジックのための電圧降圧回路については、特開平０９−１９８１５１号公報に開示されており、図４は従来の電圧降圧回路を示したものである。１はＣＭＯＳ負荷回路であり、出力端子２に接続される。３は電源接続端子、４はスタンバイ制御端子、５は信号発生回路、６はオペアンプ、７は参照電圧発生回路、８はバイアス電圧発生回路、ＭＯＳ１およびＭＯＳ４はＰｃｈ−ＭＯＳトランジスタ、Ｒ１，Ｒ２，Ｒ３は抵抗、Ｃ１はコンデンサである。
【０００３】
このように構成された従来例は、アクティブ時は、スタンバイ制御端子４と信号発生回路５から発生された電圧によって、バイアス電圧発生回路８と参照電圧発生回路７とオペアンプ６に電流が流れるため、出力端子２には、参照電圧発生回路７の電圧（ＶＲＥＦ）より、（１）式に示したような、抵抗Ｒ２とＲ３で昇圧された電圧Ｖｏが発生する。
Ｖｏ＝ＶＲＥＦ×（Ｒ２＋Ｒ３）／Ｒ３ ・・・（１）
一方、スタンバイ時は、スタンバイ制御端子４と信号発生回路５から発生された電圧によって、バイアス電圧発生回路８と参照電圧発生回路７とオペアンプ６には電流が流れず、また、Ｐｃｈ−ＭＯＳトランジスタＭＯＳ４がオンになるため、出力端子２には、（２）式に示したような、電源電圧ＶＤＤが抵抗Ｒ１とＲ２とＲ３によって分圧された電圧Ｖｏが発生する。
Ｖｏ＝ＶＤＤ×（Ｒ１＋Ｒ２＋Ｒ３）／（Ｒ２＋Ｒ３）・・・（２）
ただし、ＭＯＳ４のオン抵抗はゼロであると仮定する。
【０００４】
図５に示したように、スタンバイ制御電圧が０Ｖの時スタンバイ状態、スタンバイ制御電圧がＶＤＤ（５Ｖ）の時アクティブ状態であるとすると、出力電圧はどちらの状態であっても３Ｖが得られる。電源電圧ＶＤＤ（５Ｖ）から降圧された出力電圧（３Ｖ）は、ＣＭＯＳ負荷回路１の電源電圧となるため、スタンバイ時でもＣＭＯＳ負荷回路のデータ保持動作を確保したまま、ＣＭＯＳ負荷回路の消費電力を下げることができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の電圧降圧回路では、アクティブ状態からスタンバイ状態に切り替わる瞬間に、ＣＭＯＳ負荷回路１が電圧降圧回路よりも遅れてスタンバイ状態になった場合、電圧降圧回路がスタンバイ状態なのにＣＭＯＳ負荷電流がＰｃｈ−ＭＯＳトランジスタＭＯＳ４と抵抗Ｒ１に一瞬流れてしまい、その期間だけ、図５のように、出力電圧が３Ｖより下がる。出力電圧が０Ｖ付近まで下がると、ＣＭＯＳ負荷回路のデータ保持動作が確保できなくなってしまい、データがリセットされてしまう可能性がでてくる。
【０００６】
また、上記理由より、抵抗Ｒ１，Ｒ２およびＲ３はあまり大きな抵抗値にできないため、スタンバイ時に電圧降圧回路に流れる電流は数μＡから数１０μＡといった値となってしまう。
【０００７】
本発明は、上記従来の２つの問題点を同時に解決するものであり、アクティブ状態からスタンバイ状態、あるいは、スタンバイ状態からアクティブ状態に切り替わる瞬間でも、ＣＭＯＳ負荷回路のデータ保持動作を確保しつつ、ＣＭＯＳ負荷回路の消費電流も下げ、またスタンバイ時に電圧降圧回路に流れる電流も１μＡ以下にすることのできる電圧降圧回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この目的を達成するために、本発明の電圧降圧回路においては、スタンバイ時に導通するダイオードを電源接続端子と出力端子間に挿入し、また、出力端子と接地間に抵抗を挿入する。このため、スタンバイ状態への切り替わりの瞬間にＣＭＯＳ負荷回路に負荷電流が流れたとしても、その電流はダイオードに流れるので、出力電圧の変動は僅かであり、ＣＭＯＳ負荷回路のデータ保持動作を確保することができる。
【０００９】
また、スタンバイ時にオフになるＮｃｈ−ＭＯＳトランジスタを用いて、スタンバイ状態でのオペアンプ回路の電流を流れなくしているため、出力端子と接地間に挿入している抵抗を高抵抗値にすれば、スタンバイ時は、その高抵抗にだけ電流が流れるので、消費電力を大幅に抑えることができる。
【００１０】
【発明の実施の形態】
本発明の請求項１に記載の電圧降圧回路は、ＣＭＯＳ負荷回路が接続される出力端子と電源接続端子との間に接続され、スタンバイ時のみ導通するダイオードとＰｃｈ−ＭＯＳトランジスタからなる並列回路と、前記出力端子と接地との間に接続され、前記ダイオードに定常電流を流すための第１の抵抗と第２の抵抗，第３の抵抗およびスタンバイ時にオフになるＮｃｈ−ＭＯＳトランジスタの直列回路からなる並列回路と、スタンバイ制御端子から印加される電圧により電源電圧あるいは０Ｖを発生する信号発生回路と、前記信号発生回路により制御され、出力端が前記Ｐｃｈ−ＭＯＳトランジスタのゲートに接続されるとともに、一方の入力端が前記第２の抵抗と第３の抵抗の接続点に接続され、前記Ｐｃｈ−ＭＯＳトランジスタを制御して出力電圧を発生させるオペアンプと、前記オペアンプの他方の入力端に接続され、参照電圧を発生する参照電圧発生回路と、前記オペアンプおよび参照電圧発生回路の定電流値を決めるバイアス電圧発生回路と、 前記オペアンプの出力端と前記Ｐｃｈ−ＭＯＳトランジスタのドレインとの間に接続され前記オペアンプの位相を補償するためのコンデンサとを備えていることを特徴とするものである。
【００１１】
この構成によると、スタンバイ時に導通するダイオードを電源接続端子と出力端子との間に挿入し、また、出力端子と接地間に抵抗を挿入しているため、スタンバイ状態への切り替わりの瞬間にＣＭＯＳ負荷回路に負荷電流が流れたとしても、その電流はダイオードに流れるので、出力電圧の変動は僅かであり、ＣＭＯＳ負荷回路のデータ保持動作を確保することができるという作用を有する。
【００１２】
また、本発明の請求項２に記載の電圧降圧回路は、請求項１の構成において、
第1の抵抗が、高抵抗値を有することを特徴とするものである。
【００１３】
この構成によると、前記作用に加えて、スタンバイ時にオフになるＮｃｈ−ＭＯＳトランジスタを用いて、スタンバイ状態でのオペアンプ回路の電流を流れなくしており、さらに、出力端子と接地間に挿入している抵抗を高抵抗値としているので、前記作用に加えて、スタンバイ時は、その高抵抗だけに電流が流れるため、消費電力を大幅に抑えることができるという作用を有する。
【００１４】
以下、発明の実施の形態について、図面を参照しながら詳細に説明する。図１は本発明の一実施の形態における電圧降圧回路のブロック図である。なお、図４の従来例と同一構成要素には同一の符号を付してある。従来例と異なる部分は、ＣＭＯＳ負荷回路１が接続される出力端子２と電源接続端子３との間に、スタンバイ時のみ導通するダイオードＤｉ１とＰｃｈ−ＭＯＳトランジスタＭＯＳ１からなる並列回路が接続され、また出力端子２と接地との間に、ダイオードＤｉ１に定常電流を流すための第１の抵抗Ｒ１と、第２の抵抗Ｒ２，第３の抵抗Ｒ３およびスタンバイ時にオフになるＮｃｈ−ＭＯＳトランジスタＭＯＳ２の直列回路からなる並列回路が接続されていることである。
【００１５】
また、図２は、図１の具体的回路を示したものである。図２において、Ｄｉ１はスタンバイ時に電源電圧ＶＤＤ（２．８Ｖ）から出力電圧２．１Ｖを作るダイオード、Ｒ１はＤｉ１に定常電流を流しておくための抵抗で、高抵抗値を有する。Ｒ２はアクティブ時にオペアンプの参照電圧から出力電圧を得るために昇圧する抵抗、Ｒ３はオペアンプの出力部の電流を流す抵抗、Ｒ４はオペアンプの位相補償のための抵抗、Ｃ１はオペアンプの位相補償のためのコンデンサ、ＭＯＳ２はスタンバイ時にオフになるＮｃｈ−ＭＯＳトランジスタ、Ｒ５，Ｒ６はオペアンプを構成する抵抗、Ｔｒ１，Ｔｒ２はオペアンプを構成するＰＮＰトランジスタ、Ｔｒ３，Ｔｒ４はオペアンプを構成するＮＰＮトランジスタ、Ｉ１はオペアンプに定電流を流す定電流源、ＭＯＳ３はスタンバイ時にＭＯＳ１をオフにするためのＰｃｈ−ＭＯＳトランジスタ、Ｉ２はオペアンプの参照電圧を作る定電流源、Ｒ７はオペアンプの参照電圧を作る抵抗である。この実施の形態では、アクティブ状態では、電源電圧ＶＤＤ（２．８Ｖ）から、出力電圧として、ＣＭＯＳ負荷回路１の電源電圧（２．５Ｖ）を作成している。
【００１６】
次に、本実施の形態における電圧降圧回路の動作を説明する。まず、回路がアクティブ状態の場合、定電流源Ｉ１とＩ２に定電流が流れるため、抵抗Ｒ７に参照電圧ＶＲＥＦ（２．０Ｖ）が発生する。ＭＯＳ２がオン、ＭＯＳ３がオフになっているため、オペアンプが動作して、抵抗Ｒ２とＲ３間はＶＲＥＦと同電位の２．０Ｖとなる。出力電圧（Ｖｏ）は、ＭＯＳ２のオン抵抗をゼロと近似すると、（３）式のようになる。
また、スタンバイ状態の場合、定電流源Ｉ１とＩ２に電流が流れず、ＭＯＳ２がオフ、ＭＯＳ３がオンになるため、オペアンプが動作していない状態となる。ＭＯＳ１のゲート電圧はＶＤＤ（２．８Ｖ）となり、ＭＯＳ１もオフになるため、出力電圧（Ｖｏ）はダイオードと抵抗（Ｒ１）で決まり、（４）式のようになる。
アクティブ時のＶｏとスタンバイ時のＶｏは０．４Ｖ程度異なるが、出力電圧はＣＭＯＳ負荷回路１の電源電圧になるため、出力電圧が２．１Ｖ程度であれば、ＣＭＯＳ負荷回路内のデータは保持されリセットされることはない。
【００１７】
アクティブ状態からスタンバイ状態に切り替わる瞬間に、ＣＭＯＳ負荷回路１が電圧降圧回路よりも遅れてスタンバイ状態になった場合、電圧降圧回路がスタンバイ状態なのにＣＭＯＳ負荷電流は流れるが、本実施の形態における電圧降圧回路ではダイオードＤｉ１に流れるため、図３のように、出力電圧の変動は０．１Ｖ程度であり、過渡的にも出力電圧はゼロ付近にまで落ちることがない。従って、切り替わりの瞬間でも、ＣＭＯＳ負荷回路内のデータは保持されリセットされることはない。
【００１８】
また、ダイオードＤｉ１に定常的に流す電流は、ごく僅かでもダイオードは導通するので、本実施の形態では、抵抗Ｒ１を２５００ｋΩとしている。Ｒ１を高抵抗にできるため、図３のように、アクティブ時は約１００μＡ流れている電圧降圧回路においても、スタンバイ時は消費電流を１μＡ以下にすることができる。
【００１９】
このように、本実施の形態によれば、スタンバイ時でもＣＭＯＳ負荷回路のデータ保持動作を確保しつつ、低消費電力化を実現している。
【００２０】
【発明の効果】
以上説明したように、本発明の請求項１に記載の電圧降圧回路によれば、スタンバイ時に導通するダイオードを電源接続端子と出力端子間に挿入し、また、出力端子と接地間に抵抗を挿入しているため、スタンバイ状態への切り替わりの瞬間にＣＭＯＳ負荷回路に負荷電流が流れたとしても、その電流はダイオードに流れるので、出力電圧の変動は僅かであり、ＣＭＯＳ負荷回路の低消費電力化を図りつつ、ＣＭＯＳ負荷回路のデータ保持動作を確保することができる。
【００２１】
また、本発明の請求項２に記載の電圧降圧回路によれば、スタンバイ時にオフになるＮｃｈ−ＭＯＳトランジスタを用いて、スタンバイ状態でのオペアンプ回路の電流を流れなくしているため、出力端子と接地間に挿入している抵抗を高抵抗値とすれば、スタンバイ時は、その高抵抗にだけ電流が流れるので、電圧降圧回路自体の消費電力も大幅に抑えることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における電圧降圧回路のブロック図
【図２】図１の詳細回路図
【図３】本発明一実施の形態における電圧降圧回路の動作波形図
【図４】従来の電圧降圧回路のブロック図
【図５】従来の電圧降圧回路の動作波形図
【符号の説明】
１ ＣＭＯＳ負荷回路
２ 出力端子
３ 電源接続端子
４ スタンバイ制御端子
５ 信号発生回路
６ オペアンプ
７ 参照電圧発生回路
８ バイアス電圧発生回路
Ｄｉ１ ダイオード
ＭＯＳ１ Ｐｃｈ−ＭＯＳトランジスタ
ＭＯＳ２ Ｎｃｈ−ＭＯＳトランジスタ
Ｒ１，Ｒ２，Ｒ３ 抵抗
Ｃ１ コンデンサ
【発明の属する技術分野】
本発明は、民生用の携帯電話に使用するＣＭＯＳロジックのための電圧降圧回路に関するものである。
【０００２】
【従来の技術】
従来の民生用の携帯電話に使用するＣＭＯＳロジックのための電圧降圧回路については、特開平０９−１９８１５１号公報に開示されており、図４は従来の電圧降圧回路を示したものである。１はＣＭＯＳ負荷回路であり、出力端子２に接続される。３は電源接続端子、４はスタンバイ制御端子、５は信号発生回路、６はオペアンプ、７は参照電圧発生回路、８はバイアス電圧発生回路、ＭＯＳ１およびＭＯＳ４はＰｃｈ−ＭＯＳトランジスタ、Ｒ１，Ｒ２，Ｒ３は抵抗、Ｃ１はコンデンサである。
【０００３】
このように構成された従来例は、アクティブ時は、スタンバイ制御端子４と信号発生回路５から発生された電圧によって、バイアス電圧発生回路８と参照電圧発生回路７とオペアンプ６に電流が流れるため、出力端子２には、参照電圧発生回路７の電圧（ＶＲＥＦ）より、（１）式に示したような、抵抗Ｒ２とＲ３で昇圧された電圧Ｖｏが発生する。
Ｖｏ＝ＶＲＥＦ×（Ｒ２＋Ｒ３）／Ｒ３ ・・・（１）
一方、スタンバイ時は、スタンバイ制御端子４と信号発生回路５から発生された電圧によって、バイアス電圧発生回路８と参照電圧発生回路７とオペアンプ６には電流が流れず、また、Ｐｃｈ−ＭＯＳトランジスタＭＯＳ４がオンになるため、出力端子２には、（２）式に示したような、電源電圧ＶＤＤが抵抗Ｒ１とＲ２とＲ３によって分圧された電圧Ｖｏが発生する。
Ｖｏ＝ＶＤＤ×（Ｒ１＋Ｒ２＋Ｒ３）／（Ｒ２＋Ｒ３）・・・（２）
ただし、ＭＯＳ４のオン抵抗はゼロであると仮定する。
【０００４】
図５に示したように、スタンバイ制御電圧が０Ｖの時スタンバイ状態、スタンバイ制御電圧がＶＤＤ（５Ｖ）の時アクティブ状態であるとすると、出力電圧はどちらの状態であっても３Ｖが得られる。電源電圧ＶＤＤ（５Ｖ）から降圧された出力電圧（３Ｖ）は、ＣＭＯＳ負荷回路１の電源電圧となるため、スタンバイ時でもＣＭＯＳ負荷回路のデータ保持動作を確保したまま、ＣＭＯＳ負荷回路の消費電力を下げることができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の電圧降圧回路では、アクティブ状態からスタンバイ状態に切り替わる瞬間に、ＣＭＯＳ負荷回路１が電圧降圧回路よりも遅れてスタンバイ状態になった場合、電圧降圧回路がスタンバイ状態なのにＣＭＯＳ負荷電流がＰｃｈ−ＭＯＳトランジスタＭＯＳ４と抵抗Ｒ１に一瞬流れてしまい、その期間だけ、図５のように、出力電圧が３Ｖより下がる。出力電圧が０Ｖ付近まで下がると、ＣＭＯＳ負荷回路のデータ保持動作が確保できなくなってしまい、データがリセットされてしまう可能性がでてくる。
【０００６】
また、上記理由より、抵抗Ｒ１，Ｒ２およびＲ３はあまり大きな抵抗値にできないため、スタンバイ時に電圧降圧回路に流れる電流は数μＡから数１０μＡといった値となってしまう。
【０００７】
本発明は、上記従来の２つの問題点を同時に解決するものであり、アクティブ状態からスタンバイ状態、あるいは、スタンバイ状態からアクティブ状態に切り替わる瞬間でも、ＣＭＯＳ負荷回路のデータ保持動作を確保しつつ、ＣＭＯＳ負荷回路の消費電流も下げ、またスタンバイ時に電圧降圧回路に流れる電流も１μＡ以下にすることのできる電圧降圧回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この目的を達成するために、本発明の電圧降圧回路においては、スタンバイ時に導通するダイオードを電源接続端子と出力端子間に挿入し、また、出力端子と接地間に抵抗を挿入する。このため、スタンバイ状態への切り替わりの瞬間にＣＭＯＳ負荷回路に負荷電流が流れたとしても、その電流はダイオードに流れるので、出力電圧の変動は僅かであり、ＣＭＯＳ負荷回路のデータ保持動作を確保することができる。
【０００９】
また、スタンバイ時にオフになるＮｃｈ−ＭＯＳトランジスタを用いて、スタンバイ状態でのオペアンプ回路の電流を流れなくしているため、出力端子と接地間に挿入している抵抗を高抵抗値にすれば、スタンバイ時は、その高抵抗にだけ電流が流れるので、消費電力を大幅に抑えることができる。
【００１０】
【発明の実施の形態】
本発明の請求項１に記載の電圧降圧回路は、ＣＭＯＳ負荷回路が接続される出力端子と電源接続端子との間に接続され、スタンバイ時のみ導通するダイオードとＰｃｈ−ＭＯＳトランジスタからなる並列回路と、前記出力端子と接地との間に接続され、前記ダイオードに定常電流を流すための第１の抵抗と第２の抵抗，第３の抵抗およびスタンバイ時にオフになるＮｃｈ−ＭＯＳトランジスタの直列回路からなる並列回路と、スタンバイ制御端子から印加される電圧により電源電圧あるいは０Ｖを発生する信号発生回路と、前記信号発生回路により制御され、出力端が前記Ｐｃｈ−ＭＯＳトランジスタのゲートに接続されるとともに、一方の入力端が前記第２の抵抗と第３の抵抗の接続点に接続され、前記Ｐｃｈ−ＭＯＳトランジスタを制御して出力電圧を発生させるオペアンプと、前記オペアンプの他方の入力端に接続され、参照電圧を発生する参照電圧発生回路と、前記オペアンプおよび参照電圧発生回路の定電流値を決めるバイアス電圧発生回路と、 前記オペアンプの出力端と前記Ｐｃｈ−ＭＯＳトランジスタのドレインとの間に接続され前記オペアンプの位相を補償するためのコンデンサとを備えていることを特徴とするものである。
【００１１】
この構成によると、スタンバイ時に導通するダイオードを電源接続端子と出力端子との間に挿入し、また、出力端子と接地間に抵抗を挿入しているため、スタンバイ状態への切り替わりの瞬間にＣＭＯＳ負荷回路に負荷電流が流れたとしても、その電流はダイオードに流れるので、出力電圧の変動は僅かであり、ＣＭＯＳ負荷回路のデータ保持動作を確保することができるという作用を有する。
【００１２】
また、本発明の請求項２に記載の電圧降圧回路は、請求項１の構成において、
第1の抵抗が、高抵抗値を有することを特徴とするものである。
【００１３】
この構成によると、前記作用に加えて、スタンバイ時にオフになるＮｃｈ−ＭＯＳトランジスタを用いて、スタンバイ状態でのオペアンプ回路の電流を流れなくしており、さらに、出力端子と接地間に挿入している抵抗を高抵抗値としているので、前記作用に加えて、スタンバイ時は、その高抵抗だけに電流が流れるため、消費電力を大幅に抑えることができるという作用を有する。
【００１４】
以下、発明の実施の形態について、図面を参照しながら詳細に説明する。図１は本発明の一実施の形態における電圧降圧回路のブロック図である。なお、図４の従来例と同一構成要素には同一の符号を付してある。従来例と異なる部分は、ＣＭＯＳ負荷回路１が接続される出力端子２と電源接続端子３との間に、スタンバイ時のみ導通するダイオードＤｉ１とＰｃｈ−ＭＯＳトランジスタＭＯＳ１からなる並列回路が接続され、また出力端子２と接地との間に、ダイオードＤｉ１に定常電流を流すための第１の抵抗Ｒ１と、第２の抵抗Ｒ２，第３の抵抗Ｒ３およびスタンバイ時にオフになるＮｃｈ−ＭＯＳトランジスタＭＯＳ２の直列回路からなる並列回路が接続されていることである。
【００１５】
また、図２は、図１の具体的回路を示したものである。図２において、Ｄｉ１はスタンバイ時に電源電圧ＶＤＤ（２．８Ｖ）から出力電圧２．１Ｖを作るダイオード、Ｒ１はＤｉ１に定常電流を流しておくための抵抗で、高抵抗値を有する。Ｒ２はアクティブ時にオペアンプの参照電圧から出力電圧を得るために昇圧する抵抗、Ｒ３はオペアンプの出力部の電流を流す抵抗、Ｒ４はオペアンプの位相補償のための抵抗、Ｃ１はオペアンプの位相補償のためのコンデンサ、ＭＯＳ２はスタンバイ時にオフになるＮｃｈ−ＭＯＳトランジスタ、Ｒ５，Ｒ６はオペアンプを構成する抵抗、Ｔｒ１，Ｔｒ２はオペアンプを構成するＰＮＰトランジスタ、Ｔｒ３，Ｔｒ４はオペアンプを構成するＮＰＮトランジスタ、Ｉ１はオペアンプに定電流を流す定電流源、ＭＯＳ３はスタンバイ時にＭＯＳ１をオフにするためのＰｃｈ−ＭＯＳトランジスタ、Ｉ２はオペアンプの参照電圧を作る定電流源、Ｒ７はオペアンプの参照電圧を作る抵抗である。この実施の形態では、アクティブ状態では、電源電圧ＶＤＤ（２．８Ｖ）から、出力電圧として、ＣＭＯＳ負荷回路１の電源電圧（２．５Ｖ）を作成している。
【００１６】
次に、本実施の形態における電圧降圧回路の動作を説明する。まず、回路がアクティブ状態の場合、定電流源Ｉ１とＩ２に定電流が流れるため、抵抗Ｒ７に参照電圧ＶＲＥＦ（２．０Ｖ）が発生する。ＭＯＳ２がオン、ＭＯＳ３がオフになっているため、オペアンプが動作して、抵抗Ｒ２とＲ３間はＶＲＥＦと同電位の２．０Ｖとなる。出力電圧（Ｖｏ）は、ＭＯＳ２のオン抵抗をゼロと近似すると、（３）式のようになる。
【００１７】
アクティブ状態からスタンバイ状態に切り替わる瞬間に、ＣＭＯＳ負荷回路１が電圧降圧回路よりも遅れてスタンバイ状態になった場合、電圧降圧回路がスタンバイ状態なのにＣＭＯＳ負荷電流は流れるが、本実施の形態における電圧降圧回路ではダイオードＤｉ１に流れるため、図３のように、出力電圧の変動は０．１Ｖ程度であり、過渡的にも出力電圧はゼロ付近にまで落ちることがない。従って、切り替わりの瞬間でも、ＣＭＯＳ負荷回路内のデータは保持されリセットされることはない。
【００１８】
また、ダイオードＤｉ１に定常的に流す電流は、ごく僅かでもダイオードは導通するので、本実施の形態では、抵抗Ｒ１を２５００ｋΩとしている。Ｒ１を高抵抗にできるため、図３のように、アクティブ時は約１００μＡ流れている電圧降圧回路においても、スタンバイ時は消費電流を１μＡ以下にすることができる。
【００１９】
このように、本実施の形態によれば、スタンバイ時でもＣＭＯＳ負荷回路のデータ保持動作を確保しつつ、低消費電力化を実現している。
【００２０】
【発明の効果】
以上説明したように、本発明の請求項１に記載の電圧降圧回路によれば、スタンバイ時に導通するダイオードを電源接続端子と出力端子間に挿入し、また、出力端子と接地間に抵抗を挿入しているため、スタンバイ状態への切り替わりの瞬間にＣＭＯＳ負荷回路に負荷電流が流れたとしても、その電流はダイオードに流れるので、出力電圧の変動は僅かであり、ＣＭＯＳ負荷回路の低消費電力化を図りつつ、ＣＭＯＳ負荷回路のデータ保持動作を確保することができる。
【００２１】
また、本発明の請求項２に記載の電圧降圧回路によれば、スタンバイ時にオフになるＮｃｈ−ＭＯＳトランジスタを用いて、スタンバイ状態でのオペアンプ回路の電流を流れなくしているため、出力端子と接地間に挿入している抵抗を高抵抗値とすれば、スタンバイ時は、その高抵抗にだけ電流が流れるので、電圧降圧回路自体の消費電力も大幅に抑えることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における電圧降圧回路のブロック図
【図２】図１の詳細回路図
【図３】本発明一実施の形態における電圧降圧回路の動作波形図
【図４】従来の電圧降圧回路のブロック図
【図５】従来の電圧降圧回路の動作波形図
【符号の説明】
１ ＣＭＯＳ負荷回路
２ 出力端子
３ 電源接続端子
４ スタンバイ制御端子
５ 信号発生回路
６ オペアンプ
７ 参照電圧発生回路
８ バイアス電圧発生回路
Ｄｉ１ ダイオード
ＭＯＳ１ Ｐｃｈ−ＭＯＳトランジスタ
ＭＯＳ２ Ｎｃｈ−ＭＯＳトランジスタ
Ｒ１，Ｒ２，Ｒ３ 抵抗
Ｃ１ コンデンサ
Claims (2)
- ＣＭＯＳ負荷回路が接続される出力端子と電源接続端子との間に接続され、スタンバイ時のみ導通するダイオードとＰｃｈ−ＭＯＳトランジスタからなる並列回路と、
前記出力端子と接地との間に接続され、前記ダイオードに定常電流を流すための第１の抵抗と第２の抵抗，第３の抵抗およびスタンバイ時にオフになるＮｃｈ−ＭＯＳトランジスタの直列回路からなる並列回路と、
スタンバイ制御端子から印加される電圧により電源電圧あるいは０Ｖを発生する信号発生回路と、
前記信号発生回路により制御され、出力端が前記Ｐｃｈ−ＭＯＳトランジスタのゲートに接続されるとともに、一方の入力端が前記第２の抵抗と第３の抵抗の接続点に接続され、前記Ｐｃｈ−ＭＯＳトランジスタを制御して出力電圧を発生させるオペアンプと、
前記オペアンプの他方の入力端に接続され、参照電圧を発生する参照電圧発生回路と、
前記オペアンプおよび前記参照電圧発生回路の定電流値を決めるバイアス電圧発生回路と、
前記オペアンプの出力端と前記Ｐｃｈ−ＭＯＳトランジスタのドレインとの間に接続され前記オペアンプの位相を補償するためのコンデンサと、
を備えていることを特徴とする電圧降圧回路。 - 前記第１の抵抗は、高抵抗値を有することを特徴とする請求項１記載の電圧降圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214160A JP4627932B2 (ja) | 2001-07-13 | 2001-07-13 | 電圧降圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214160A JP4627932B2 (ja) | 2001-07-13 | 2001-07-13 | 電圧降圧回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003029854A JP2003029854A (ja) | 2003-01-31 |
| JP2003029854A5 JP2003029854A5 (ja) | 2008-02-07 |
| JP4627932B2 true JP4627932B2 (ja) | 2011-02-09 |
Family
ID=19049028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001214160A Expired - Fee Related JP4627932B2 (ja) | 2001-07-13 | 2001-07-13 | 電圧降圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4627932B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7531852B2 (en) | 2004-06-14 | 2009-05-12 | Denso Corporation | Electronic unit with a substrate where an electronic circuit is fabricated |
| JP4587804B2 (ja) * | 2004-12-22 | 2010-11-24 | 株式会社リコー | ボルテージレギュレータ回路 |
| JP4619866B2 (ja) * | 2005-05-31 | 2011-01-26 | 株式会社リコー | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
| JP7303828B2 (ja) * | 2018-12-21 | 2023-07-05 | 株式会社半導体エネルギー研究所 | 半導体装置、並びに電子機器及び人工衛星 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0519876A (ja) * | 1991-07-10 | 1993-01-29 | Seiko Instr Inc | 半導体集積回路装置 |
| JPH05114291A (ja) * | 1991-10-21 | 1993-05-07 | Nec Corp | 基準電圧発生回路 |
| JPH09198151A (ja) * | 1996-01-19 | 1997-07-31 | Fujitsu Ltd | 電源降圧回路及び半導体装置 |
| JPH11119844A (ja) * | 1997-10-16 | 1999-04-30 | Mitsubishi Electric Corp | 電源電圧降圧回路 |
| JP2000163141A (ja) * | 1998-11-26 | 2000-06-16 | Nec Corp | 降圧電源回路 |
| JP2000163144A (ja) * | 1998-11-30 | 2000-06-16 | Nkk Corp | 電源降圧回路 |
| JP2001034351A (ja) * | 1999-07-21 | 2001-02-09 | Hitachi Ltd | 電圧安定化回路およびそれを用いた半導体装置 |
-
2001
- 2001-07-13 JP JP2001214160A patent/JP4627932B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0519876A (ja) * | 1991-07-10 | 1993-01-29 | Seiko Instr Inc | 半導体集積回路装置 |
| JPH05114291A (ja) * | 1991-10-21 | 1993-05-07 | Nec Corp | 基準電圧発生回路 |
| JPH09198151A (ja) * | 1996-01-19 | 1997-07-31 | Fujitsu Ltd | 電源降圧回路及び半導体装置 |
| JPH11119844A (ja) * | 1997-10-16 | 1999-04-30 | Mitsubishi Electric Corp | 電源電圧降圧回路 |
| JP2000163141A (ja) * | 1998-11-26 | 2000-06-16 | Nec Corp | 降圧電源回路 |
| JP2000163144A (ja) * | 1998-11-30 | 2000-06-16 | Nkk Corp | 電源降圧回路 |
| JP2001034351A (ja) * | 1999-07-21 | 2001-02-09 | Hitachi Ltd | 電圧安定化回路およびそれを用いた半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003029854A (ja) | 2003-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236194B1 (en) | Constant voltage power supply with normal and standby modes | |
| JP2806324B2 (ja) | 内部降圧回路 | |
| JP3773718B2 (ja) | 半導体集積回路 | |
| US7420356B2 (en) | Current direction detection circuit and switching regulator having the same | |
| JPH10133754A (ja) | レギュレータ回路及び半導体集積回路装置 | |
| US5811861A (en) | Semiconductor device having a power supply voltage step-down circuit | |
| KR100706239B1 (ko) | 대기모드에서 소비 전력을 감소시킬 수 있는 전압레귤레이터 | |
| JP2994572B2 (ja) | ヒステリシス比較器を備えた電圧制限回路 | |
| JP3560512B2 (ja) | 電源回路とそれに用いる定電圧回路 | |
| JP2005190381A (ja) | 定電圧電源 | |
| JP3554123B2 (ja) | 定電圧回路 | |
| US8085019B2 (en) | Device for generating internal power supply voltage and method thereof | |
| US7348833B2 (en) | Bias circuit having transistors that selectively provide current that controls generation of bias voltage | |
| JP4017850B2 (ja) | 電源回路 | |
| JP2020166384A (ja) | 電源回路 | |
| JP4627932B2 (ja) | 電圧降圧回路 | |
| JP5068631B2 (ja) | 定電圧回路 | |
| JP2005534124A (ja) | バンドギャップ基準回路 | |
| KR100760145B1 (ko) | 기준 전압 발생 회로, 및 기준 전류 발생 회로 | |
| JP4941045B2 (ja) | カレントミラー回路 | |
| JP4442948B2 (ja) | 定電圧出力回路 | |
| JP2004213697A (ja) | 定電圧回路 | |
| KR100807592B1 (ko) | 반도체기억장치의 안정된 전압을 공급하기 위한 전압 다운컨버터 | |
| JPH1124765A (ja) | 降圧回路装置 | |
| JP4412067B2 (ja) | 直流電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100913 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |