JPH0519876A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0519876A JPH0519876A JP17014791A JP17014791A JPH0519876A JP H0519876 A JPH0519876 A JP H0519876A JP 17014791 A JP17014791 A JP 17014791A JP 17014791 A JP17014791 A JP 17014791A JP H0519876 A JPH0519876 A JP H0519876A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- source voltage
- current
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 待機時に消費電流の少ない電源電圧降下回路
を有した半導体集積回路装置を得る。 【構成】 定電圧回路３０とＮチャネルＭＯＳトランジ
スタ４０とから成る第１の電源電圧降下回路１００と、
飽和接続したＮチャネルＭＯＳトランジスタからなる第
２の電源電圧降下回路２００とで構成される。
を有した半導体集積回路装置を得る。 【構成】 定電圧回路３０とＮチャネルＭＯＳトランジ
スタ４０とから成る第１の電源電圧降下回路１００と、
飽和接続したＮチャネルＭＯＳトランジスタからなる第
２の電源電圧降下回路２００とで構成される。
Description
【０００１】
【産業上の利用分野】本発明は、外部より印加される電
源電圧より低い電源電圧を必要とする半導体集積回路装
置に関する。
源電圧より低い電源電圧を必要とする半導体集積回路装
置に関する。
【０００２】
【従来の技術】従来の電源電圧降下回路は、図２に示す
ように電源電圧検出回路２０を有し、電源電圧検出回路
２０の出力信号Ｓ１により、ある電源電圧（例えば３．
３Ｖ）以上では電源電圧降下回路１００を動作させて内
部に電源を供給する。この時、ＰチャネルＭＯＳトラン
ジスタ２は、非導通状態となる。また、ある電源電圧以
下では、出力信号Ｓ１により、電源電圧降下回路１００
を構成している比較信号発生回路１０と差動増幅回路１
１を非動作させることによりＰチャネルＭＯＳトランジ
スタ１を非導通状態とし、また出力信号Ｓ１によりＰチ
ャネルＭＯＳトランジスタ２を導通状態とすることによ
り、ＰチャネルＭＯＳトランジスタ２によって内部に電
源を供給する電源電圧降下回路が知られていた。
ように電源電圧検出回路２０を有し、電源電圧検出回路
２０の出力信号Ｓ１により、ある電源電圧（例えば３．
３Ｖ）以上では電源電圧降下回路１００を動作させて内
部に電源を供給する。この時、ＰチャネルＭＯＳトラン
ジスタ２は、非導通状態となる。また、ある電源電圧以
下では、出力信号Ｓ１により、電源電圧降下回路１００
を構成している比較信号発生回路１０と差動増幅回路１
１を非動作させることによりＰチャネルＭＯＳトランジ
スタ１を非導通状態とし、また出力信号Ｓ１によりＰチ
ャネルＭＯＳトランジスタ２を導通状態とすることによ
り、ＰチャネルＭＯＳトランジスタ２によって内部に電
源を供給する電源電圧降下回路が知られていた。
【０００３】なお、ＶCCEXT は外部電源端子である。
【０００４】
【発明が解決しようとする課題】しかし、従来の電源電
圧降下回路は、電源電圧検出回路を内蔵しているため、
待機時においても電流を消費してしまうという欠点があ
った。そこで、本発明は従来のこのような欠点を解決す
るために、電源電圧検出回路を内蔵しない、待機時にお
ける消費電流の少ない電源電圧降下回路を提供すること
を目的としている。
圧降下回路は、電源電圧検出回路を内蔵しているため、
待機時においても電流を消費してしまうという欠点があ
った。そこで、本発明は従来のこのような欠点を解決す
るために、電源電圧検出回路を内蔵しない、待機時にお
ける消費電流の少ない電源電圧降下回路を提供すること
を目的としている。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は消費電流の少ない定電圧回路とこの定電圧
回路の出力を受けて内部に電源を供給するＮチャネルＭ
ＯＳトランジスタと、飽和接続したＭＯＳトランジスタ
とで電源電圧降下回路を構成するようにした。
に、本発明は消費電流の少ない定電圧回路とこの定電圧
回路の出力を受けて内部に電源を供給するＮチャネルＭ
ＯＳトランジスタと、飽和接続したＭＯＳトランジスタ
とで電源電圧降下回路を構成するようにした。
【０００６】
【作用】上記のように構成された電源降下回路において
は、電流が消費するのは、定電圧回路だけであり、電源
電圧降下回路全体で消費する電流は、非常に少なくな
る。また、外部電源投入時、外部電源電圧の立上がりが
早く定電圧回路の出力の立上がりが遅れた場合、飽和接
続されたＭＯＳトランジスタによって内部に電源が供給
される。
は、電流が消費するのは、定電圧回路だけであり、電源
電圧降下回路全体で消費する電流は、非常に少なくな
る。また、外部電源投入時、外部電源電圧の立上がりが
早く定電圧回路の出力の立上がりが遅れた場合、飽和接
続されたＭＯＳトランジスタによって内部に電源が供給
される。
【０００７】
【実施例】以下に、本発明の半導体集積回路装置の実施
例を図面に基づいて詳細に説明する。図１において、第
１の電源電圧降下回路１００は、定電圧回路３０とＮチ
ャネルＭＯＳトランジスタ４０からなり、第２の電源電
圧降下回路２００は、飽和接続されたＮチャネルＭＯＳ
トランジスタで構成される。
例を図面に基づいて詳細に説明する。図１において、第
１の電源電圧降下回路１００は、定電圧回路３０とＮチ
ャネルＭＯＳトランジスタ４０からなり、第２の電源電
圧降下回路２００は、飽和接続されたＮチャネルＭＯＳ
トランジスタで構成される。
【０００８】次に動作を説明する。まず、外部電源が外
部電源端子ＶCCEXT に供給されている時、定電圧回路３
０が動作しＮチャネルＭＯＳトランジスタ４０のゲート
にある一定電圧（例えば３．５Ｖ）が印加される。Ｎチ
ャネルＭＯＳトランジスタ４０のドレインは外部電源端
子ＶCCEXT に接続され、ソースは内部電源端子ＶCCINに
接続されているので基板効果を考慮するとソース電位
は、ゲート電位よりやや低くなるが（例えば０．２
Ｖ）、内部電源端子ＶCCINの電圧は一定電圧（例えば
３．３Ｖ）となり、安定した電源電圧を供給できる。
部電源端子ＶCCEXT に供給されている時、定電圧回路３
０が動作しＮチャネルＭＯＳトランジスタ４０のゲート
にある一定電圧（例えば３．５Ｖ）が印加される。Ｎチ
ャネルＭＯＳトランジスタ４０のドレインは外部電源端
子ＶCCEXT に接続され、ソースは内部電源端子ＶCCINに
接続されているので基板効果を考慮するとソース電位
は、ゲート電位よりやや低くなるが（例えば０．２
Ｖ）、内部電源端子ＶCCINの電圧は一定電圧（例えば
３．３Ｖ）となり、安定した電源電圧を供給できる。
【０００９】また、電源投入時において外部電源の立上
がりが非常に速い場合、定電圧回路３０の出力は、外部
電源の立上がりに比べて遅れて立上がることになり、Ｎ
チャネルＭＯＳトランジスタ４０による内部電源端子Ｖ
CCINへの供給も遅れることになる。しかし、第２の電源
電圧降下回路２００を構成している飽和接続されたＮチ
ャネルＭＯＳトランジスタは、それ自身で電流を消費す
ることはないので、速い外部電源の立上がりに対しても
充分な電流供給能力が得られるように設計することがで
きる。
がりが非常に速い場合、定電圧回路３０の出力は、外部
電源の立上がりに比べて遅れて立上がることになり、Ｎ
チャネルＭＯＳトランジスタ４０による内部電源端子Ｖ
CCINへの供給も遅れることになる。しかし、第２の電源
電圧降下回路２００を構成している飽和接続されたＮチ
ャネルＭＯＳトランジスタは、それ自身で電流を消費す
ることはないので、速い外部電源の立上がりに対しても
充分な電流供給能力が得られるように設計することがで
きる。
【００１０】第２の電源電圧降下回路２００は３つのＮ
チャネルＭＯＳトランジスタを直列に接続しているが、
これは、ＮチャネルＭＯＳトランジスタを飽和接続した
場合、約０．８Ｖ電圧が降下するので、３つの直列接続
することにより、約２．４Ｖ電圧が降下するようにし、
最大動作電源電圧印加時（例えば、５．５Ｖ）でも、定
常状態においては、第１の電源電圧降下回路１００によ
って内部電源端子ＶCC INに電圧が供給されるようにする
ためである。
チャネルＭＯＳトランジスタを直列に接続しているが、
これは、ＮチャネルＭＯＳトランジスタを飽和接続した
場合、約０．８Ｖ電圧が降下するので、３つの直列接続
することにより、約２．４Ｖ電圧が降下するようにし、
最大動作電源電圧印加時（例えば、５．５Ｖ）でも、定
常状態においては、第１の電源電圧降下回路１００によ
って内部電源端子ＶCC INに電圧が供給されるようにする
ためである。
【００１１】よって、定常状態、つまり外部電源が外部
電源端子ＶCCEXT に供給されている時は、第１の電源電
圧降下回路１００により内部電源端子ＶCCINに電圧が供
給され、電源投入時において外部電源の立上がりが速い
場合には、第２の電源電圧降下回路２００により内部電
源端子ＶCCINに電圧が供給されるようになる。
電源端子ＶCCEXT に供給されている時は、第１の電源電
圧降下回路１００により内部電源端子ＶCCINに電圧が供
給され、電源投入時において外部電源の立上がりが速い
場合には、第２の電源電圧降下回路２００により内部電
源端子ＶCCINに電圧が供給されるようになる。
【００１２】
【発明の効果】本発明は、以上説明したように、大きな
電流を消費する電源電圧検出回路を必要とせず、外部電
源が供給されているときには少ない消費電流で安定した
電圧を内部に供給することができる電源電圧降下回路
と、速い電源の立上がりに遅れることなく内部に電圧を
供給することができるそれ自身では全く電流を消費しな
い電源電圧降下回路を設けたので、低消費電力化に効果
的であり、特に待機時の低消費電力化に効果的である。
また、電源電圧検出回路を内蔵していないので、広動作
電源電圧化にも効果的である。
電流を消費する電源電圧検出回路を必要とせず、外部電
源が供給されているときには少ない消費電流で安定した
電圧を内部に供給することができる電源電圧降下回路
と、速い電源の立上がりに遅れることなく内部に電圧を
供給することができるそれ自身では全く電流を消費しな
い電源電圧降下回路を設けたので、低消費電力化に効果
的であり、特に待機時の低消費電力化に効果的である。
また、電源電圧検出回路を内蔵していないので、広動作
電源電圧化にも効果的である。
【図１】本発明の電源電圧降下回路の回路図である。
【図２】従来の電源電圧降下回路の回路図である。
３０ 定電圧回路 １００ 第１の電源電圧降下回路 ２００ 第２の電源電圧降下回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 定電圧回路とＮチャネルＭＯＳトランジ
スタとからなる第１の電源電圧降下回路と、少なくとも
１つ以上の飽和接続されたＮチャネルＭＯＳトランジス
タとからなる第２の電源電圧降下回路を有することを特
徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17014791A JPH0519876A (ja) | 1991-07-10 | 1991-07-10 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17014791A JPH0519876A (ja) | 1991-07-10 | 1991-07-10 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0519876A true JPH0519876A (ja) | 1993-01-29 |
Family
ID=15899547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17014791A Pending JPH0519876A (ja) | 1991-07-10 | 1991-07-10 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0519876A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003029854A (ja) * | 2001-07-13 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 電圧降圧回路 |
| JP2006074993A (ja) * | 2004-09-02 | 2006-03-16 | Samsung Electronics Co Ltd | リップル−フリー内部電圧を発生する半導体装置 |
| KR101116412B1 (ko) * | 2004-01-24 | 2012-04-12 | 에스티 에릭슨 에스에이 | 광트랜지스터, 이미징 장치 및 광트랜지스터 동작 방법 |
-
1991
- 1991-07-10 JP JP17014791A patent/JPH0519876A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003029854A (ja) * | 2001-07-13 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 電圧降圧回路 |
| JP4627932B2 (ja) * | 2001-07-13 | 2011-02-09 | パナソニック株式会社 | 電圧降圧回路 |
| KR101116412B1 (ko) * | 2004-01-24 | 2012-04-12 | 에스티 에릭슨 에스에이 | 광트랜지스터, 이미징 장치 및 광트랜지스터 동작 방법 |
| JP2006074993A (ja) * | 2004-09-02 | 2006-03-16 | Samsung Electronics Co Ltd | リップル−フリー内部電圧を発生する半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7397296B1 (en) | Power supply detection circuit biased by multiple power supply voltages for controlling a signal driver circuit | |
| US7042245B2 (en) | Low power consumption MIS semiconductor device | |
| US10536139B2 (en) | Charge-saving power-gate apparatus and method | |
| US6097243A (en) | Device and method to reduce power consumption in integrated semiconductor devices using a low power groggy mode | |
| US5973552A (en) | Power savings technique in solid state integrated circuits | |
| US4948995A (en) | Disenabling circuit for power-on event | |
| US6297670B1 (en) | Single-ended sense amplifier with adjustable noise margin and power down control | |
| US5120993A (en) | Substrate bias voltage detection circuit | |
| US5703825A (en) | Semiconductor integrated circuit device having a leakage current reduction means | |
| KR20010049689A (ko) | 대기 모드를 갖는 데이타 처리 회로 | |
| US6759701B2 (en) | Transistor circuit | |
| US8362827B2 (en) | Semiconductor device including transistors that exercise control to reduce standby current | |
| KR0142967B1 (ko) | 반도체 메모리장치의 기판 전압 제어회로 | |
| JP3105512B2 (ja) | Ｍｏｓ型半導体集積回路 | |
| US5610544A (en) | Semiconductor integrated circuit free from through current due to source-voltage drop | |
| JP2004201268A (ja) | パワーゲーティング回路およびそれを動作させる方法 | |
| US20040008075A1 (en) | Semiconductor integrated circuit with stabilizing capacity | |
| JPH0519876A (ja) | 半導体集積回路装置 | |
| US20050024096A1 (en) | Clock enable buffer for entry of self-refresh mode | |
| US8111561B2 (en) | Bulk bias voltage generating device and semiconductor memory apparatus including the same | |
| US6914844B2 (en) | Deep power down switch for memory device | |
| KR20020078971A (ko) | 반도체 소자의 내부 전원 발생기 | |
| US6650152B2 (en) | Intermediate voltage control circuit having reduced power consumption | |
| US6335650B1 (en) | Method and apparatus for adjusting time delays in circuits with multiple operating supply voltages | |
| KR100216435B1 (ko) | 기판 바이어스 전압 검출 회로 |