JP3554123B2 - 定電圧回路 - Google Patents
定電圧回路 Download PDFInfo
- Publication number
- JP3554123B2 JP3554123B2 JP33102196A JP33102196A JP3554123B2 JP 3554123 B2 JP3554123 B2 JP 3554123B2 JP 33102196 A JP33102196 A JP 33102196A JP 33102196 A JP33102196 A JP 33102196A JP 3554123 B2 JP3554123 B2 JP 3554123B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistor
- transistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Description
【０００１】
【発明の属する技術分野】
本発明は定電圧回路に関し、特に電界効果トランジスタを用いた定電圧回路に関する。
【０００２】
【従来の技術】
従来のバイポーラトランジスタを用いた定電圧回路を図４に示す。トランジスタＱ１７とＱ１８によりカレントミラー回路が構成されており、トランジスタＱ１８のエミッタ側に抵抗Ｒ６が接続される。トランジスタＱ１７のベース・エミッタ間の電圧をＶＦ１７とし、トランジスタＱ１８のベース・エミッタ間の電圧をＶＦ１８とする。例えば、トランジスタＱ１７の能力が１倍で、トランジスタＱ１８の能力が１０倍である。定常状態では、トランジスタＱ１７を流れる電流Ｉ６と、トランジスタＱ１８を流れる電流Ｉ７の大きさが等しくなるように抵抗Ｒ６を設定する。抵抗Ｒ６に与えられる電圧は次式で表される。
【０００３】
【数１】
【０００４】
但し、ＶＴ＝ｋＴ／ｑ（ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：電子の電荷量）である。また、ＩＳはトランジスタＱ１７の飽和電流である。これにより、抵抗Ｒ６に流れる電流Ｉ７’は近似的に次式で表される。
【０００５】
【数２】
【０００６】
トランジスタＱ１６及びＱ１９の能力が１倍であるとき、電流Ｉ７と同じ大きさの電流Ｉ８が抵抗Ｒ７及びダイオードＤ５に流れる。ダイオードＤ５の順方向電圧をＶＦ５で表すと、電圧Ｖｏｕｔは次式で表される。
【０００７】
【数３】
【０００８】
電圧Ｖｏｕｔは抵抗Ｒ６、Ｒ７の比とトランジスタＱ１７とＱ１８の能力の比で決定される。尚、起動回路１６は起動時にトランジスタＱ１７、Ｑ１８をオンするために電流を供給する回路である。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の定電圧回路はバイポーラトランジスタで構成されており、電界効果トランジスタで同じ回路を構成することができなかった。
【００１０】
本発明は上記課題を解決するために、電界効果トランジスタで構成された定電圧回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、本発明の第１の構成では、電界効果トランジスタのソース又はドレインに第１の抵抗と第２の抵抗と第１のダイオードを直列に接続し、前記ソース又はドレインに更に第３の抵抗及び第２のダイオードを直列となるように接続し、前記第１及び第２の抵抗の接続中点と、前記第３の抵抗と前記第２のダイオードの接続中点との電圧を比較する比較手段を設け、前記比較手段より出力される比較結果を前記電界効果トランジスタのゲートに印加するとともに、起動電流を流す起動回路を前記ソース又はドレインに接続して前記ソース又はドレインに生じる電圧を出力電圧としている。
【００１２】
このような構成では、起動回路により起動電流が定電圧回路に流れる。起動時のようにトランジスタがオフしている場合、この起動電流により比較手段にオフセットが与えられる。このオフセットをコンパレータ等の比較手段で比較し、比較結果をトランジスタのゲートに印加する。これにより、トランジスタがオンする。一旦トランジスタがオンすると、定電圧回路は帰還制御により定電圧を出力する。
【００１３】
また、本発明の第２の構成では、電界効果トランジスタのソース又はドレインに第１の抵抗と第２の抵抗と第１のダイオードを直列に接続し、前記ソース又はドレインに更に第３の抵抗及び第２のダイオードを直列となるように接続し、前記第１及び第２の抵抗の接続中点と、前記第３の抵抗と前記第２のダイオードの接続中点との電圧を比較する比較手段を設け、前記比較手段より出力される比較結果を前記電界効果トランジスタのゲートに印加するとともに、前記比較手段の出力側にプリドライバ回路を設け、定電圧回路に印加する電源電圧が所定の電圧以下のときに、前記プリドライバ回路で前記電界効果トランジスタをオンさせるようにしている。
【００１４】
このような構成によると、起動時のように電源電圧が低いとき、定電圧回路は例えばプリドライバ回路の能力バランスによって電解効果トランジスタをオンさせる。これにより、帰還制御が正常に行われるようになるので定電圧回路の動作が不安定になりにくい。
【００１５】
【発明の実施の形態】
＜第１の実施形態＞
本発明の第１の実施形態について図１を用いて説明する。図１は本実施形態の定電圧回路の回路図である。ｎチャネル型のＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタＱ１により、後述するように電圧Ｖｏｕｔが一定に保持される。トランジスタＱ１のソース側から順に抵抗Ｒ２及び抵抗Ｒ１とダイオードＤ１が直列に接続される。更に並列にトランジスタＱ１のソース側に抵抗Ｒ３及びダイオードＤ２が直列となるように接続される。
【００１６】
抵抗Ｒ２と抵抗Ｒ１との接続点及び抵抗Ｒ３とダイオードＤ２との接続点は、それぞれコンパレータ回路１の反転入力（−）及び非反転入力（＋）にそれぞれ接続されている。また、ダイオードＤ１及びＤ２はダイオード構成に接続されたトランジスタにより形成されている。
【００１７】
抵抗Ｒ２及びＲ３の抵抗値は等しい。電圧Ｖｏｕｔが定電圧回路より出力したい設定値であるときに、電流Ｉ１とＩ２が等しくなるように抵抗Ｒ１が設定されている。そのとき、コンパレータ回路１の反転入力（−）の電圧ＶＡと非反転入力（＋）の電圧ＶＢが等しくなる。コンパレータ回路１で電圧ＶＡとＶＢを比較した結果をプリドライバ回路２でトランジスタＱ１のゲートに印加することにより、帰還制御する。
【００１８】
ダイオードＤ１の順方向電圧をＶＦ１とし、ダイオードＤ２の順方向電圧をＶＦ２とする。例えば、ダイオードＤ１の能力がダイオードＤ２の能力の１０倍であれば、抵抗Ｒ１の両端に与えられる電圧は次式で与えられる。
【００１９】
【数４】
【００２０】
これにより、抵抗Ｒ１に流れる電流Ｉ１が次式で表される。
【００２１】
【数５】
【００２２】
定常状態ではＩ１＝Ｉ２なので、電圧Ｖｏｕｔは次式で表される。
【００２３】
【数６】
【００２４】
このように、電圧ＶｏｕｔはダイオードＤ１及びＤ２の能力の比と、抵抗Ｒ１、Ｒ２の比によって決定される。尚、ダイオードＤ１とＤ２の能力は電圧Ｖｏｕｔの設定値に応じて適当に設定することができる。
【００２５】
電圧Ｖｏｕｔが設定値よりも低くなった場合、電流Ｉ１及びＩ２が小さくなる。順方向電圧ＶＦ１及びＶＦ２は電流の変化に対して変動が小さく、一方、抵抗Ｒ１による電圧降下は電流Ｉ１に比例するため、電圧ＶＡがＶＢよりも低くなる。これにより、コンパレータ回路１はハイレベル側に比較結果を出力し、プリドライバ回路２によりトランジスタＱ１を更にオンする。これにより、電圧Ｖｏｕｔが設定値に保持される。電圧Ｖｏｕｔが設定値よりも高くなった場合においても、同様に帰還制御により設定値に保持される。
【００２６】
起動回路１７は抵抗Ｒ４から成る。もし起動回路１７がない場合、電源電圧Ｖｄｄが初めて印加された起動時にトランジスタＱ１がオフしたままになることがあり、このような場合には電圧Ｖｏｕｔは不定となる。
【００２７】
起動時には抵抗Ｒ４により起動電流Ｉ３を流すことによってトランジスタＱ１がオフ状態でも電圧ＶＡがＶＢよりも小さくなるように、オフセットが与えられる。コンパレータ回路１でこのオフセットを比較することにより、トランジスタＱ１をオンする。これにより、電圧Ｖｏｕｔが設定値に保持される。ところで、起動電流Ｉ３が余りにも大きいと、帰還制御を行っても電圧ＶＡがＶＢに対して高くなったままの状態となってしまう。そのため、起動電流Ｉ３は次式のように制限される。
Ｉ３＜２×Ｉ１（但し、Ｉ１は定常状態での電流である）
【００２８】
これにより、電源投入時や瞬断時等の動作環境においても、定電圧回路の動作が安定する。
【００２９】
基準電圧源として定電圧回路が必要となるＤ／Ａコンバータや電圧を検出して出力がセットかリセットかを決めるリセットＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等のＩＣに本実施形態の定電圧回路を利用することができる。
【００３０】
図１において、Ｑ１をｐチャネル型のＭＯＳトランジスタに変更した場合、ｐチャネル型のＭＯＳトランジスタについてのソースをＶｄｄに接続し、ドレインを抵抗Ｒ２の側に接続するとともにコンパレータ回路１の反転入力（−）にＶＢを印加し、非反転入力（＋）にＶＡを印加するようにする。
【００３１】
＜第２の実施形態＞
本発明の第２の実施形態について図２を用いて説明する。図２はＭＯＳで構成した定電圧回路の回路図であり、上記第１の実施形態（図１）と以下に説明する部分以外は同様の構成となっている。定電圧回路は電源電圧ＶｄｄとグランドレベルＶｓｓが与えられることによりトランジスタＱ２を帰還制御して設定された電圧Ｖｏｕｔを出力する。
【００３２】
起動回路１２として例えばいくつかのトランジスタを直列接続して抵抗値を数百ｋΩとする。起動回路１２に直接抵抗を設けるよりもトランジスタのオン抵抗を用いた抵抗を設ける方が面積が小さくなる。起動回路１２により起動電流Ｉ４が流される。抵抗部１５はトランジスタＱ２のソース側に接続されており、抵抗図１において抵抗Ｒ２とＲ３に対応するものである。
【００３３】
そして、抵抗部１５に流れる電流は２つに分けられ、一方の電流Ｉ５は抵抗Ｒ５とダイオードＤ３に流れ、他方の電流Ｉ６はダイオードＤ４に流れる。ダイオードＤ３及びＤ４はダイオード構成に接続されたトランジスタにより形成されている。
【００３４】
コンパレータ回路１０は主にトランジスタＱ８、Ｑ９から成る差動増幅回路であり、抵抗部１５と抵抗Ｒ５の接続点の電圧ＶＣと、抵抗部１５とダイオードＤ４の接続点の電圧ＶＤを比較する。この差動増幅回路を動作させるため、電源電圧Ｖｄｄ側にトランジスタＱ３と、グランドレベルＶｓｓ側にトランジスタＱ５、Ｑ６から成るカレントミラー回路が設けられている。トランジスタＱ９のソース側からプリドライバ回路１１に信号が送られる。コンデンサ部１３は帰還制御による発振を防止するために設けられている。また、コンデンサ部１３にコンデンサを１つだけ設けてもよい。
【００３５】
プリドライバ回路１１は主にトランジスタＱ４とＱ７を用いてコンパレータ回路１０からの信号によりトランジスタＱ２を制御する。トランジスタＱ１３はダイオードの役割を担っている。プリドライバ回路１１はトランジスタＱ２を帰還制御することにより電圧Ｖｏｕｔを設定値に保持する。尚、トランジスタＱ１０はトランジスタＱ３、Ｑ４を駆動するために設けられており、抵抗部１４を介してグランドレベルＶｓｓに接続される。
【００３６】
起動時にトランジスタＱ２がオンしていない場合、起動回路１２がないと正常な帰還制御が行われないが、起動回路１２からの起動電流Ｉ４により抵抗部１５を介してダイオードＤ３、Ｄ４にそれぞれ電流Ｉ５、Ｉ６が流れる。そして、コンパレータ回路１０を構成するトランジスタＱ８及びＱ９の各ゲートに電圧ＶＣとＶＤの電圧が与えられ、比較されることにより、正常な動作を開始できるようになっている。
【００３７】
例えば、ダイオードＤ３の能力がダイオードＤ４の能力の１０倍であるとすると、電流Ｉ５は上記第１の実施形態と同様に次式のように表される。
【００３８】
【数７】
【００３９】
起動回路１２における電流Ｉ４の条件は上記第１の実施形態の場合と同様に次式で表される。
Ｉ４＜２×Ｉ５
【００４０】
次に、電圧Ｖｏｕｔの起動特性を図３に示す。図３は電圧Ｖｏｕｔを１．２Ｖに設定したときの電源電圧Ｖｄｄと電圧Ｖｏｕｔの特性図である。電源電圧Ｖｄｄが０Ｖから２Ｖ程度まで増大するに従って電圧Ｖｏｕｔは直線的に増加する。更に、電源電圧Ｖｄｄが増大すると、電圧Ｖｏｕｔは設定値に保持される。
【００４１】
このように電源電圧Ｖｄｄが低電圧であっても安定して動作し、２Ｖ程度の低い電源電圧Ｖｄｄのときから設定した電圧の出力ができるようになっている。尚、起動回路１２には単一のＭＯＳトランジスタや抵抗素子によって形成してもよい。また、抵抗１４はＭＯＳトランジスタによるオン抵抗を用いても構わないし、バイアス回路２０は他の構成であっても構わない。
【００４２】
尚、起動回路１２が設けられていない場合には、電源電圧Ｖｄｄが低電圧の領域ではノイズ等によりトランジスタＱ２がオンしなければ帰還制御が行われないので動作が不安定となる。例えば、電源電圧Ｖｄｄが０Ｖから３Ｖまで電圧Ｖｏｕｔは不定のままで、電源電圧Ｖｄｄが３Ｖになったときに電圧Ｖｏｕｔが急に設定値となるような特性を示す。
【００４３】
＜第３の実施形態＞
本発明の第３の実施形態について図２を用いて説明する。本実施形態は回路の簡略化のため起動回路１２を省略するとともにプリドライバ回路１１のトランジスタ能力を上記第２の実施形態とは異なった設定とした構成である。このような構成では、起動時のようにトランジスタＱ２がオンしていない場合、電圧ＶＣとＶＤは等しくなる場合が多い。トランジスタＱ３から電流Ｉが送られると、トランジスタＱ５及びＱ６を通過する電流はそれぞれＩ／２となる。
【００４４】
トランジスタＱ３、Ｑ４、Ｑ６、Ｑ７の能力をそれぞれＱ３、Ｑ４、Ｑ６、Ｑ７で表し、トランジスタＱ３を流れる電流がトランジスタＱ６、Ｑ７を流れる電流の２倍であることを考慮しながら、トランジスタＱ３、Ｑ４、Ｑ６、Ｑ７に次式の条件を満たすように能力比を設定する。
【００４５】
【数８】
【００４６】
上式に示す関係の各トランジスタの内、トランジスタＱ４の能力が大きくなるように設定すれば、トランジスタＱ２のゲート電圧ＶＥが起動時でも高くすることができるようになる。これにより、トランジスタＱ２がオンするので、正常な帰還制御に推移しやすくなる。このように、起動回路１２を設けなくても、比較的低い電源電圧から動作を安定させることができる。尚、その他の部分については上記第２の実施形態と同様であるので、説明を省略する。
【００４７】
【発明の効果】
＜請求項１の効果＞
電界効果トランジスタを使用し、安定に動作する定電圧回路を実現する。特に、起動時のように低電源電圧時においても動作させたいＭＯＳＩＣの基準電圧源としても使用することができる。
【００４８】
＜請求項２の効果＞
起動回路が省略されているため回路が簡略化されているが、例えばプリドライバ回路の能力バランスにより安定した動作に推移しやすくなっている。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の回路図。
【図２】本発明の第２の実施形態の回路図。
【図３】その電圧Ｖｏｕｔの起動特性図。
【図４】従来の定電圧回路の回路図。
【符号の説明】
１ コンパレータ回路
２ プリドライバ回路
１２ 起動回路
１７ 起動回路
Ｄ１〜Ｄ４ ダイオード
Ｒ１〜Ｒ５ 抵抗
Ｑ１〜Ｑ１４ ＭＯＳ電界効果トランジスタ
【発明の属する技術分野】
本発明は定電圧回路に関し、特に電界効果トランジスタを用いた定電圧回路に関する。
【０００２】
【従来の技術】
従来のバイポーラトランジスタを用いた定電圧回路を図４に示す。トランジスタＱ１７とＱ１８によりカレントミラー回路が構成されており、トランジスタＱ１８のエミッタ側に抵抗Ｒ６が接続される。トランジスタＱ１７のベース・エミッタ間の電圧をＶＦ１７とし、トランジスタＱ１８のベース・エミッタ間の電圧をＶＦ１８とする。例えば、トランジスタＱ１７の能力が１倍で、トランジスタＱ１８の能力が１０倍である。定常状態では、トランジスタＱ１７を流れる電流Ｉ６と、トランジスタＱ１８を流れる電流Ｉ７の大きさが等しくなるように抵抗Ｒ６を設定する。抵抗Ｒ６に与えられる電圧は次式で表される。
【０００３】
【数１】
但し、ＶＴ＝ｋＴ／ｑ（ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：電子の電荷量）である。また、ＩＳはトランジスタＱ１７の飽和電流である。これにより、抵抗Ｒ６に流れる電流Ｉ７’は近似的に次式で表される。
【０００５】
【数２】
トランジスタＱ１６及びＱ１９の能力が１倍であるとき、電流Ｉ７と同じ大きさの電流Ｉ８が抵抗Ｒ７及びダイオードＤ５に流れる。ダイオードＤ５の順方向電圧をＶＦ５で表すと、電圧Ｖｏｕｔは次式で表される。
【０００７】
【数３】
電圧Ｖｏｕｔは抵抗Ｒ６、Ｒ７の比とトランジスタＱ１７とＱ１８の能力の比で決定される。尚、起動回路１６は起動時にトランジスタＱ１７、Ｑ１８をオンするために電流を供給する回路である。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の定電圧回路はバイポーラトランジスタで構成されており、電界効果トランジスタで同じ回路を構成することができなかった。
【００１０】
本発明は上記課題を解決するために、電界効果トランジスタで構成された定電圧回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、本発明の第１の構成では、電界効果トランジスタのソース又はドレインに第１の抵抗と第２の抵抗と第１のダイオードを直列に接続し、前記ソース又はドレインに更に第３の抵抗及び第２のダイオードを直列となるように接続し、前記第１及び第２の抵抗の接続中点と、前記第３の抵抗と前記第２のダイオードの接続中点との電圧を比較する比較手段を設け、前記比較手段より出力される比較結果を前記電界効果トランジスタのゲートに印加するとともに、起動電流を流す起動回路を前記ソース又はドレインに接続して前記ソース又はドレインに生じる電圧を出力電圧としている。
【００１２】
このような構成では、起動回路により起動電流が定電圧回路に流れる。起動時のようにトランジスタがオフしている場合、この起動電流により比較手段にオフセットが与えられる。このオフセットをコンパレータ等の比較手段で比較し、比較結果をトランジスタのゲートに印加する。これにより、トランジスタがオンする。一旦トランジスタがオンすると、定電圧回路は帰還制御により定電圧を出力する。
【００１３】
また、本発明の第２の構成では、電界効果トランジスタのソース又はドレインに第１の抵抗と第２の抵抗と第１のダイオードを直列に接続し、前記ソース又はドレインに更に第３の抵抗及び第２のダイオードを直列となるように接続し、前記第１及び第２の抵抗の接続中点と、前記第３の抵抗と前記第２のダイオードの接続中点との電圧を比較する比較手段を設け、前記比較手段より出力される比較結果を前記電界効果トランジスタのゲートに印加するとともに、前記比較手段の出力側にプリドライバ回路を設け、定電圧回路に印加する電源電圧が所定の電圧以下のときに、前記プリドライバ回路で前記電界効果トランジスタをオンさせるようにしている。
【００１４】
このような構成によると、起動時のように電源電圧が低いとき、定電圧回路は例えばプリドライバ回路の能力バランスによって電解効果トランジスタをオンさせる。これにより、帰還制御が正常に行われるようになるので定電圧回路の動作が不安定になりにくい。
【００１５】
【発明の実施の形態】
＜第１の実施形態＞
本発明の第１の実施形態について図１を用いて説明する。図１は本実施形態の定電圧回路の回路図である。ｎチャネル型のＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタＱ１により、後述するように電圧Ｖｏｕｔが一定に保持される。トランジスタＱ１のソース側から順に抵抗Ｒ２及び抵抗Ｒ１とダイオードＤ１が直列に接続される。更に並列にトランジスタＱ１のソース側に抵抗Ｒ３及びダイオードＤ２が直列となるように接続される。
【００１６】
抵抗Ｒ２と抵抗Ｒ１との接続点及び抵抗Ｒ３とダイオードＤ２との接続点は、それぞれコンパレータ回路１の反転入力（−）及び非反転入力（＋）にそれぞれ接続されている。また、ダイオードＤ１及びＤ２はダイオード構成に接続されたトランジスタにより形成されている。
【００１７】
抵抗Ｒ２及びＲ３の抵抗値は等しい。電圧Ｖｏｕｔが定電圧回路より出力したい設定値であるときに、電流Ｉ１とＩ２が等しくなるように抵抗Ｒ１が設定されている。そのとき、コンパレータ回路１の反転入力（−）の電圧ＶＡと非反転入力（＋）の電圧ＶＢが等しくなる。コンパレータ回路１で電圧ＶＡとＶＢを比較した結果をプリドライバ回路２でトランジスタＱ１のゲートに印加することにより、帰還制御する。
【００１８】
ダイオードＤ１の順方向電圧をＶＦ１とし、ダイオードＤ２の順方向電圧をＶＦ２とする。例えば、ダイオードＤ１の能力がダイオードＤ２の能力の１０倍であれば、抵抗Ｒ１の両端に与えられる電圧は次式で与えられる。
【００１９】
【数４】
これにより、抵抗Ｒ１に流れる電流Ｉ１が次式で表される。
【００２１】
【数５】
定常状態ではＩ１＝Ｉ２なので、電圧Ｖｏｕｔは次式で表される。
【００２３】
【数６】
このように、電圧ＶｏｕｔはダイオードＤ１及びＤ２の能力の比と、抵抗Ｒ１、Ｒ２の比によって決定される。尚、ダイオードＤ１とＤ２の能力は電圧Ｖｏｕｔの設定値に応じて適当に設定することができる。
【００２５】
電圧Ｖｏｕｔが設定値よりも低くなった場合、電流Ｉ１及びＩ２が小さくなる。順方向電圧ＶＦ１及びＶＦ２は電流の変化に対して変動が小さく、一方、抵抗Ｒ１による電圧降下は電流Ｉ１に比例するため、電圧ＶＡがＶＢよりも低くなる。これにより、コンパレータ回路１はハイレベル側に比較結果を出力し、プリドライバ回路２によりトランジスタＱ１を更にオンする。これにより、電圧Ｖｏｕｔが設定値に保持される。電圧Ｖｏｕｔが設定値よりも高くなった場合においても、同様に帰還制御により設定値に保持される。
【００２６】
起動回路１７は抵抗Ｒ４から成る。もし起動回路１７がない場合、電源電圧Ｖｄｄが初めて印加された起動時にトランジスタＱ１がオフしたままになることがあり、このような場合には電圧Ｖｏｕｔは不定となる。
【００２７】
起動時には抵抗Ｒ４により起動電流Ｉ３を流すことによってトランジスタＱ１がオフ状態でも電圧ＶＡがＶＢよりも小さくなるように、オフセットが与えられる。コンパレータ回路１でこのオフセットを比較することにより、トランジスタＱ１をオンする。これにより、電圧Ｖｏｕｔが設定値に保持される。ところで、起動電流Ｉ３が余りにも大きいと、帰還制御を行っても電圧ＶＡがＶＢに対して高くなったままの状態となってしまう。そのため、起動電流Ｉ３は次式のように制限される。
Ｉ３＜２×Ｉ１（但し、Ｉ１は定常状態での電流である）
【００２８】
これにより、電源投入時や瞬断時等の動作環境においても、定電圧回路の動作が安定する。
【００２９】
基準電圧源として定電圧回路が必要となるＤ／Ａコンバータや電圧を検出して出力がセットかリセットかを決めるリセットＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等のＩＣに本実施形態の定電圧回路を利用することができる。
【００３０】
図１において、Ｑ１をｐチャネル型のＭＯＳトランジスタに変更した場合、ｐチャネル型のＭＯＳトランジスタについてのソースをＶｄｄに接続し、ドレインを抵抗Ｒ２の側に接続するとともにコンパレータ回路１の反転入力（−）にＶＢを印加し、非反転入力（＋）にＶＡを印加するようにする。
【００３１】
＜第２の実施形態＞
本発明の第２の実施形態について図２を用いて説明する。図２はＭＯＳで構成した定電圧回路の回路図であり、上記第１の実施形態（図１）と以下に説明する部分以外は同様の構成となっている。定電圧回路は電源電圧ＶｄｄとグランドレベルＶｓｓが与えられることによりトランジスタＱ２を帰還制御して設定された電圧Ｖｏｕｔを出力する。
【００３２】
起動回路１２として例えばいくつかのトランジスタを直列接続して抵抗値を数百ｋΩとする。起動回路１２に直接抵抗を設けるよりもトランジスタのオン抵抗を用いた抵抗を設ける方が面積が小さくなる。起動回路１２により起動電流Ｉ４が流される。抵抗部１５はトランジスタＱ２のソース側に接続されており、抵抗図１において抵抗Ｒ２とＲ３に対応するものである。
【００３３】
そして、抵抗部１５に流れる電流は２つに分けられ、一方の電流Ｉ５は抵抗Ｒ５とダイオードＤ３に流れ、他方の電流Ｉ６はダイオードＤ４に流れる。ダイオードＤ３及びＤ４はダイオード構成に接続されたトランジスタにより形成されている。
【００３４】
コンパレータ回路１０は主にトランジスタＱ８、Ｑ９から成る差動増幅回路であり、抵抗部１５と抵抗Ｒ５の接続点の電圧ＶＣと、抵抗部１５とダイオードＤ４の接続点の電圧ＶＤを比較する。この差動増幅回路を動作させるため、電源電圧Ｖｄｄ側にトランジスタＱ３と、グランドレベルＶｓｓ側にトランジスタＱ５、Ｑ６から成るカレントミラー回路が設けられている。トランジスタＱ９のソース側からプリドライバ回路１１に信号が送られる。コンデンサ部１３は帰還制御による発振を防止するために設けられている。また、コンデンサ部１３にコンデンサを１つだけ設けてもよい。
【００３５】
プリドライバ回路１１は主にトランジスタＱ４とＱ７を用いてコンパレータ回路１０からの信号によりトランジスタＱ２を制御する。トランジスタＱ１３はダイオードの役割を担っている。プリドライバ回路１１はトランジスタＱ２を帰還制御することにより電圧Ｖｏｕｔを設定値に保持する。尚、トランジスタＱ１０はトランジスタＱ３、Ｑ４を駆動するために設けられており、抵抗部１４を介してグランドレベルＶｓｓに接続される。
【００３６】
起動時にトランジスタＱ２がオンしていない場合、起動回路１２がないと正常な帰還制御が行われないが、起動回路１２からの起動電流Ｉ４により抵抗部１５を介してダイオードＤ３、Ｄ４にそれぞれ電流Ｉ５、Ｉ６が流れる。そして、コンパレータ回路１０を構成するトランジスタＱ８及びＱ９の各ゲートに電圧ＶＣとＶＤの電圧が与えられ、比較されることにより、正常な動作を開始できるようになっている。
【００３７】
例えば、ダイオードＤ３の能力がダイオードＤ４の能力の１０倍であるとすると、電流Ｉ５は上記第１の実施形態と同様に次式のように表される。
【００３８】
【数７】
起動回路１２における電流Ｉ４の条件は上記第１の実施形態の場合と同様に次式で表される。
Ｉ４＜２×Ｉ５
【００４０】
次に、電圧Ｖｏｕｔの起動特性を図３に示す。図３は電圧Ｖｏｕｔを１．２Ｖに設定したときの電源電圧Ｖｄｄと電圧Ｖｏｕｔの特性図である。電源電圧Ｖｄｄが０Ｖから２Ｖ程度まで増大するに従って電圧Ｖｏｕｔは直線的に増加する。更に、電源電圧Ｖｄｄが増大すると、電圧Ｖｏｕｔは設定値に保持される。
【００４１】
このように電源電圧Ｖｄｄが低電圧であっても安定して動作し、２Ｖ程度の低い電源電圧Ｖｄｄのときから設定した電圧の出力ができるようになっている。尚、起動回路１２には単一のＭＯＳトランジスタや抵抗素子によって形成してもよい。また、抵抗１４はＭＯＳトランジスタによるオン抵抗を用いても構わないし、バイアス回路２０は他の構成であっても構わない。
【００４２】
尚、起動回路１２が設けられていない場合には、電源電圧Ｖｄｄが低電圧の領域ではノイズ等によりトランジスタＱ２がオンしなければ帰還制御が行われないので動作が不安定となる。例えば、電源電圧Ｖｄｄが０Ｖから３Ｖまで電圧Ｖｏｕｔは不定のままで、電源電圧Ｖｄｄが３Ｖになったときに電圧Ｖｏｕｔが急に設定値となるような特性を示す。
【００４３】
＜第３の実施形態＞
本発明の第３の実施形態について図２を用いて説明する。本実施形態は回路の簡略化のため起動回路１２を省略するとともにプリドライバ回路１１のトランジスタ能力を上記第２の実施形態とは異なった設定とした構成である。このような構成では、起動時のようにトランジスタＱ２がオンしていない場合、電圧ＶＣとＶＤは等しくなる場合が多い。トランジスタＱ３から電流Ｉが送られると、トランジスタＱ５及びＱ６を通過する電流はそれぞれＩ／２となる。
【００４４】
トランジスタＱ３、Ｑ４、Ｑ６、Ｑ７の能力をそれぞれＱ３、Ｑ４、Ｑ６、Ｑ７で表し、トランジスタＱ３を流れる電流がトランジスタＱ６、Ｑ７を流れる電流の２倍であることを考慮しながら、トランジスタＱ３、Ｑ４、Ｑ６、Ｑ７に次式の条件を満たすように能力比を設定する。
【００４５】
【数８】
上式に示す関係の各トランジスタの内、トランジスタＱ４の能力が大きくなるように設定すれば、トランジスタＱ２のゲート電圧ＶＥが起動時でも高くすることができるようになる。これにより、トランジスタＱ２がオンするので、正常な帰還制御に推移しやすくなる。このように、起動回路１２を設けなくても、比較的低い電源電圧から動作を安定させることができる。尚、その他の部分については上記第２の実施形態と同様であるので、説明を省略する。
【００４７】
【発明の効果】
＜請求項１の効果＞
電界効果トランジスタを使用し、安定に動作する定電圧回路を実現する。特に、起動時のように低電源電圧時においても動作させたいＭＯＳＩＣの基準電圧源としても使用することができる。
【００４８】
＜請求項２の効果＞
起動回路が省略されているため回路が簡略化されているが、例えばプリドライバ回路の能力バランスにより安定した動作に推移しやすくなっている。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の回路図。
【図２】本発明の第２の実施形態の回路図。
【図３】その電圧Ｖｏｕｔの起動特性図。
【図４】従来の定電圧回路の回路図。
【符号の説明】
１ コンパレータ回路
２ プリドライバ回路
１２ 起動回路
１７ 起動回路
Ｄ１〜Ｄ４ ダイオード
Ｒ１〜Ｒ５ 抵抗
Ｑ１〜Ｑ１４ ＭＯＳ電界効果トランジスタ
Claims (2)
- 電界効果トランジスタのソース又はドレインに第１の抵抗と第２の抵抗と第１のダイオードを直列に接続し、前記ソース又はドレインに更に第３の抵抗及び第２のダイオードを直列となるように接続し、前記第１及び第２の抵抗の接続中点と、前記第３の抵抗と前記第２のダイオードの接続中点との電圧を比較する比較手段を設け、前記比較手段より出力される比較結果を前記電界効果トランジスタのゲートに印加するとともに、起動電流を流す起動回路を前記ソース又はドレインに接続して前記ソース又はドレインに生じる電圧を出力電圧としたことを特徴とする定電圧回路。
- 電界効果トランジスタのソース又はドレインに第１の抵抗と第２の抵抗と第１のダイオードを直列に接続し、前記ソース又はドレインに更に第３の抵抗及び第２のダイオードを直列となるように接続し、前記第１及び第２の抵抗の接続中点と、前記第３の抵抗と前記第２のダイオードの接続中点との電圧を比較する比較手段を設け、前記比較手段より出力される比較結果を前記電界効果トランジスタのゲートに印加するとともに、前記比較手段の出力側にプリドライバ回路を設け、定電圧回路に印加する電源電圧が所定の電圧以下のときに、前記プリドライバ回路で前記電界効果トランジスタをオンさせるようにしたことを特徴とする定電圧回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33102196A JP3554123B2 (ja) | 1996-12-11 | 1996-12-11 | 定電圧回路 |
| US08/988,468 US6091285A (en) | 1996-12-11 | 1997-12-10 | Constant voltage output device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33102196A JP3554123B2 (ja) | 1996-12-11 | 1996-12-11 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10171545A JPH10171545A (ja) | 1998-06-26 |
| JP3554123B2 true JP3554123B2 (ja) | 2004-08-18 |
Family
ID=18238945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33102196A Expired - Fee Related JP3554123B2 (ja) | 1996-12-11 | 1996-12-11 | 定電圧回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6091285A (ja) |
| JP (1) | JP3554123B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000330655A (ja) * | 1999-05-14 | 2000-11-30 | Mitsubishi Electric Corp | 定電圧回路 |
| JP3831894B2 (ja) * | 2000-08-01 | 2006-10-11 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| US6661279B2 (en) * | 2001-04-11 | 2003-12-09 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage |
| JP2003273657A (ja) * | 2002-03-18 | 2003-09-26 | Mitsubishi Electric Corp | バイアス回路及びａｄコンバータ |
| US6853238B1 (en) * | 2002-10-23 | 2005-02-08 | Analog Devices, Inc. | Bandgap reference source |
| US6844711B1 (en) | 2003-04-15 | 2005-01-18 | Marvell International Ltd. | Low power and high accuracy band gap voltage circuit |
| US7019584B2 (en) * | 2004-01-30 | 2006-03-28 | Lattice Semiconductor Corporation | Output stages for high current low noise bandgap reference circuit implementations |
| JP4103859B2 (ja) | 2004-07-07 | 2008-06-18 | セイコーエプソン株式会社 | 基準電圧発生回路 |
| KR20060091060A (ko) * | 2005-02-11 | 2006-08-18 | 삼성전자주식회사 | 스타트-업 실패가 발생하지 않는 밴드갭 기준전압 생성장치 |
| US7279960B1 (en) * | 2005-08-30 | 2007-10-09 | National Semiconductor Corporation | Reference voltage generation using compensation current method |
| US20070080740A1 (en) * | 2005-10-06 | 2007-04-12 | Berens Michael T | Reference circuit for providing a temperature independent reference voltage and current |
| US7514987B2 (en) | 2005-11-16 | 2009-04-07 | Mediatek Inc. | Bandgap reference circuits |
| JP2008117215A (ja) * | 2006-11-06 | 2008-05-22 | Toshiba Corp | 基準電位発生回路 |
| JPWO2010026674A1 (ja) * | 2008-09-05 | 2012-01-26 | パナソニック株式会社 | 基準電圧発生回路 |
| JP2012108087A (ja) * | 2010-10-28 | 2012-06-07 | Seiko Instruments Inc | 温度検知装置 |
| US9030186B2 (en) * | 2012-07-12 | 2015-05-12 | Freescale Semiconductor, Inc. | Bandgap reference circuit and regulator circuit with common amplifier |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4287439A (en) * | 1979-04-30 | 1981-09-01 | Motorola, Inc. | MOS Bandgap reference |
| US4380706A (en) * | 1980-12-24 | 1983-04-19 | Motorola, Inc. | Voltage reference circuit |
| US4795961A (en) * | 1987-06-10 | 1989-01-03 | Unitrode Corporation | Low-noise voltage reference |
| US4857823A (en) * | 1988-09-22 | 1989-08-15 | Ncr Corporation | Bandgap voltage reference including a process and temperature insensitive start-up circuit and power-down capability |
| JPH0782404B2 (ja) * | 1989-07-11 | 1995-09-06 | 日本電気株式会社 | 基準電圧発生回路 |
| GB9417267D0 (en) * | 1994-08-26 | 1994-10-19 | Inmos Ltd | Current generator circuit |
| GB9423033D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A voltage reference circuit |
| US5867056A (en) * | 1997-11-14 | 1999-02-02 | Fluke Corporation | Voltage reference support circuit |
| US5867013A (en) * | 1997-11-20 | 1999-02-02 | Cypress Semiconductor Corporation | Startup circuit for band-gap reference circuit |
-
1996
- 1996-12-11 JP JP33102196A patent/JP3554123B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-10 US US08/988,468 patent/US6091285A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10171545A (ja) | 1998-06-26 |
| US6091285A (en) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3554123B2 (ja) | 定電圧回路 | |
| US6794856B2 (en) | Processor based integrated circuit with a supply voltage monitor using bandgap device without feedback | |
| US7151365B2 (en) | Constant voltage generator and electronic equipment using the same | |
| US6448844B1 (en) | CMOS constant current reference circuit | |
| JP3185698B2 (ja) | 基準電圧発生回路 | |
| JPH0727424B2 (ja) | 定電流源回路 | |
| JP3560512B2 (ja) | 電源回路とそれに用いる定電圧回路 | |
| JPH11272346A (ja) | 電流ソース | |
| JP2005533421A (ja) | 容量性フィードバック回路 | |
| US4476428A (en) | Power supply device | |
| JP3556482B2 (ja) | 定電圧発生回路 | |
| JP2003263232A (ja) | バンドギャップリファレンス回路 | |
| JP2965141B2 (ja) | 始動回路を有するバンドギャップリファレンス回路 | |
| JP2005534124A (ja) | バンドギャップ基準回路 | |
| JP2002318626A (ja) | 定電圧回路 | |
| US6072306A (en) | Variation-compensated bias current generator | |
| JP4627932B2 (ja) | 電圧降圧回路 | |
| JP4029757B2 (ja) | ヒステリシス付コンパレータ | |
| JP4341882B2 (ja) | 定電圧回路 | |
| JP4077242B2 (ja) | 定電圧定電流制御回路 | |
| JPH03242715A (ja) | バンドギャップ基準電圧発生回路 | |
| JP4008674B2 (ja) | 半導体装置 | |
| JPH01288911A (ja) | ＢｉＣＭＯＳ基準電圧発生器 | |
| JP2005149338A (ja) | 基準電圧回路 | |
| JPH1195850A (ja) | 定電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040506 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |