JPH0628013B2 - レギュレ−タ回路 - Google Patents
レギュレ−タ回路Info
- Publication number
- JPH0628013B2 JPH0628013B2 JP57195692A JP19569282A JPH0628013B2 JP H0628013 B2 JPH0628013 B2 JP H0628013B2 JP 57195692 A JP57195692 A JP 57195692A JP 19569282 A JP19569282 A JP 19569282A JP H0628013 B2 JPH0628013 B2 JP H0628013B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- transistor
- transistors
- current source
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 発明の技術分野 本発明は、レギュレータ回路特に差動増幅器対の切替回
路に関し、該差動増幅器対の駆動電圧が低くても済むよ
うにするものである。
路に関し、該差動増幅器対の駆動電圧が低くても済むよ
うにするものである。
従来技術と問題点 出力電圧の切替え可能なレギュレータ回路に用いられて
いる１対の差動増幅器の一方だけを動作可能な状態にす
る切替回路には、第１図に示すように第３の差動増幅器
対（以後、単に差動対と略称する）ＤＦ３を用いるもの
がある。この差動対ＤＦ３はトランジスタＱ31，Ｑ32か
らなり、Ｑ32側に基準電圧ＶR2が、またＱ31側に切替電
圧Ｖｃが印加される。そしてＶｃ＞ＶR2であればトラン
ジスタＱ31がオンして第１の差動対ＤＦ１と定電流源Ｉ
１との間が接続され、またＶｃ＜ＶR2であればトランジ
スタＱ32がオンして第２の差動対ＤＦ２と定電流源Ｉ１
との間が接続される。第１の差動対ＤＦ１はトランジス
タＱ11，Ｑ12からなり、Ｑ11には入力ＶＡが、またＱ12
には基準電圧ＶR1が接続される。第２の差動対ＤＦ２は
トランジスタＱ21，Ｑ22からなり、Ｑ21には共通の該基
準電圧ＶR1が、またＱ22には他の入力ＶＢが印加され
る。
いる１対の差動増幅器の一方だけを動作可能な状態にす
る切替回路には、第１図に示すように第３の差動増幅器
対（以後、単に差動対と略称する）ＤＦ３を用いるもの
がある。この差動対ＤＦ３はトランジスタＱ31，Ｑ32か
らなり、Ｑ32側に基準電圧ＶR2が、またＱ31側に切替電
圧Ｖｃが印加される。そしてＶｃ＞ＶR2であればトラン
ジスタＱ31がオンして第１の差動対ＤＦ１と定電流源Ｉ
１との間が接続され、またＶｃ＜ＶR2であればトランジ
スタＱ32がオンして第２の差動対ＤＦ２と定電流源Ｉ１
との間が接続される。第１の差動対ＤＦ１はトランジス
タＱ11，Ｑ12からなり、Ｑ11には入力ＶＡが、またＱ12
には基準電圧ＶR1が接続される。第２の差動対ＤＦ２は
トランジスタＱ21，Ｑ22からなり、Ｑ21には共通の該基
準電圧ＶR1が、またＱ22には他の入力ＶＢが印加され
る。
この回路構成の欠点は基準電圧ＶR1、入力電圧ＶＡ，Ｖ
Ｂが高くないと差動対ＤＦ１、ＤＦ２が動作しない点で
ある。つまり、アース電位から差動対ＤＦ３のエミッタ
までの電位差は、定電流源Ｉ１をトランジスタ１段で構
成すれば、該トランジスタの飽和時のコレクタ、エミッ
タ間電圧ＶCES（約0.4Ｖ）である。選択される差動対Ｄ
Ｆ１またはＤＦ２のエミッタ電位はそれより切替用トラ
ンジスタＱ31またはＱ32のＶCES１段分高い。これにト
ランジスタＱ12またはＱ21のベース、エミッタ間電圧Ｖ
BE（約0.7Ｖ）を加えた値が基準電圧ＶR1の最低設定電
位になるので ＶR1＞ＶBE＋２ＶCES＝1.5Ｖ……(1) となる。入力電圧ＶＡ，ＶＢはＶR1の上、下に変わる必
要がある。
Ｂが高くないと差動対ＤＦ１、ＤＦ２が動作しない点で
ある。つまり、アース電位から差動対ＤＦ３のエミッタ
までの電位差は、定電流源Ｉ１をトランジスタ１段で構
成すれば、該トランジスタの飽和時のコレクタ、エミッ
タ間電圧ＶCES（約0.4Ｖ）である。選択される差動対Ｄ
Ｆ１またはＤＦ２のエミッタ電位はそれより切替用トラ
ンジスタＱ31またはＱ32のＶCES１段分高い。これにト
ランジスタＱ12またはＱ21のベース、エミッタ間電圧Ｖ
BE（約0.7Ｖ）を加えた値が基準電圧ＶR1の最低設定電
位になるので ＶR1＞ＶBE＋２ＶCES＝1.5Ｖ……(1) となる。入力電圧ＶＡ，ＶＢはＶR1の上、下に変わる必
要がある。
一般に基準電圧ＶR1としては温度依存性の少ないバンド
ギャップリファレンス（ＢＧＲ）を使用したいところで
あるが、これにより得られる電圧は1.2〜1.3Ｖが限界で
あるから(1)式の関係を満たすことはできない。
ギャップリファレンス（ＢＧＲ）を使用したいところで
あるが、これにより得られる電圧は1.2〜1.3Ｖが限界で
あるから(1)式の関係を満たすことはできない。
発明の目的 本発明は、レギュレータ回路における差動増幅器対の切
替回路を工夫することで上述した問題点を解決しようと
するものである。
替回路を工夫することで上述した問題点を解決しようと
するものである。
発明の構成 本発明は、エミッタが共通接続されてなるトランジスタ
対と、該トランジスタ対のエミッタと接地間に接続され
て定電流源を構成するエミッタ接地のトランジスタとを
２組備え、前記２組のトランジスタ対の各々のコレクタ
が共通に接続される接続点に共通負荷を接続してなる差
動増幅器対と、 相補の信号を受けて該定電流源を排他的にオン、オフす
る切替用トランジスタと、 該トランジスタ対のうち一方のトランジスタの共通コレ
クタ端子に接続されて所定の定電位を出力する出力部
と、 該出力部の出力端と電源との間に設けられた分圧手段に
よって分圧された異なる２値の電位端を、前記一方のト
ランジスタのベースに負帰還する負帰還手段とを有し、 該差動増幅器対における各々のトランジスタ対のうち、
他方のトランジスタのベース同士は、共通に温度依存性
の小さいバンドギャップリファレンス回路からなる共通
電圧源に接続されていることを特徴とするが、以下図示
の実施例を参照しながらこれを詳細に説明する。
対と、該トランジスタ対のエミッタと接地間に接続され
て定電流源を構成するエミッタ接地のトランジスタとを
２組備え、前記２組のトランジスタ対の各々のコレクタ
が共通に接続される接続点に共通負荷を接続してなる差
動増幅器対と、 相補の信号を受けて該定電流源を排他的にオン、オフす
る切替用トランジスタと、 該トランジスタ対のうち一方のトランジスタの共通コレ
クタ端子に接続されて所定の定電位を出力する出力部
と、 該出力部の出力端と電源との間に設けられた分圧手段に
よって分圧された異なる２値の電位端を、前記一方のト
ランジスタのベースに負帰還する負帰還手段とを有し、 該差動増幅器対における各々のトランジスタ対のうち、
他方のトランジスタのベース同士は、共通に温度依存性
の小さいバンドギャップリファレンス回路からなる共通
電圧源に接続されていることを特徴とするが、以下図示
の実施例を参照しながらこれを詳細に説明する。
発明の実施例 第２図は本発明のレギュレータ回路に用いられる差動増
幅器（以下、差動対）の切替回路の原理図で、Ｑ41，Ｑ
42は差動対ＤＦ１，ＤＦ２毎に設けた定電流源用のトラ
ンジスタ、Ｑ51，Ｑ52はトランジスタＱ41，Ｑ42をオ
ン、オフ制御するトランジスタである。定電流源Ｉ21と
ダイオードＤ１はトランジスタＱ51がオフのときにトラ
ンジスタＱ41のベースに定電圧を印加して該トランジス
タをオンにする。同様に定電流源Ｉ22とダイオードＤ２
はトランジスタＱ52がオフのときにトランジスタＱ42の
ベースに定電圧を印加して該トランジスタをオンにす
る。トランジスタＱ51，Ｑ52のベースには互いに逆相の
関係にある切替信号Ｃ，が印加される。
幅器（以下、差動対）の切替回路の原理図で、Ｑ41，Ｑ
42は差動対ＤＦ１，ＤＦ２毎に設けた定電流源用のトラ
ンジスタ、Ｑ51，Ｑ52はトランジスタＱ41，Ｑ42をオ
ン、オフ制御するトランジスタである。定電流源Ｉ21と
ダイオードＤ１はトランジスタＱ51がオフのときにトラ
ンジスタＱ41のベースに定電圧を印加して該トランジス
タをオンにする。同様に定電流源Ｉ22とダイオードＤ２
はトランジスタＱ52がオフのときにトランジスタＱ42の
ベースに定電圧を印加して該トランジスタをオンにす
る。トランジスタＱ51，Ｑ52のベースには互いに逆相の
関係にある切替信号Ｃ，が印加される。
かかる構成においてトランジスタＱ41とＱ42、ダイオー
ドＤ１とＤ２、および電流源Ｉ21とＩ22が等しければト
ランジスタＱ41およびＱ42は同じ電流を流す定電流源と
して働き、第１図の定電流源Ｉ１と等価になる。そして
入力ＣがＬ（ロー）レベルでトランジスタＱ51がオフで
あればトランジスタＱ41は電流源Ｉ21よりベース電流を
供給されてオンとなり、差動対ＤＦ１が選択される。こ
のときはＨ（ハイ）レベルであるからトランジスタＱ
52はオン、従ってトランジスタＱ42はベース電流を断た
れてオフとなり、差動対ＤＦ２は動作しない。逆にＣ＝
Ｈ，＝ＬであればトランジスタＱ52がオフ、Ｑ42がオ
ンで差動対ＤＦ２が選択され、トランジスタＱ51はオ
ン、Ｑ41はオフで、差動対ＤＦ１は選択されない。
ドＤ１とＤ２、および電流源Ｉ21とＩ22が等しければト
ランジスタＱ41およびＱ42は同じ電流を流す定電流源と
して働き、第１図の定電流源Ｉ１と等価になる。そして
入力ＣがＬ（ロー）レベルでトランジスタＱ51がオフで
あればトランジスタＱ41は電流源Ｉ21よりベース電流を
供給されてオンとなり、差動対ＤＦ１が選択される。こ
のときはＨ（ハイ）レベルであるからトランジスタＱ
52はオン、従ってトランジスタＱ42はベース電流を断た
れてオフとなり、差動対ＤＦ２は動作しない。逆にＣ＝
Ｈ，＝ＬであればトランジスタＱ52がオフ、Ｑ42がオ
ンで差動対ＤＦ２が選択され、トランジスタＱ51はオ
ン、Ｑ41はオフで、差動対ＤＦ１は選択されない。
従って、差動対の切替回路としての機能は第１図と変わ
らないが、差動対ＤＦ１，ＤＦ２に共通に与える基準電
圧ＶＲの値は、トランジスタＱ41，Ｑ42１段分のＶCES
とトランジスタＱ12，Ｑ21のＶBE１段分との和に低減で
きる。
らないが、差動対ＤＦ１，ＤＦ２に共通に与える基準電
圧ＶＲの値は、トランジスタＱ41，Ｑ42１段分のＶCES
とトランジスタＱ12，Ｑ21のＶBE１段分との和に低減で
きる。
ＶＲ＞ＶBE＋ＶCES＝1.1Ｖ……(2) このため、基準電圧ＶＲに1.2〜1.3Ｖのバンドギャップ
リファレンス（ＢＧＲ）を採用することができる。ま
た、第１図の信号ＶＣの振幅は（ＶBE＋ＶCE）以上必要
であるが、本発明の信号Ｃ，の振幅はＶBEで足りる。
リファレンス（ＢＧＲ）を採用することができる。ま
た、第１図の信号ＶＣの振幅は（ＶBE＋ＶCE）以上必要
であるが、本発明の信号Ｃ，の振幅はＶBEで足りる。
第３図は、本発明によるレギュレータ開路の１実施例の
回路図である。同図において、Ｄ３およびトランジスタ
Ｑ61は差動対ＤＦ１，ＤＦ２に共通な能動負荷、Ｑ62，
Ｑ63は同じく共通の出力トランジスタである。出力トラ
ンジスタＱ62，Ｑ63を駆動するオペアンプは通常一方の
差動対だけで構成されるが、本例のオペアンプＯＰは２
つの差動対ＤＦ１，ＤＦ２を含んで構成される。このレ
ギュレータの出力Ｖoutとアース間には直列抵抗Ｒ１〜
Ｒ３が接続れ、Ｒ１，Ｒ２の直列接続点電位は差動対Ｄ
Ｆ１の反転入力に負帰還され、またＲ２，Ｒ３の直列接
続点電位は差動対ＤＦ１，ＤＦ２の反転入力に負帰還さ
れる。差動対ＤＦ１，ＤＦ２の各非反転入力には基準電
圧ＶＲが印加される。この回路は入力電圧ＶＡ，ＶＢが
基準電圧ＶＲに等しくなるように動作するので、切替信
号ＣをＬとして差動対ＤＦ１を選択したときは となり、また信号をＬとして差動対ＤＦ１を選択した
ときは、 となる。両式の間には(3)＜(4)という関係があるので、
これにより高、低２値の直流出力Ｖoutを発生すること
ができる。尚、Ｖinは一般に電源電圧であるが、この値
が低いと(3)，(4)で規定する電圧が発生できないので、
これらより充分高い電圧としておく。定電流源Ｉ21，Ｄ
１，Ｑ41及びＩ22，Ｄ２，Ｑ42では、ダイオードＤ１，
Ｄ２に流れる電流とトランジスタＱ41，Ｑ42のエミッタ
に流れる電流は一定の比（各ジャンクションの面積比）
を持ち、カレントミラーとして動作する。
回路図である。同図において、Ｄ３およびトランジスタ
Ｑ61は差動対ＤＦ１，ＤＦ２に共通な能動負荷、Ｑ62，
Ｑ63は同じく共通の出力トランジスタである。出力トラ
ンジスタＱ62，Ｑ63を駆動するオペアンプは通常一方の
差動対だけで構成されるが、本例のオペアンプＯＰは２
つの差動対ＤＦ１，ＤＦ２を含んで構成される。このレ
ギュレータの出力Ｖoutとアース間には直列抵抗Ｒ１〜
Ｒ３が接続れ、Ｒ１，Ｒ２の直列接続点電位は差動対Ｄ
Ｆ１の反転入力に負帰還され、またＲ２，Ｒ３の直列接
続点電位は差動対ＤＦ１，ＤＦ２の反転入力に負帰還さ
れる。差動対ＤＦ１，ＤＦ２の各非反転入力には基準電
圧ＶＲが印加される。この回路は入力電圧ＶＡ，ＶＢが
基準電圧ＶＲに等しくなるように動作するので、切替信
号ＣをＬとして差動対ＤＦ１を選択したときは となり、また信号をＬとして差動対ＤＦ１を選択した
ときは、 となる。両式の間には(3)＜(4)という関係があるので、
これにより高、低２値の直流出力Ｖoutを発生すること
ができる。尚、Ｖinは一般に電源電圧であるが、この値
が低いと(3)，(4)で規定する電圧が発生できないので、
これらより充分高い電圧としておく。定電流源Ｉ21，Ｄ
１，Ｑ41及びＩ22，Ｄ２，Ｑ42では、ダイオードＤ１，
Ｄ２に流れる電流とトランジスタＱ41，Ｑ42のエミッタ
に流れる電流は一定の比（各ジャンクションの面積比）
を持ち、カレントミラーとして動作する。
発明の効果 以上述べたように本発明では相補信号により排他的にオ
ン、オフする一対のトランジスタＱ51，Ｑ52により差動
対ＤＦ１，ＤＦ２の定電流源をオン、オフし、これによ
り該２つの差動対を切替えるようにしたので、該差動対
の基準電圧を低減し、温度依存性の少ないバンドギャッ
プリファレンスの採用が可能となる。
ン、オフする一対のトランジスタＱ51，Ｑ52により差動
対ＤＦ１，ＤＦ２の定電流源をオン、オフし、これによ
り該２つの差動対を切替えるようにしたので、該差動対
の基準電圧を低減し、温度依存性の少ないバンドギャッ
プリファレンスの採用が可能となる。
第１図は従来の差動増幅器対切替回路を示す構成図、第
２図は本発明のレギュレータ回路に用いられる差動増幅
器対の切替回路の原理図、第３図は本発明によるレギュ
レータ回路の１実施例の回路図である。 図中、ＤＦ１，ＤＦ２は差動増幅器対、Ｑ41，Ｑ42は定
電流源用トランジスタ、Ｑ51，Ｑ52は切替用トランジス
タである。
２図は本発明のレギュレータ回路に用いられる差動増幅
器対の切替回路の原理図、第３図は本発明によるレギュ
レータ回路の１実施例の回路図である。 図中、ＤＦ１，ＤＦ２は差動増幅器対、Ｑ41，Ｑ42は定
電流源用トランジスタ、Ｑ51，Ｑ52は切替用トランジス
タである。
Claims (1)
- 【請求項１】エミッタが共通接続されてなるトランジス
タ対と、該トランジスタ対のエミッタと接地間に接続さ
れて定電流源を構成するエミッタ接地のトランジスタと
を２組備え、前記２組のトランジスタ対の各々のコレク
タが共通に接続される接続点に共通負荷を接続してなる
差動増幅器対と、 相補の信号を受けて該定電流源を排他的にオン、オフす
る切替用トランジスタと、 該トランジスタ対のうち一方のトランジスタの共通コレ
クタ端子に接続されて所定の定電位を出力する出力部
と、 該出力部の出力端と接地との間に設けられた分圧手段に
よって分圧された異なる２値の電位端を、前記一方のト
ランジスタのベースに負帰還する負帰還手段とを有し、 該差動増幅器対における各々のトランジスタ対のうち、
他方のトランジスタのベース同士は、共通に温度依存性
の小さいバンドギャップリファレンス回路からなる共通
電圧源に接続されていることを特徴とするレギュレータ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195692A JPH0628013B2 (ja) | 1982-11-08 | 1982-11-08 | レギュレ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195692A JPH0628013B2 (ja) | 1982-11-08 | 1982-11-08 | レギュレ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5986316A JPS5986316A (ja) | 1984-05-18 |
| JPH0628013B2 true JPH0628013B2 (ja) | 1994-04-13 |
Family
ID=16345405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57195692A Expired - Lifetime JPH0628013B2 (ja) | 1982-11-08 | 1982-11-08 | レギュレ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628013B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6146508A (ja) * | 1984-08-11 | 1986-03-06 | Fujitsu Ltd | 定電流源安定化回路 |
| JPS626505A (ja) * | 1985-07-02 | 1987-01-13 | Rohm Co Ltd | 信号切換回路 |
| JPH0834395B2 (ja) * | 1989-10-11 | 1996-03-29 | 株式会社東芝 | スイッチ付き増幅回路 |
| WO2013108603A1 (ja) | 2012-01-20 | 2013-07-25 | ヤンマー株式会社 | 舶用エンジン |
| JP5963496B2 (ja) | 2012-03-28 | 2016-08-03 | ヤンマー株式会社 | エンジン |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574116U (ja) * | 1978-11-15 | 1980-05-22 |
-
1982
- 1982-11-08 JP JP57195692A patent/JPH0628013B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5986316A (ja) | 1984-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2689708B2 (ja) | バイアス電流制御回路 | |
| US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
| US4961046A (en) | Voltage-to-current converter | |
| JPH069326B2 (ja) | カレントミラー回路 | |
| JPH0577206B2 (ja) | ||
| JPH0628013B2 (ja) | レギュレ−タ回路 | |
| JPS6221060Y2 (ja) | ||
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0450765B2 (ja) | ||
| JPS6286417A (ja) | 電圧調整回路 | |
| US5461343A (en) | Current mirror circuit | |
| US4961045A (en) | Floating output digital to analog converter | |
| US3989997A (en) | Absolute-value circuit | |
| JP3421430B2 (ja) | 電圧安定化回路 | |
| US6169453B1 (en) | Error amplifier with a high common mode rejection | |
| JPH0413692Y2 (ja) | ||
| JPS6139880A (ja) | 直流モ−タの速度制御装置 | |
| JPH0326435B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JP3243947B2 (ja) | 演算増幅器 | |
| JPS6158073B2 (ja) | ||
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JPH087561Y2 (ja) | 切換増幅回路 | |
| JPH0576044B2 (ja) |