JPH1013199A - パルス入力回路 - Google Patents
パルス入力回路Info
- Publication number
- JPH1013199A JPH1013199A JP8158072A JP15807296A JPH1013199A JP H1013199 A JPH1013199 A JP H1013199A JP 8158072 A JP8158072 A JP 8158072A JP 15807296 A JP15807296 A JP 15807296A JP H1013199 A JPH1013199 A JP H1013199A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- terminal
- pulse
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 部品点数を減少しコストを低減したパルス入
力回路を提供する。 【解決手段】 演算増幅器１の出力端子７と出力用電源
端子５との間に２個の分圧抵抗４、６を接続し、該２個
の分圧抵抗４、６の中間接続点を非反転入力端子３に接
続し、パルス信号電圧が反転入力端子２に入力している
時出力用電源電圧の前記分圧抵抗４、６による分圧電圧
がしきい値電圧として、該パルス信号電圧が反転入力端
子２に入力していない時前記出力用電源電圧がしきい値
としてそれぞれ前記非反転入力端子３に入力するように
したことを特徴とする。
力回路を提供する。 【解決手段】 演算増幅器１の出力端子７と出力用電源
端子５との間に２個の分圧抵抗４、６を接続し、該２個
の分圧抵抗４、６の中間接続点を非反転入力端子３に接
続し、パルス信号電圧が反転入力端子２に入力している
時出力用電源電圧の前記分圧抵抗４、６による分圧電圧
がしきい値電圧として、該パルス信号電圧が反転入力端
子２に入力していない時前記出力用電源電圧がしきい値
としてそれぞれ前記非反転入力端子３に入力するように
したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば燃焼ファン
の回転数パルス信号やホール素子の出力信号が入力する
パルス入力回路に関する。
の回転数パルス信号やホール素子の出力信号が入力する
パルス入力回路に関する。
【０００２】
【従来の技術】従来、前記信号が入力するパルス入力回
路は、例えば図４に示すように、演算増幅器ａの非反転
入力端子ｂに、例えば１２Ｖの基準電源端子ｃに接続さ
れた分圧抵抗ｄ1 、ｄ2 の中間接続点ｅと一端が出力端
子ｆに接続された抵抗ｇの他端が接続され、該出力端子
ｆに例えば５Ｖの出力用マイコン電源端子ｈに一端が接
続された抵抗ｉの他端が接続されており、反転入力端子
ｊにパルス電圧が入力しないとき、出力端子ｆの出力は
高レベル例えば５Ｖであり、非反転入力端子ｂには、図
５（Ａ）に示すような回路によって決定される分圧電圧
Ｖｓ1 がしきい値電圧として入力する。パルス電圧が入
力し非反転入端子ｂに入力する前記しきい値電圧より大
きくなったときは出力端子ｆの出力は低レベルとなり、
非反転入力端子ｂには図５（Ｂ）に示すような回路によ
って決定される分圧電圧Ｖｓ2 がしきい値として入力す
る。この分圧電圧Ｖｓ2 は図５（Ａ）及び（Ｂ）の回路
を対比すれば明らかなようにＶｓ1 より低レベルであ
る。したがって、反転入力端子ｊに例えば図６に示すよ
うに立上がりの緩やかなパルス電圧が入力し、この電圧
が前記非反転入力端子ｂに印加されている前記しきい値
の電圧Ｖｓ1 を越えると出力端子ｆの出力は低レベルと
なり、このパルス電圧がピーク値から緩やかに減少しそ
のレベルがＶｓ2 より低くなると出力端子ｆの出力は高
レベルとなって、パルス入力回路の入・出力特性はヒス
テリシス特性になる。
路は、例えば図４に示すように、演算増幅器ａの非反転
入力端子ｂに、例えば１２Ｖの基準電源端子ｃに接続さ
れた分圧抵抗ｄ1 、ｄ2 の中間接続点ｅと一端が出力端
子ｆに接続された抵抗ｇの他端が接続され、該出力端子
ｆに例えば５Ｖの出力用マイコン電源端子ｈに一端が接
続された抵抗ｉの他端が接続されており、反転入力端子
ｊにパルス電圧が入力しないとき、出力端子ｆの出力は
高レベル例えば５Ｖであり、非反転入力端子ｂには、図
５（Ａ）に示すような回路によって決定される分圧電圧
Ｖｓ1 がしきい値電圧として入力する。パルス電圧が入
力し非反転入端子ｂに入力する前記しきい値電圧より大
きくなったときは出力端子ｆの出力は低レベルとなり、
非反転入力端子ｂには図５（Ｂ）に示すような回路によ
って決定される分圧電圧Ｖｓ2 がしきい値として入力す
る。この分圧電圧Ｖｓ2 は図５（Ａ）及び（Ｂ）の回路
を対比すれば明らかなようにＶｓ1 より低レベルであ
る。したがって、反転入力端子ｊに例えば図６に示すよ
うに立上がりの緩やかなパルス電圧が入力し、この電圧
が前記非反転入力端子ｂに印加されている前記しきい値
の電圧Ｖｓ1 を越えると出力端子ｆの出力は低レベルと
なり、このパルス電圧がピーク値から緩やかに減少しそ
のレベルがＶｓ2 より低くなると出力端子ｆの出力は高
レベルとなって、パルス入力回路の入・出力特性はヒス
テリシス特性になる。
【０００３】それ故、パルス入力回路に立上がり及び立
ち下がりの緩やかなパルス電圧が入力した場合におい
て、パルス電圧がしきい値近傍のレベルに達した時例え
ば雑音信号が侵入しても出力はチャタリングを生ずるこ
とがなく、綺麗な出力波形が得られ、雑音に対して強い
パルス入力回路が得られる。
ち下がりの緩やかなパルス電圧が入力した場合におい
て、パルス電圧がしきい値近傍のレベルに達した時例え
ば雑音信号が侵入しても出力はチャタリングを生ずるこ
とがなく、綺麗な出力波形が得られ、雑音に対して強い
パルス入力回路が得られる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記パ
ルス入力回路によれば、回路構成が複雑で、抵抗器等の
部品点数が多く必要になるので、コスト高になるという
不具合があった。
ルス入力回路によれば、回路構成が複雑で、抵抗器等の
部品点数が多く必要になるので、コスト高になるという
不具合があった。
【０００５】本発明は、従来のこのような不具合を解決
し、部品点数を減らし、コストを低減することを課題と
する。
し、部品点数を減らし、コストを低減することを課題と
する。
【０００６】
【課題を解決するための手段】本発明は、前記課題を解
決するために、演算増幅器の出力端子と出力用電源端子
との間に２個の分圧抵抗を接続し、該２個の分圧抵抗の
中間接続点を非反転入力端子に接続し、パルス信号電圧
が反転入力端子に入力している時出力用電源電圧の前記
分圧抵抗による分圧電圧がしきい値電圧として、該パル
ス信号電圧が反転入力端子に入力していない時前記出力
用電源電圧がしきい値としてそれぞれ前記非反転入力端
子に入力するようにしたことを特徴とする。
決するために、演算増幅器の出力端子と出力用電源端子
との間に２個の分圧抵抗を接続し、該２個の分圧抵抗の
中間接続点を非反転入力端子に接続し、パルス信号電圧
が反転入力端子に入力している時出力用電源電圧の前記
分圧抵抗による分圧電圧がしきい値電圧として、該パル
ス信号電圧が反転入力端子に入力していない時前記出力
用電源電圧がしきい値としてそれぞれ前記非反転入力端
子に入力するようにしたことを特徴とする。
【０００７】本発明の上記構成によれば、パルス信号電
圧が入力しその電圧が増加するときと減少するときで、
非反転入力端子に印加されるしきい値電圧が変化するた
め、入力・出力特性がヒステリシス特性になり、比較的
立上がり又は立ち下がりの緩やかなパルス信号電圧が入
力したとき、立ち上がり又は立ち下がり時の前記しきい
値付近において例えば雑音信号が入力しても出力はチャ
タリングすることがない。
圧が入力しその電圧が増加するときと減少するときで、
非反転入力端子に印加されるしきい値電圧が変化するた
め、入力・出力特性がヒステリシス特性になり、比較的
立上がり又は立ち下がりの緩やかなパルス信号電圧が入
力したとき、立ち上がり又は立ち下がり時の前記しきい
値付近において例えば雑音信号が入力しても出力はチャ
タリングすることがない。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明パルス入力回路の一
例を示す。
を参照して説明する。図１は本発明パルス入力回路の一
例を示す。
【０００９】同図において、１は演算増幅器で、その反
転入力端子２は図示しないパルス源に接続され、非反転
入力端子３は分圧用抵抗４（抵抗値Ｒ1 ）を介して例え
ば５Ｖの出力用電源端子としての例えばマイコン電源端
子５と分圧用抵抗６（抵抗値Ｒ2 ）を介して例えばＣＰ
Ｕに接続される出力端子７にそれぞれ接続され、パルス
信号電圧が反転入力端子２に入力している時出力用電源
端子５から出力する出力用電源電圧の前記分圧抵抗４及
び６による分圧電圧がしきい値電圧として、該パルス信
号電圧が反転入力端子２に入力していない時前記出力用
電源電圧がしきい値としてそれぞれ前記非反転入力端子
３に入力するように構成されている。
転入力端子２は図示しないパルス源に接続され、非反転
入力端子３は分圧用抵抗４（抵抗値Ｒ1 ）を介して例え
ば５Ｖの出力用電源端子としての例えばマイコン電源端
子５と分圧用抵抗６（抵抗値Ｒ2 ）を介して例えばＣＰ
Ｕに接続される出力端子７にそれぞれ接続され、パルス
信号電圧が反転入力端子２に入力している時出力用電源
端子５から出力する出力用電源電圧の前記分圧抵抗４及
び６による分圧電圧がしきい値電圧として、該パルス信
号電圧が反転入力端子２に入力していない時前記出力用
電源電圧がしきい値としてそれぞれ前記非反転入力端子
３に入力するように構成されている。
【００１０】この構成の作用を説明すると、反転入力端
子２にパルス電圧が入力していない時、非反転入力端子
３には、図２（Ａ）に示すような回路により、しきい値
電圧として図３（Ｂ）に示すように、出力用電源電圧Ｖ
ｓ1 例えば５Ｖが入力しており、出力端子７は図３
（Ｃ）に示すように高レベル例えば５Ｖである。反転入
力端子２に図３（Ａ）に示すようにピーク値が例えば１
２Ｖのパルス電圧が緩やかな立上がりで入力し前記しき
い値電圧Ｖｓ1 の５Ｖより高レベルになったときは、図
３（Ｃ）に示すように出力端子７の出力が低レベル例え
ば０Ｖになる。出力が低レベル例えば０Ｖになった結
果、図２（Ｂ）に示すような回路により出力用電源電圧
Ｖｓ1 が抵抗４及び６により分圧されて図３（Ｂ）に示
すようにＶｓ1×Ｒ2 ／Ｒ1 ＋Ｒ2 の電圧が非反転入力
端子３にしきい値電圧Ｖｓ2 として入力する。このしき
い値電圧Ｖｓ2 は前記しきい値電圧Ｖｓ1 （５Ｖ）より
小さいので、パルス電圧がピーク値より緩やかに低下
し、立ち上がったときの入力レベルよりも低い入力レベ
ル即ちしきい値電圧Ｖｓ2 より低下したとき、図３
（Ｃ）に示すように出力端子７の出力が高レベルにな
る。したがって、このパルス入力回路の入出力特性はヒ
ステリシス特性となり、それ故パルス電圧が入力し、し
きい値付近のレベルにおいて雑音信号が入力した場合、
この雑音信号の振幅がＶｓ1ーＶｓ2 より小さいときに
はこの雑音信号により出力はチャタリングを生じない。
パルス電圧がピーク値から減少した時も同様である。
子２にパルス電圧が入力していない時、非反転入力端子
３には、図２（Ａ）に示すような回路により、しきい値
電圧として図３（Ｂ）に示すように、出力用電源電圧Ｖ
ｓ1 例えば５Ｖが入力しており、出力端子７は図３
（Ｃ）に示すように高レベル例えば５Ｖである。反転入
力端子２に図３（Ａ）に示すようにピーク値が例えば１
２Ｖのパルス電圧が緩やかな立上がりで入力し前記しき
い値電圧Ｖｓ1 の５Ｖより高レベルになったときは、図
３（Ｃ）に示すように出力端子７の出力が低レベル例え
ば０Ｖになる。出力が低レベル例えば０Ｖになった結
果、図２（Ｂ）に示すような回路により出力用電源電圧
Ｖｓ1 が抵抗４及び６により分圧されて図３（Ｂ）に示
すようにＶｓ1×Ｒ2 ／Ｒ1 ＋Ｒ2 の電圧が非反転入力
端子３にしきい値電圧Ｖｓ2 として入力する。このしき
い値電圧Ｖｓ2 は前記しきい値電圧Ｖｓ1 （５Ｖ）より
小さいので、パルス電圧がピーク値より緩やかに低下
し、立ち上がったときの入力レベルよりも低い入力レベ
ル即ちしきい値電圧Ｖｓ2 より低下したとき、図３
（Ｃ）に示すように出力端子７の出力が高レベルにな
る。したがって、このパルス入力回路の入出力特性はヒ
ステリシス特性となり、それ故パルス電圧が入力し、し
きい値付近のレベルにおいて雑音信号が入力した場合、
この雑音信号の振幅がＶｓ1ーＶｓ2 より小さいときに
はこの雑音信号により出力はチャタリングを生じない。
パルス電圧がピーク値から減少した時も同様である。
【００１１】
【発明の効果】本発明は従来のパルス入力回路に比べて
部品点数が少なくなり、コストが低下するという効果を
有する。
部品点数が少なくなり、コストが低下するという効果を
有する。
【図１】 本発明パルス入力回路の一例を示す回路図。
【図２】（Ａ）及び（Ｂ）は、図１に示すパルス入力回
路においてパルス電圧入力時及び非入力時のしきい値電
圧を説明するための回路図。
路においてパルス電圧入力時及び非入力時のしきい値電
圧を説明するための回路図。
【図３】（Ａ）（Ｂ）及び（Ｃ）は図１に示す回路のパ
ルス入力電圧、しきい値電圧及び出力電圧のタイムチャ
ート。
ルス入力電圧、しきい値電圧及び出力電圧のタイムチャ
ート。
【図４】 従来のパルス入力回路の回路図。
【図５】（Ａ）及び（Ｂ）は図４に示す回路の図２に対
応する回路図。
応する回路図。
【図６】（Ａ）（Ｂ）及び（Ｃ）は図４に示す回路のパ
ルス入力電圧、しきい値電圧及び出力電圧のタイムチャ
ート。
ルス入力電圧、しきい値電圧及び出力電圧のタイムチャ
ート。
１ 演算増幅器 ２ 反転入
力端子 ３ 非反転入力端子 ４ 分圧抵
抗 ５ 出力用電源端子 ６ 分圧抵
抗 ７ 出力端子
力端子 ３ 非反転入力端子 ４ 分圧抵
抗 ５ 出力用電源端子 ６ 分圧抵
抗 ７ 出力端子
Claims (1)
- 【請求項１】 演算増幅器の出力端子と出力用電源端子
との間に２個の分圧抵抗を接続し、該２個の分圧抵抗の
中間接続点を非反転入力端子に接続し、パルス信号電圧
が反転入力端子に入力している時出力用電源電圧の前記
分圧抵抗による分圧電圧がしきい値電圧として、該パル
ス信号電圧が反転入力端子に入力していない時前記出力
用電源電圧がしきい値としてそれぞれ前記非反転入力端
子に入力するようにしたことを特徴とするパルス入力回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8158072A JPH1013199A (ja) | 1996-06-19 | 1996-06-19 | パルス入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8158072A JPH1013199A (ja) | 1996-06-19 | 1996-06-19 | パルス入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1013199A true JPH1013199A (ja) | 1998-01-16 |
Family
ID=15663692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8158072A Pending JPH1013199A (ja) | 1996-06-19 | 1996-06-19 | パルス入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1013199A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045428A (ja) * | 2003-07-25 | 2005-02-17 | Toshiba Corp | ゲート駆動回路及び半導体装置 |
-
1996
- 1996-06-19 JP JP8158072A patent/JPH1013199A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045428A (ja) * | 2003-07-25 | 2005-02-17 | Toshiba Corp | ゲート駆動回路及び半導体装置 |
| US7068082B2 (en) | 2003-07-25 | 2006-06-27 | Kabushiki Kaisha Toshiba | Gate driving circuit and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5448175A (en) | Current detecting circuit | |
| JPH07182055A (ja) | 安定化電源回路 | |
| EP0562452A1 (en) | An interface circuit for generating an analogue signal to control the speed of rotation of a direct-current electric motor, particularly a brushless motor | |
| JPH1013199A (ja) | パルス入力回路 | |
| JP3398814B2 (ja) | 始動回路及び始動方法 | |
| JP2544746B2 (ja) | パルス幅変調波発生回路 | |
| JP3623624B2 (ja) | ヒステリシスコンパレータ | |
| US4748398A (en) | Circuit for controlling a series switching element in a clocked power supply | |
| JPH0159812B2 (ja) | ||
| JP3509323B2 (ja) | フォトカプラ駆動回路 | |
| JPH11119845A (ja) | レギュレータ回路 | |
| KR860003235Y1 (ko) | 전압 인터페이스 회로 | |
| JPH09172794A (ja) | モータ制御方法 | |
| KR100187456B1 (ko) | 전기 자동차용 속도 지령 장치의 이중 가변 저항기 | |
| JP3166806B2 (ja) | 電流検出回路 | |
| KR860000432Y1 (ko) | 앰프출력 표시용 메터의 구동장치 | |
| JPS621315A (ja) | コンパレ−タ | |
| KR890000659Y1 (ko) | 모타의 속도 제어회로 | |
| KR0117097Y1 (ko) | 광원 간섭을 제거한 센서회로 | |
| JPH0317122B2 (ja) | ||
| JPH07141583A (ja) | 断線検出装置 | |
| SU972643A1 (ru) | Электропривод посто нного тока | |
| JPH0962377A (ja) | 電源電圧発生回路 | |
| JPH04346110A (ja) | モータ駆動用の基準電圧可変回路 | |
| JPH0529912A (ja) | レベル変換回路 |