JPS58147228A - ジヨセフソン効果を用いた電流注入型パルス発生回路 - Google Patents
ジヨセフソン効果を用いた電流注入型パルス発生回路Info
- Publication number
- JPS58147228A JPS58147228A JP3031682A JP3031682A JPS58147228A JP S58147228 A JPS58147228 A JP S58147228A JP 3031682 A JP3031682 A JP 3031682A JP 3031682 A JP3031682 A JP 3031682A JP S58147228 A JPS58147228 A JP S58147228A
- Authority
- JP
- Japan
- Prior art keywords
- current
- junction
- resistor
- inductance
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はジ冒セ７ソン効果を用いた電流注入型パルス発
生回路に関する。
生回路に関する。
液体ヘリウム温度付近の極低温で動作するジ習セフソン
接合デバイスは、従来のシリコン等を用い死生導体デバ
イスをはるかに上回る低消費電力特性、高速スイッチン
グ特性を有している。従ってジ璽セフノン接合デバイス
をスイッチング素子あるいは記憶素子として用い九ジ冒
セ７ソン接合集積回路によ）電子計算機を構成すれば、
現行の電子計算機よ）はるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。
接合デバイスは、従来のシリコン等を用い死生導体デバ
イスをはるかに上回る低消費電力特性、高速スイッチン
グ特性を有している。従ってジ璽セフノン接合デバイス
をスイッチング素子あるいは記憶素子として用い九ジ冒
セ７ソン接合集積回路によ）電子計算機を構成すれば、
現行の電子計算機よ）はるかに高速かつ低消費電力特性
を有する電子計算機が実現できる可能性がある。
かかる高速の電子計算機を動作させる為には記憶回路、
論理回路、制御回路等が、短いアクセスタイムあるいは
サイクルタイムで動作する事が必要である。同時に該記
憶回路、論理回路を高速かつ正確に動作させるに必要な
外部タイミングパルスも立ち上〕、立ち下〕時間が短く
、かつパルス発生器い電流波形をもっている事が必要と
なる。
論理回路、制御回路等が、短いアクセスタイムあるいは
サイクルタイムで動作する事が必要である。同時に該記
憶回路、論理回路を高速かつ正確に動作させるに必要な
外部タイミングパルスも立ち上〕、立ち下〕時間が短く
、かつパルス発生器い電流波形をもっている事が必要と
なる。
しかしながら、かかる高速の電流波形をもつパルスを室
温下のパルス発生器で実現するのは難しいだけでなく、
実現し九としても室温下の半導体パルス発生器と液体ヘ
リウムに浸したジ讐セフノン集積回路を接続するケーブ
ルによシパルス波形が劣化してしまう、従って室温下の
信号源によって発生されたパルス電流をクロックとし、
これと同期し、かつジ冒セフソン論理回路、記憶回路を
高速に動作させるに適しえ立ち上少時間、立ち下少時間
、パルス幅の狭いパルス電流をジ曹セフソン集積回路に
よ多発生させる必要がある。
温下のパルス発生器で実現するのは難しいだけでなく、
実現し九としても室温下の半導体パルス発生器と液体ヘ
リウムに浸したジ讐セフノン集積回路を接続するケーブ
ルによシパルス波形が劣化してしまう、従って室温下の
信号源によって発生されたパルス電流をクロックとし、
これと同期し、かつジ冒セフソン論理回路、記憶回路を
高速に動作させるに適しえ立ち上少時間、立ち下少時間
、パルス幅の狭いパルス電流をジ曹セフソン集積回路に
よ多発生させる必要がある。
第１図はジ冒セフソンデバイスを用い九パルス発生回路
の従来例を説明する為の図である。図において１０，１
１，１２．１３はそれぞれ臨界電流値Ｉ・、２Ｉ＠、Ｉ
＠、ＩＩを有するジｌセフノン接合、１４はインダクタ
ンス値４Ｌを有するインダクタンス、１５はゲート電流
路、１６．１７はゲート電流Ｉ。
の従来例を説明する為の図である。図において１０，１
１，１２．１３はそれぞれ臨界電流値Ｉ・、２Ｉ＠、Ｉ
＠、ＩＩを有するジｌセフノン接合、１４はインダクタ
ンス値４Ｌを有するインダクタンス、１５はゲート電流
路、１６．１７はゲート電流Ｉ。
を２等分する為のインダクタンスで、それぞれイダクタ
ンス１４と磁気結合した入力線で、２ｏは出力線、２１
は抵抗値ＲＬをもつ負荷抵抗体である。本従来例は量子
干渉型論理ゲート回路と単一ジｌセフノン接合を組み合
わせて構成されるパルス発生回路である。このようなパ
ルス発生回路の動作について説明する。
ンス１４と磁気結合した入力線で、２ｏは出力線、２１
は抵抗値ＲＬをもつ負荷抵抗体である。本従来例は量子
干渉型論理ゲート回路と単一ジｌセフノン接合を組み合
わせて構成されるパルス発生回路である。このようなパ
ルス発生回路の動作について説明する。
まず、該ゲート回路には該ゲート回路の臨界電流Ｉｎ（
＝４Ｉ・）以下のゲート電流Ｉｇを流しておき、続いて
入力電流を入力し、該ゲート回路を、電圧状１！ｉＫス
イツチングさせると、ゲート電流ｒｇは前記ジ冒セフソ
ン接合１３を通って出方線に出力電流として流れ出す、
該出力電流が接合１３の臨界電流値を越えると、接合１
３は電圧状態に転移し、出力電流が切れる。この結果、
出方線２１にはパルス電流が流れる事になる。
＝４Ｉ・）以下のゲート電流Ｉｇを流しておき、続いて
入力電流を入力し、該ゲート回路を、電圧状１！ｉＫス
イツチングさせると、ゲート電流ｒｇは前記ジ冒セフソ
ン接合１３を通って出方線に出力電流として流れ出す、
該出力電流が接合１３の臨界電流値を越えると、接合１
３は電圧状態に転移し、出力電流が切れる。この結果、
出方線２１にはパルス電流が流れる事になる。
以上の説明かられかる通シ、該パルス電流の立ち上）時
間、立ち下少時間は、それぞれ、該ゲート回路のスイッ
チング時間、ジｌセフソン接合１３のスイッチング時間
で、またパルス幅はこれら両者の和で与えられる。ジ冒
セフソン接合デバイスは１０ピコ秒台でスイッチングす
る事が知られてお）、上記の動作によって得られるパル
ス電流も１０ピコ秒台の非常に速い立ち上）時間、立ち
下少時間、及び数１０ピコ秒程度のパルス幅をもつ事が
可能である。
間、立ち下少時間は、それぞれ、該ゲート回路のスイッ
チング時間、ジｌセフソン接合１３のスイッチング時間
で、またパルス幅はこれら両者の和で与えられる。ジ冒
セフソン接合デバイスは１０ピコ秒台でスイッチングす
る事が知られてお）、上記の動作によって得られるパル
ス電流も１０ピコ秒台の非常に速い立ち上）時間、立ち
下少時間、及び数１０ピコ秒程度のパルス幅をもつ事が
可能である。
しかしながら、このような量子干渉型論理ゲート回路を
用いたパルス発生回路においては、入力線との磁気的な
結合を図るインダクタンスが大きなチップ面積を要する
上、インダクタンス値の正確な制御が必要である。を九
咳ゲート回路はインダクタンス、およびジ冒セフソン接
合の容量をと−に含む為、高速動作上、減衰させなけれ
ばならない共振現象を有する。さらにこのような回路は
、超電導状態に転移する時、浮遊の磁束をトラップしや
すく、このトラップされ九磁束によシ誤動作を起こす。
用いたパルス発生回路においては、入力線との磁気的な
結合を図るインダクタンスが大きなチップ面積を要する
上、インダクタンス値の正確な制御が必要である。を九
咳ゲート回路はインダクタンス、およびジ冒セフソン接
合の容量をと−に含む為、高速動作上、減衰させなけれ
ばならない共振現象を有する。さらにこのような回路は
、超電導状態に転移する時、浮遊の磁束をトラップしや
すく、このトラップされ九磁束によシ誤動作を起こす。
本発明の目的は従来例の量子干渉型パルス発生回路に劣
らぬ高速動作が可能でかつ、前記欠点を除去せしめたジ
冒セ７ソン効果を用い九電流注入型パルス発生回路を提
供することにある。
らぬ高速動作が可能でかつ、前記欠点を除去せしめたジ
冒セ７ソン効果を用い九電流注入型パルス発生回路を提
供することにある。
本発明によれば、一方の電極が接地された第１のジ璽セ
フソン接合の他方の電極には、第１の抵抗体の一端、第
２の抵抗体の一端、及び第２のジョセフノン接合の一方
の電極が接続され、一方の電極が接地された第３のジｌ
セフノン接合の他方の電極には、前記第１の抵抗体の他
端、第３の抵抗体の一端及び第４のジ曹セ７ソン接合の
一方の電極が接続され、前記第２及び第３の抵抗体の他
端は互いに接続されるとともに、ゲート電流供給線が接
続され、前記第２のジ冒セフソン接合の他方の電極には
、第４の抵抗体とインダクタンスの直列接続体からなる
回路の一端と入力線とが、接続され、該直列接続体から
なる回路の他端は接地され、前記第４のジｌセフソン接
合の他方の電極には出力線が接続され九事を特徴とする
ジ冒セフノン効果を用いた電流注入臘パルス発生回路が
得られる。
フソン接合の他方の電極には、第１の抵抗体の一端、第
２の抵抗体の一端、及び第２のジョセフノン接合の一方
の電極が接続され、一方の電極が接地された第３のジｌ
セフノン接合の他方の電極には、前記第１の抵抗体の他
端、第３の抵抗体の一端及び第４のジ曹セ７ソン接合の
一方の電極が接続され、前記第２及び第３の抵抗体の他
端は互いに接続されるとともに、ゲート電流供給線が接
続され、前記第２のジ冒セフソン接合の他方の電極には
、第４の抵抗体とインダクタンスの直列接続体からなる
回路の一端と入力線とが、接続され、該直列接続体から
なる回路の他端は接地され、前記第４のジｌセフソン接
合の他方の電極には出力線が接続され九事を特徴とする
ジ冒セフノン効果を用いた電流注入臘パルス発生回路が
得られる。
以下、本発明を図面を用いて詳細に説明する。
第２図は本発明の実施例であるジ■七フソン効果を用い
た電流注入聾パルス発生回路を説明する為の回路図であ
る。図において３１，３２，３３．３４紘それぞれ臨界
電流値Ｉｆｉ、 Ｉ、、 Ｉ、、 Ｉ、を有するジ璽セ
７ソン接合、３５，３６，３７，３８はそれぞれ抵抗値
ｒｌｌｅ ｒｌｌｅ ’ｌｌｅ ｒｕの抵抗体、３９拡
インダクタンス値Ｌｏのインダクタンス、４０は入力線
、４１絋ゲート電流供給線、４２は出力線、４３は抵抗
値ＲＬの負荷抵抗体である。
た電流注入聾パルス発生回路を説明する為の回路図であ
る。図において３１，３２，３３．３４紘それぞれ臨界
電流値Ｉｆｉ、 Ｉ、、 Ｉ、、 Ｉ、を有するジ璽セ
７ソン接合、３５，３６，３７，３８はそれぞれ抵抗値
ｒｌｌｅ ｒｌｌｅ ’ｌｌｅ ｒｕの抵抗体、３９拡
インダクタンス値Ｌｏのインダクタンス、４０は入力線
、４１絋ゲート電流供給線、４２は出力線、４３は抵抗
値ＲＬの負荷抵抗体である。
次に本実施例のパルス発生回路の動作について説明する
。
。
本パルス回路では入力電流Ｉｅが注入される前にゲート
電流Ｉ、をゲート電流供給線４１からジ嘗セフソン接合
３１ 、３２に流しこむ。接合３１゜３２．３３は過渡
的には非線形インダクタンスとして働くため、入力電流
Ｉｅが入力線４０より入力されると、咳入力電流Ｉｃは
抵抗体３８、インダクタンス３９よりなる電流路と、接
合３３，３１及び３２よルなる電流路に二分される。こ
こでインダクタンス３９のインダクタンス値Ｌｏｔ−接
合３１．３２．３３の非線形インダクタンスよシ充分大
み接合３１は電圧状態へスイッチングする。その結果接
合３１を流れていたジ璽セフノン電流は抵抗体３５、及
び抵抗体３６．３７を通って接合３２へ注入され、該接
合３２を電圧状態にスイッチングさせる。続いてゲート
電流Ｉｔは接合３３、抵抗体３８及びインダクタンス３
９よシなる電流路と、接合３４、出力線４２及び負荷抵
抗体４３よりなる電流路とに二分されるが、インダクタ
ンス３９のインダクタンス値Ｌｏを充分大きく選べば、
接合３３、抵抗体３８、及びインダクタンス３９よシな
る電流路は過渡的に大きなインピーダンスとなシ、ゲー
ト電流Ｉｇは接合３４を通って出力線４２へ流れる。こ
の結果出力線４２を流れる電流は接合３２のスイッチン
グ時間で立ち上る事になる。一方、出力線４２を流れる
電流が、接合３４の臨界電流値をこえると、該接合３４
が電圧状態へスイッチングして出力電流が切れる。その
結果、出力線４２にはパルス電流が流れることになる。
電流Ｉ、をゲート電流供給線４１からジ嘗セフソン接合
３１ 、３２に流しこむ。接合３１゜３２．３３は過渡
的には非線形インダクタンスとして働くため、入力電流
Ｉｅが入力線４０より入力されると、咳入力電流Ｉｃは
抵抗体３８、インダクタンス３９よりなる電流路と、接
合３３，３１及び３２よルなる電流路に二分される。こ
こでインダクタンス３９のインダクタンス値Ｌｏｔ−接
合３１．３２．３３の非線形インダクタンスよシ充分大
み接合３１は電圧状態へスイッチングする。その結果接
合３１を流れていたジ璽セフノン電流は抵抗体３５、及
び抵抗体３６．３７を通って接合３２へ注入され、該接
合３２を電圧状態にスイッチングさせる。続いてゲート
電流Ｉｔは接合３３、抵抗体３８及びインダクタンス３
９よシなる電流路と、接合３４、出力線４２及び負荷抵
抗体４３よりなる電流路とに二分されるが、インダクタ
ンス３９のインダクタンス値Ｌｏを充分大きく選べば、
接合３３、抵抗体３８、及びインダクタンス３９よシな
る電流路は過渡的に大きなインピーダンスとなシ、ゲー
ト電流Ｉｇは接合３４を通って出力線４２へ流れる。こ
の結果出力線４２を流れる電流は接合３２のスイッチン
グ時間で立ち上る事になる。一方、出力線４２を流れる
電流が、接合３４の臨界電流値をこえると、該接合３４
が電圧状態へスイッチングして出力電流が切れる。その
結果、出力線４２にはパルス電流が流れることになる。
続いてゲート電流Ｉ、紘接合３３、抵抗体３８及びイン
ダクタンス３９を通って接地へ流れζみ、線接合３３を
電圧状態へスイッチングさせる。その結果、ゲート電流
Ｉ、は接合３１．３２ 。
ダクタンス３９を通って接地へ流れζみ、線接合３３を
電圧状態へスイッチングさせる。その結果、ゲート電流
Ｉ、は接合３１．３２ 。
３３．３４の電圧状態における抵抗値に従って分配され
て接地へ流れこみ、入力電流Ｉｓは抵抗体３８とインダ
クタンス３９を通って接地へ流れこみ、入出力電流の分
離が図られる。
て接地へ流れこみ、入力電流Ｉｓは抵抗体３８とインダ
クタンス３９を通って接地へ流れこみ、入出力電流の分
離が図られる。
以上の説明かられかる通シ、該パルス電流の立ち上少時
間、立ち下少時間は、それぞれ、接合３２のスイッチン
グ時間、接合３４のスイッチング時間で、またパルス幅
はこれら両者の和で与えられる。ジ璽セフソン接合は１
０ピコ秒程度でスイッチングする事が知られておシ、上
記の動作によって得られるパルス電流も１０ピコ秒＠度
の非常に速い立ち上部時間、立ち下少時間及び、数１０
ピコ秒程度のパルス幅をもつ事が可能である。
間、立ち下少時間は、それぞれ、接合３２のスイッチン
グ時間、接合３４のスイッチング時間で、またパルス幅
はこれら両者の和で与えられる。ジ璽セフソン接合は１
０ピコ秒程度でスイッチングする事が知られておシ、上
記の動作によって得られるパルス電流も１０ピコ秒＠度
の非常に速い立ち上部時間、立ち下少時間及び、数１０
ピコ秒程度のパルス幅をもつ事が可能である。
諌パルス発生回路が広い動作領域にわたって正しい動作
をする為には例えば下記の設計ルールに従うのがよい。
をする為には例えば下記の設計ルールに従うのがよい。
３−１
ｒｌｌ−ｒ＠＝ ｒ諺 ７ｒ１４−ＴＲＩ。
具体的に回路パラメータを下記のように選んだ時、ｒｕ
＝ ｒｌｌ＝ ｒｔｌ＝ Ｒｒ１４＝査ＲＬ ＝０．５
ΩＩ、４＝ Ｉ、＝４−Ｉ、＝ Ｉｕ＝ ３００μＡＬ
ｏ ＝ ６０ ＰＨ コンピュータシミエレーシ舊ンにより計算される該パル
ス発生回路のパルス幅は２０ピコ秒程度となシ、第２の
実施例よシも速く動作することが可能で、ジ胃セ７ソン
論理回路、記憶回路等を高速に動作させるに十分必要な
程の速い立ち上少時間、′ 立ち下多時間、パルス幅を
もつことがわかる。なお前記の回路パラメータは例えば
、最小線幅５趣のリングラフイー技術による通常のジ目
セ７ソン集積回路製造技術で容易に実現できる。また第
１図従来例の量子干渉型ゲート回路を用いたパルス発生
回路に比べ、ゲート回路と磁気結合する入力線を設ける
必要がなく、集積回路製造工程が減υ、製造が容易とな
る。なお、本実施例では入力線４０、接合３３に抵抗３
８を、抵抗３８には一端が接地されたインダクタンス３
９を接続したが、逆に入力＠４０、接合３３にインダク
タンス３９を、インダクタンス３９には一端が接地され
た抵抗３８を接続してもよい。
＝ ｒｌｌ＝ ｒｔｌ＝ Ｒｒ１４＝査ＲＬ ＝０．５
ΩＩ、４＝ Ｉ、＝４−Ｉ、＝ Ｉｕ＝ ３００μＡＬ
ｏ ＝ ６０ ＰＨ コンピュータシミエレーシ舊ンにより計算される該パル
ス発生回路のパルス幅は２０ピコ秒程度となシ、第２の
実施例よシも速く動作することが可能で、ジ胃セ７ソン
論理回路、記憶回路等を高速に動作させるに十分必要な
程の速い立ち上少時間、′ 立ち下多時間、パルス幅を
もつことがわかる。なお前記の回路パラメータは例えば
、最小線幅５趣のリングラフイー技術による通常のジ目
セ７ソン集積回路製造技術で容易に実現できる。また第
１図従来例の量子干渉型ゲート回路を用いたパルス発生
回路に比べ、ゲート回路と磁気結合する入力線を設ける
必要がなく、集積回路製造工程が減υ、製造が容易とな
る。なお、本実施例では入力線４０、接合３３に抵抗３
８を、抵抗３８には一端が接地されたインダクタンス３
９を接続したが、逆に入力＠４０、接合３３にインダク
タンス３９を、インダクタンス３９には一端が接地され
た抵抗３８を接続してもよい。
第１図はジｌセフソン効果を用いたパルス発生−路の従
来例を説明するための図で、１０，１１゜１２．１３−
・ジｌセ７ソン接合、１４−・・インダクタンス、１５
−・・ゲート電流供給線、１６．１７−・インダクタン
ス、１８．１９−・入力線、２０−・出力線、２１−・
負荷抵抗体を示す。 第２図は本発明のジ冒セフソン効果を用いた電流注入盤
パルス発生回路の実施例を説明するための回路図であり
、 ３１，３２，３３．３４・・・ジョセフノン接合、
３５．３６，３７．３８・−・抵抗体、３９−・インダ
クタンス、４０・・・入力線、４１−・・ゲート電流供
給線、４２−・出力線、４３−・負荷抵抗体を示す。
来例を説明するための図で、１０，１１゜１２．１３−
・ジｌセ７ソン接合、１４−・・インダクタンス、１５
−・・ゲート電流供給線、１６．１７−・インダクタン
ス、１８．１９−・入力線、２０−・出力線、２１−・
負荷抵抗体を示す。 第２図は本発明のジ冒セフソン効果を用いた電流注入盤
パルス発生回路の実施例を説明するための回路図であり
、 ３１，３２，３３．３４・・・ジョセフノン接合、
３５．３６，３７．３８・−・抵抗体、３９−・インダ
クタンス、４０・・・入力線、４１−・・ゲート電流供
給線、４２−・出力線、４３−・負荷抵抗体を示す。
Claims (1)
- 一方の電極が接地され良路１のジ薗セ７ソン接合の他方
ＯＩＥ極には、第１の抵抗体の一端、第２の抵抗体の一
端、及び第２のジ冒セ７ソン接合の一方の電極が接続さ
れ、一方の電極が接地され良路３のジ曹セ７ソン接合の
他方の電極には、前記第１の抵抗体の他端、第３の抵抗
体の一端及び第４のジ冒セフノン接合の一方の電極が接
続され、前記第２及び第３の抵抗体の他端紘、互いＫｍ
絖されるとともに、ゲート電流供給線が接続され、前記
第２のジ■セフノン接合の他方の電極には、第４０抵抗
林とインダクタンスの直列接続体からなる回路の一端と
入力線とが接続され、咳直列接続体からなる回路の他端
は接地し、前記第４のジ冒セフソン綴金の他方の電極に
は出力線が接続された事を特徴とするジ冒セフノン効果
を用いた電流注入型パルス発生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031682A JPS58147228A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
| US06/468,908 US4603263A (en) | 1982-02-26 | 1983-02-23 | Josephson pulse generator of current injection type |
| EP83101807A EP0087764B1 (en) | 1982-02-26 | 1983-02-24 | Josephson pulse generator of current injection type |
| DE8383101807T DE3365058D1 (en) | 1982-02-26 | 1983-02-24 | Josephson pulse generator of current injection type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031682A JPS58147228A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147228A true JPS58147228A (ja) | 1983-09-02 |
| JPH0374052B2 JPH0374052B2 (ja) | 1991-11-25 |
Family
ID=12300385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3031682A Granted JPS58147228A (ja) | 1982-02-26 | 1982-02-26 | ジヨセフソン効果を用いた電流注入型パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147228A (ja) |
-
1982
- 1982-02-26 JP JP3031682A patent/JPS58147228A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0374052B2 (ja) | 1991-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Su et al. | Experimental results and modeling techniques for substrate noise in mixed-signal integrated circuits | |
| US5097149A (en) | Two stage push-pull output buffer circuit with control logic feedback for reducing crossing current, switching noise and the like | |
| Liu et al. | Full custom design of an arbitrary waveform gate driver with 10-GHz waypoint rates for GaN FETs | |
| JPH0560840A (ja) | インサーキツトテスト装置用ピンドライバ | |
| US3510689A (en) | Bistable flip-flop circuit with memory | |
| JPS58147228A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| US4506166A (en) | Pulse generation circuit using at least one Josephson junction device | |
| Gianola | Integrated magnetic circuits for synchronous sequential logic machines | |
| JPH0230209B2 (ja) | ||
| JPH0374051B2 (ja) | ||
| JPH0374053B2 (ja) | ||
| JPS58146125A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| JPH0374050B2 (ja) | ||
| Albuquerque et al. | A comparison by simulation and by measurement of the substrate noise generated by CMOS, CSL, and CBL digital circuits | |
| JP2689878B2 (ja) | ジョセフソンラッチ回路 | |
| JP3459867B2 (ja) | ジョセフソンラッチ回路 | |
| Whiteley et al. | A three-phase single flux quantum shift register with serial biasing | |
| JPS5846726A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 | |
| JP3120710B2 (ja) | 超電導遅延素子 | |
| JPH01296808A (ja) | タイミング信号発生装置 | |
| JPH01296809A (ja) | タイミング信号発生装置 | |
| JPH05167402A (ja) | トグルフリップフロップ回路 | |
| JPH03229514A (ja) | 電流切り替え型差動論理回路 | |
| Camden | HIGH-SPEED" TUNNEL-DIODE LOGIC CIRCUITS | |
| JPH0143394B2 (ja) |