JPH0143394B2 - - Google Patents
Info
- Publication number
- JPH0143394B2 JPH0143394B2 JP60117025A JP11702585A JPH0143394B2 JP H0143394 B2 JPH0143394 B2 JP H0143394B2 JP 60117025 A JP60117025 A JP 60117025A JP 11702585 A JP11702585 A JP 11702585A JP H0143394 B2 JPH0143394 B2 JP H0143394B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- drive circuit
- magnetic
- switching elements
- bubble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
〔概要〕
回転磁界発生用コイル（以下コイルと称する）
を駆動する従来の回転磁界発生回路（以下コイル
駆動回路と称する）は、待機時においても駆動電
圧の略１／２の電圧がコイルに印加されるように
構成されており、バブルチツプ上に形成された磁
性体からなる微小パターンに電解腐食を発生させ
る場合がある。そこでコイルの両端と接地線の間
に抵抗器を接続して待機時における印加電圧を低
下せしめ、コイルに印加された電圧に起因する電
解腐食の低減を図つたものである。
を駆動する従来の回転磁界発生回路（以下コイル
駆動回路と称する）は、待機時においても駆動電
圧の略１／２の電圧がコイルに印加されるように
構成されており、バブルチツプ上に形成された磁
性体からなる微小パターンに電解腐食を発生させ
る場合がある。そこでコイルの両端と接地線の間
に抵抗器を接続して待機時における印加電圧を低
下せしめ、コイルに印加された電圧に起因する電
解腐食の低減を図つたものである。
本発明は磁気バブルデバイスを駆動する磁気バ
ブルメモリ駆動回路に係り、特にコイルを駆動す
るコイル駆動回路の構成に関する。
ブルメモリ駆動回路に係り、特にコイルを駆動す
るコイル駆動回路の構成に関する。
磁気バブルメモリは不揮発性、高記憶密度、低
消費電力、小形軽量等、他のメモリでは得られな
い数多くの特徴を持ち、更に機械的要素を全く含
まない固体素子であることから非常に高い信頼性
を有し、各種電子機器用のメモリとして重要視さ
れている。
消費電力、小形軽量等、他のメモリでは得られな
い数多くの特徴を持ち、更に機械的要素を全く含
まない固体素子であることから非常に高い信頼性
を有し、各種電子機器用のメモリとして重要視さ
れている。
かかる磁気バブルメモリは磁気バブルデバイス
と、それを駆動するための各種駆動回路からな
り、磁気バブルデバイスは第２図の構成図に示す
如く、バブルチツプ１、Ｘ方向のコイル２Ｘ、Ｙ
方向のコイル２Ｙ、バイアス磁界発生用マグネツ
ト３、およびシールドケース４から構成されてい
る。
と、それを駆動するための各種駆動回路からな
り、磁気バブルデバイスは第２図の構成図に示す
如く、バブルチツプ１、Ｘ方向のコイル２Ｘ、Ｙ
方向のコイル２Ｙ、バイアス磁界発生用マグネツ
ト３、およびシールドケース４から構成されてい
る。
コイル２Ｘ、２Ｙに位相を90度ずらして鋸歯状
の電流を流すことによつて回転磁界が発生し、磁
気バブルはバブルチツプ１に形成された磁気バブ
ルの転送ルートに沿つて転送される。しかし磁気
バブルの転送ルートは磁性体からなる微少パター
ンの集合体であり、極く僅かであつても欠陥が発
生すると磁気バブルの転送が不可能になる場合が
ある。
の電流を流すことによつて回転磁界が発生し、磁
気バブルはバブルチツプ１に形成された磁気バブ
ルの転送ルートに沿つて転送される。しかし磁気
バブルの転送ルートは磁性体からなる微少パター
ンの集合体であり、極く僅かであつても欠陥が発
生すると磁気バブルの転送が不可能になる場合が
ある。
そこで磁気バブルデバイスの構成に際してかか
る欠陥の無いバブルチツプを選択し用いると共
に、それ以降も腐食等によつてかかる欠陥が発生
しないように留意する必要がある。
る欠陥の無いバブルチツプを選択し用いると共
に、それ以降も腐食等によつてかかる欠陥が発生
しないように留意する必要がある。
第５図は従来の磁気バブルメモリ駆動回路を示
す図で、第５図ａはコイル駆動回路を示すブロツ
ク図、第５図ｂは出力部を示す回路図、第５図ｃ
はタイミングチヤートである。
す図で、第５図ａはコイル駆動回路を示すブロツ
ク図、第５図ｂは出力部を示す回路図、第５図ｃ
はタイミングチヤートである。
コイル駆動回路は第５図ａに示す如く発振器
５、タイミング発生部６、制御部７、および出力
部８から構成されており、出力部８はスイツチン
グ素子Ｓ１，Ｓ２，Ｓ３，Ｓ４を具えている。な
お図示の制御部７および出力部８はＸ方向のコイ
ル２Ｘ、Ｙ方向のコイル２Ｙのいずれか一方のコ
イルの駆動するための回路であり、図示していな
いがコイル駆動回路には他の一方のコイルを駆動
するための制御部および出力部が併設されてい
る。発振器５は基準となるパルス信号を発生して
タイミング発生部６に入力しており、タイミング
発生部６はスイツチング素子Ｓ１，Ｓ２，Ｓ３，
Ｓ４を開閉する信号Ｔ１およびＴ２を制御部７に
入力する。
５、タイミング発生部６、制御部７、および出力
部８から構成されており、出力部８はスイツチン
グ素子Ｓ１，Ｓ２，Ｓ３，Ｓ４を具えている。な
お図示の制御部７および出力部８はＸ方向のコイ
ル２Ｘ、Ｙ方向のコイル２Ｙのいずれか一方のコ
イルの駆動するための回路であり、図示していな
いがコイル駆動回路には他の一方のコイルを駆動
するための制御部および出力部が併設されてい
る。発振器５は基準となるパルス信号を発生して
タイミング発生部６に入力しており、タイミング
発生部６はスイツチング素子Ｓ１，Ｓ２，Ｓ３，
Ｓ４を開閉する信号Ｔ１およびＴ２を制御部７に
入力する。
第５図ｂの回路図に示す如くコイルＬは４個の
スイツチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４からな
る出力部８の出力端子９１に接続されており、例
えば信号Ｔ１の立ち上がり、立ち下がりでスイツ
チング素子Ｓ１，Ｓ２の開閉を、また信号Ｔ２の
立ち上がり、立ち下がりでスイツチング素子Ｓ
３，Ｓ４の開閉を行つている。
スイツチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４からな
る出力部８の出力端子９１に接続されており、例
えば信号Ｔ１の立ち上がり、立ち下がりでスイツ
チング素子Ｓ１，Ｓ２の開閉を、また信号Ｔ２の
立ち上がり、立ち下がりでスイツチング素子Ｓ
３，Ｓ４の開閉を行つている。
第５図ｃに示す信号Ｔ１によつて、スイツチ
ング素子Ｓ１，Ｓ２を閉じるとコイルＬに駆動電
圧Vccが印加され、スイツチング素子Ｓ１，Ｓ２
を開くと駆動電圧Vccは遮断される。第５図ｃ
に示す電流ILの前半はこの開閉によつてコイル
Ｌに流れる電流で、時間の経過と共に徐々に増大
し時間の経過と共に徐々に減衰する鋸歯状の電流
である。
ング素子Ｓ１，Ｓ２を閉じるとコイルＬに駆動電
圧Vccが印加され、スイツチング素子Ｓ１，Ｓ２
を開くと駆動電圧Vccは遮断される。第５図ｃ
に示す電流ILの前半はこの開閉によつてコイル
Ｌに流れる電流で、時間の経過と共に徐々に増大
し時間の経過と共に徐々に減衰する鋸歯状の電流
である。
また第５図ｃに示す信号Ｔ２によつてスイツ
チング素子Ｓ３，Ｓ４を閉じるとコイルＬに駆動
電圧Vccが印加され、スイツチング素子Ｓ３，Ｓ
４を開くと駆動電圧Vccは遮断される。第５図ｃ
に示す電流ILの後半はこの開閉によつてコイ
ルＬに流れる電流で前半とは異なり逆方向に流れ
る電流である。
チング素子Ｓ３，Ｓ４を閉じるとコイルＬに駆動
電圧Vccが印加され、スイツチング素子Ｓ３，Ｓ
４を開くと駆動電圧Vccは遮断される。第５図ｃ
に示す電流ILの後半はこの開閉によつてコイ
ルＬに流れる電流で前半とは異なり逆方向に流れ
る電流である。
Ｘ方向のコイル、Ｙ方向のコイルのそれぞれに
位相を90度ずらした上記の電流を繰り返し流すこ
とによつて、磁界は360度回転し磁気バブルを自
由に移動させることができる。
位相を90度ずらした上記の電流を繰り返し流すこ
とによつて、磁界は360度回転し磁気バブルを自
由に移動させることができる。
しかし第５図ｂの回路図においてスイツチング
素子Ｓ１，Ｓ２，Ｓ３，Ｓ４として半導体集積回
路が用いられており、スイツチング素子Ｓ１，Ｓ
２，Ｓ３，Ｓ４を開放状態にしてもそれぞれのス
イツチング素子に僅かではあるが電流が流れる。
即ちコイルＬと４個の高抵抗とをＨ形に接続して
なる回路と等価である。したがつてスイツチング
素子Ｓ１，Ｓ２，Ｓ３，Ｓ４を開放状態にして
も、即ち待機状態であつてもコイルＬには常に駆
動電圧Vccの略１／２の電圧が印加されており、
磁気バブルの転送ルートを形成する微少パターン
に微小電流が流れて電解腐食が発生し、その転送
ルートが使用不能になるという問題があつた。
素子Ｓ１，Ｓ２，Ｓ３，Ｓ４として半導体集積回
路が用いられており、スイツチング素子Ｓ１，Ｓ
２，Ｓ３，Ｓ４を開放状態にしてもそれぞれのス
イツチング素子に僅かではあるが電流が流れる。
即ちコイルＬと４個の高抵抗とをＨ形に接続して
なる回路と等価である。したがつてスイツチング
素子Ｓ１，Ｓ２，Ｓ３，Ｓ４を開放状態にして
も、即ち待機状態であつてもコイルＬには常に駆
動電圧Vccの略１／２の電圧が印加されており、
磁気バブルの転送ルートを形成する微少パターン
に微小電流が流れて電解腐食が発生し、その転送
ルートが使用不能になるという問題があつた。
第１図は本発明の一実施例を示す回路図であり
従来と相違している出力部のみを図示している。
従来と相違している出力部のみを図示している。
上記問題点は第１図に示すコイルＬを駆動する
コイル駆動回路の出力端子９１と接地線GNDと
の間に、抵抗器９２および９３を接続してなる本
発明の磁気バブルメモリ駆動回路によつて解決さ
れる。
コイル駆動回路の出力端子９１と接地線GNDと
の間に、抵抗器９２および９３を接続してなる本
発明の磁気バブルメモリ駆動回路によつて解決さ
れる。
第１図においてコイル駆動回路の出力端子９１
と接地線GNDとの間に抵抗器９２および９３を
接続することによつて、待機時におけるコイルＬ
と接地線間の電位を駆動電圧Vccの略１／２より
も低下させることができる。即ち開放状態にした
ときのスイツチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４
の抵抗値はメガオーム（ＭΩ）級であり、コイル
Ｌと接地線との間に数キロオーム（ＫΩ）乃至数
十キロオーム（ＫΩ）の抵抗器を接続することに
よつて、コイルＬと接地線との間の電圧は零ボル
ト近くまで低下する。したがつてこれに起因して
発生するバブルチツプ上に形成された微少パター
ンの電解腐食を皆無にすることができる。
と接地線GNDとの間に抵抗器９２および９３を
接続することによつて、待機時におけるコイルＬ
と接地線間の電位を駆動電圧Vccの略１／２より
も低下させることができる。即ち開放状態にした
ときのスイツチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４
の抵抗値はメガオーム（ＭΩ）級であり、コイル
Ｌと接地線との間に数キロオーム（ＫΩ）乃至数
十キロオーム（ＫΩ）の抵抗器を接続することに
よつて、コイルＬと接地線との間の電圧は零ボル
ト近くまで低下する。したがつてこれに起因して
発生するバブルチツプ上に形成された微少パター
ンの電解腐食を皆無にすることができる。
前述の如くコイル駆動回路は一般に出力端子９
１の間にコイルＬのみが接続されており、出力端
子９１と接地線GNDとの間に抵抗器９２および
９３を接続することによつて、待機時におけるコ
イルＬと接地線間の電位を零ボルト近くまで低下
させることができる。しかし過渡特性を改善する
ことを目的としてコイルＬと並列にダンピング抵
抗９４を接続する場合も多い。
１の間にコイルＬのみが接続されており、出力端
子９１と接地線GNDとの間に抵抗器９２および
９３を接続することによつて、待機時におけるコ
イルＬと接地線間の電位を零ボルト近くまで低下
させることができる。しかし過渡特性を改善する
ことを目的としてコイルＬと並列にダンピング抵
抗９４を接続する場合も多い。
第３図は本発明の他の実施例であり、第４図は
本発明の変形例である。
本発明の変形例である。
第３図においてコイルＬと並列に接続されたダ
ンピング抵抗９４の抵抗値は数百オーム（Ω）程
度であり、コイルＬと接地線との間に数ＫΩ乃至
数十ＫΩの抵抗器を接続しても動作特性に影響を
及ぼすことなく、待機時におけるコイルＬと接地
線間の電位を零ボルト近くまで低下させることが
できる。
ンピング抵抗９４の抵抗値は数百オーム（Ω）程
度であり、コイルＬと接地線との間に数ＫΩ乃至
数十ＫΩの抵抗器を接続しても動作特性に影響を
及ぼすことなく、待機時におけるコイルＬと接地
線間の電位を零ボルト近くまで低下させることが
できる。
また第４図に示す如くダンピング抵抗９４の中
央部と接地線との間に数ＫΩ乃至数十ＫΩの抵抗
器９５を接続することによつて、動作特性に影響
を及ぼすことなく待機時におけるコイルＬと接地
線間の電位を零ボルト近くまで低下させることが
できる。
央部と接地線との間に数ＫΩ乃至数十ＫΩの抵抗
器９５を接続することによつて、動作特性に影響
を及ぼすことなく待機時におけるコイルＬと接地
線間の電位を零ボルト近くまで低下させることが
できる。
このように待機時におけるコイルＬと接地線間
の電位を零ボルト近くまで低下させることによつ
て、これに起因して発生するバブルチツプ上に形
成された微少パターンの電解腐食を皆無にするこ
とができる。
の電位を零ボルト近くまで低下させることによつ
て、これに起因して発生するバブルチツプ上に形
成された微少パターンの電解腐食を皆無にするこ
とができる。
〔発明の効果〕
上述の如く本発明によればバブルチツプ上に形
成された磁性体からなる微少パターンに、電解腐
食に起因する欠陥を発生させることのない磁気バ
ブルメモリ駆動回路を提供することができる。
成された磁性体からなる微少パターンに、電解腐
食に起因する欠陥を発生させることのない磁気バ
ブルメモリ駆動回路を提供することができる。
第１図は本発明の一実施例を示す回路図、第２
図は磁気バブルデバイスの構成図、第３図は本発
明の他の実施例、第４図は本発明の変形例、第５
図は従来の磁気バブルメモリ駆動回路を示す図
で、第５図ａはコイル駆動回路を示すブロツク
図、第５図ｂは出力部を示す回路図、第５図ｃは
タイミングチヤート、である。 図において、Ｓ１，Ｓ２，Ｓ３，Ｓ４はスイツ
チング素子、Ｌはコイル、GNDは接地線、９１
は出力端子、９２，９３，９４，９５は抵抗器、
をそれぞれ表す。
図は磁気バブルデバイスの構成図、第３図は本発
明の他の実施例、第４図は本発明の変形例、第５
図は従来の磁気バブルメモリ駆動回路を示す図
で、第５図ａはコイル駆動回路を示すブロツク
図、第５図ｂは出力部を示す回路図、第５図ｃは
タイミングチヤート、である。 図において、Ｓ１，Ｓ２，Ｓ３，Ｓ４はスイツ
チング素子、Ｌはコイル、GNDは接地線、９１
は出力端子、９２，９３，９４，９５は抵抗器、
をそれぞれ表す。
Claims (1)
- １ 回転磁界発生用コイルＬを駆動する回転磁界
発生回路の出力端子９１と接地線GNDとの間に、
抵抗器９２および９３を接続してなることを特徴
とする磁気バブルメモリ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117025A JPS61276196A (ja) | 1985-05-30 | 1985-05-30 | 磁気バブルメモリ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117025A JPS61276196A (ja) | 1985-05-30 | 1985-05-30 | 磁気バブルメモリ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61276196A JPS61276196A (ja) | 1986-12-06 |
| JPH0143394B2 true JPH0143394B2 (ja) | 1989-09-20 |
Family
ID=14701579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60117025A Granted JPS61276196A (ja) | 1985-05-30 | 1985-05-30 | 磁気バブルメモリ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276196A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2595532B2 (ja) * | 1987-04-27 | 1997-04-02 | ミノルタ株式会社 | 感光体 |
-
1985
- 1985-05-30 JP JP60117025A patent/JPS61276196A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61276196A (ja) | 1986-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4833214B2 (ja) | 差異感知技術による低電圧プログラマブルｅＦＵＳＥ | |
| JPH021145A (ja) | ヒューズ状態検出回路 | |
| JPH0748522B2 (ja) | プログラム式集積回路 | |
| KR20200083204A (ko) | 자기 터널 접합 소자 및 자기저항 메모리 장치 | |
| US8054706B2 (en) | Sensor protection using a non-volatile memory cell | |
| JPH0143394B2 (ja) | ||
| US4633439A (en) | Superconducting read-only memories or programable logic arrays having the same | |
| KR20110002000A (ko) | 논리 회로 | |
| JPS6119228A (ja) | プログラマブル極性回路 | |
| US7092285B1 (en) | State save-on-power-down using GMR non-volatile elements | |
| US7372723B1 (en) | State save-on-power-down using GMR non-volatile elements | |
| US3838406A (en) | Magneto-resistive magnetic domain detector | |
| JPS5810798B2 (ja) | 磁気ドメイン装置 | |
| WO2001073949A1 (en) | Electrical id circuit and method | |
| KR100190359B1 (ko) | 집적회로장치 | |
| JP3076267B2 (ja) | 半導体集積回路 | |
| JPH0451562A (ja) | 半導体装置 | |
| JPH09506481A (ja) | ユニバーサル接続マトリクスアレイ | |
| JP3179135B2 (ja) | 電力ラインの点検方法 | |
| JPH0374052B2 (ja) | ||
| JPH0492296A (ja) | ヒューズ回路 | |
| JPS5880183A (ja) | 磁気バブルメモリデバイス | |
| JPS59151308A (ja) | コイルの駆動装置 | |
| JPS60101792A (ja) | 磁気バブルメモリ素子 | |
| JPH03229514A (ja) | 電流切り替え型差動論理回路 |