JPS59151308A - コイルの駆動装置 - Google Patents
コイルの駆動装置Info
- Publication number
- JPS59151308A JPS59151308A JP2553483A JP2553483A JPS59151308A JP S59151308 A JPS59151308 A JP S59151308A JP 2553483 A JP2553483 A JP 2553483A JP 2553483 A JP2553483 A JP 2553483A JP S59151308 A JPS59151308 A JP S59151308A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switched
- circuit
- bias current
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
Landscapes
- Digital Magnetic Recording (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はキャッジ−カード等−気力づ読み書き装置の書
き込みヘッドに電流を供給する駆動袋２ページ 置に関するものである。
き込みヘッドに電流を供給する駆動袋２ページ 置に関するものである。
従来例の構成とその問題点
一般に磁気カード読み書き装置は、磁気カードの磁気記
録帯に情報を記録するために設けられた書き込み磁気ヘ
ッドに、双方向の記録電流を供給する方法としてトラン
ジスタ・ブリッヂ回路が用いられる。このトランジスタ
・ブリッヂ回路のトランジスタ群を、シーケンシャルに
スイッチ動作させるために、前記トランジスタ群にバイ
アス電流を供給するドライブ回路が必要となる。従来は
前記ドライブ回路に、相補型ＭＯ８−ＦＥＴ回路や、オ
ープンコレクタ型ＴＴＬ回路を用いたが、書き込み磁気
ヘッドの駆動回路が複雑で構成部品点数も多く高価格と
なる欠点があった。
録帯に情報を記録するために設けられた書き込み磁気ヘ
ッドに、双方向の記録電流を供給する方法としてトラン
ジスタ・ブリッヂ回路が用いられる。このトランジスタ
・ブリッヂ回路のトランジスタ群を、シーケンシャルに
スイッチ動作させるために、前記トランジスタ群にバイ
アス電流を供給するドライブ回路が必要となる。従来は
前記ドライブ回路に、相補型ＭＯ８−ＦＥＴ回路や、オ
ープンコレクタ型ＴＴＬ回路を用いたが、書き込み磁気
ヘッドの駆動回路が複雑で構成部品点数も多く高価格と
なる欠点があった。
発明の目的
本発明は上記の欠点を解消するものであり、装置の簡略
化をはかることを目的とするものである。
化をはかることを目的とするものである。
発明の構成
前記目的を達成するため本発明は、ＰＮＰ型。
ＮＰＮ型の相補型トランジスタ群によるトラ／ジスタ・
ブリッヂ回路を基本構成と１〜、ｒＪ：１記侑補型トラ
ンンスタ群のうちＰＮＰ型］・ランジスタのバイアス電
流を、相対する相補型トランジスタのＮＰＮ型トランジ
スタのコレクタから供給するように構成して、相対する
相補型トランジスタのＰＮＰ型）・ランジスタのコレク
タ間に書き込ミ磁気ヘッドを接続した構成とすることに
よって、前記トランジスタ・ブリッヂ回路にバイアス電
流を供給する回路を犬［１１に簡略化することか「可能
となり、かつインダクティブな書き込み磁気ヘッドの電
流スイッチング動作に共なう誘導性起電圧により、ＰＩ
ＪＰ型トランジスタのスイッチフグ速度の向上が可能と
なる。さらに、相補型トランジスタのコレクタ間に抵抗
を直列接続Ｉ〜だ構成にすることにより、件き込み磁気
ヘッドに流ｆする電流を任意に設定することが可能とな
り、かつ、相補型トランジスタへの直流電源からの過大
な電流々入が防止され、相補型トランジスタの保護も「
ｉｌ’能となるものである。
ブリッヂ回路を基本構成と１〜、ｒＪ：１記侑補型トラ
ンンスタ群のうちＰＮＰ型］・ランジスタのバイアス電
流を、相対する相補型トランジスタのＮＰＮ型トランジ
スタのコレクタから供給するように構成して、相対する
相補型トランジスタのＰＮＰ型）・ランジスタのコレク
タ間に書き込ミ磁気ヘッドを接続した構成とすることに
よって、前記トランジスタ・ブリッヂ回路にバイアス電
流を供給する回路を犬［１１に簡略化することか「可能
となり、かつインダクティブな書き込み磁気ヘッドの電
流スイッチング動作に共なう誘導性起電圧により、ＰＩ
ＪＰ型トランジスタのスイッチフグ速度の向上が可能と
なる。さらに、相補型トランジスタのコレクタ間に抵抗
を直列接続Ｉ〜だ構成にすることにより、件き込み磁気
ヘッドに流ｆする電流を任意に設定することが可能とな
り、かつ、相補型トランジスタへの直流電源からの過大
な電流々入が防止され、相補型トランジスタの保護も「
ｉｌ’能となるものである。
実施例の説明
以↑゛、不発明の一実施例を図面を診Ｉ＋＜（ｊ〜なが
ら説明する。
ら説明する。
図は本発明の−・実施例における磁気カート゛書き込み
−＼ノド駆動装置の回路図である。
−＼ノド駆動装置の回路図である。
同図に示すように、トランジスタＱ１ とトランジス
タＱ 、トランジスタＱ２とトランジスタＱ３は各々相
補型ｌ・ランンスタで、抵抗Ｒ１がトランジスタＱ１ト
トランンスタＱ４のコレクタ１４ｆｉに直列接続さＪＬ
１抵抗Ｒ２がトランジスタＱ２とトランジスタＱ３のコ
レクタ間に歯列接続されている。
タＱ 、トランジスタＱ２とトランジスタＱ３は各々相
補型ｌ・ランンスタで、抵抗Ｒ１がトランジスタＱ１ト
トランンスタＱ４のコレクタ１４ｆｉに直列接続さＪＬ
１抵抗Ｒ２がトランジスタＱ２とトランジスタＱ３のコ
レクタ間に歯列接続されている。
１だ、トランジスタＱ１ とトランジスタＱ２のエミ
ッタが直流電源Ｅのマイナス側に接続され、トランジス
タＱ３とトランジスタＱ４のエミッタが直流電源Ｅのプ
ラス側に接続されている。傅き込み磁気ヘノｈ’ＨＯＮ
７Ｊ１、トランジスタＱ３とトランジスタＱ４のコレク
タ間に直列接続され、トランジスタ群のスイッチ動作に
共ない書き込みヘッドＨＤに双方向の電流が流れる。
ッタが直流電源Ｅのマイナス側に接続され、トランジス
タＱ３とトランジスタＱ４のエミッタが直流電源Ｅのプ
ラス側に接続されている。傅き込み磁気ヘノｈ’ＨＯＮ
７Ｊ１、トランジスタＱ３とトランジスタＱ４のコレク
タ間に直列接続され、トランジスタ群のスイッチ動作に
共ない書き込みヘッドＨＤに双方向の電流が流れる。
一方、トランジスタＱ３のベースとトランジスタＱ４
のコレクタ間には、バイアス電流供給回路５ぺ ＲＥ２が直列接続され、トランジスタＱ４のベースとト
ランジスタＱ２のコレクタ間にもバイアス電流供給回路
ＲＢ１が直列接続されている。ここで１（Ｂ１．ＲＢ２
はそれぞれ抵抗もしくは抵抗とコンデンサの並列回路で
ある。さらにｌ・ランジスタＱ とトランジスタＱ２の
ベースには、各々バイアスミ流を供給するドライブ回路
ＤＣ１，ＤＣ２が接続され、トランジスタＱ１とトラン
ジスタＱ２は、外部回路（図示せず）からの信号Ｓ１，
８２によってスイッチ動作を行なう。
のコレクタ間には、バイアス電流供給回路５ぺ ＲＥ２が直列接続され、トランジスタＱ４のベースとト
ランジスタＱ２のコレクタ間にもバイアス電流供給回路
ＲＢ１が直列接続されている。ここで１（Ｂ１．ＲＢ２
はそれぞれ抵抗もしくは抵抗とコンデンサの並列回路で
ある。さらにｌ・ランジスタＱ とトランジスタＱ２の
ベースには、各々バイアスミ流を供給するドライブ回路
ＤＣ１，ＤＣ２が接続され、トランジスタＱ１とトラン
ジスタＱ２は、外部回路（図示せず）からの信号Ｓ１，
８２によってスイッチ動作を行なう。
なお、トランジスタＱ１．Ｑ２．Ｑ３及びＱ４のコレク
タとエミッタ間には、各々ダイオードＤ１゜Ｄ２．Ｄ３
及びＤ４が並列に接続されており、トランジスタの保護
を行なう。
タとエミッタ間には、各々ダイオードＤ１゜Ｄ２．Ｄ３
及びＤ４が並列に接続されており、トランジスタの保護
を行なう。
以丁、上記装置の動作の説明を行なう。まず信号Ｓ に
よってトランジスタＱ１がスイッチ”ＯＮ″′状飲、信
号Ｓ２によってトランジスタＱ２がスイッチ”ＯＦＦ
” 状態とすれば、トランジスタＱ３にはバイアス電
流供給回路ＲＢ２からバイアス電流が供給され、トラン
ジスタＱ３はスイッチ″○Ｎ ”６ベ 状態となる。
よってトランジスタＱ１がスイッチ”ＯＮ″′状飲、信
号Ｓ２によってトランジスタＱ２がスイッチ”ＯＦＦ
” 状態とすれば、トランジスタＱ３にはバイアス電
流供給回路ＲＢ２からバイアス電流が供給され、トラン
ジスタＱ３はスイッチ″○Ｎ ”６ベ 状態となる。
一方、トランジスタＱ２はスイッチ゛’ＯＦＦ”、トラ
ンジスタＱ３はスイッチ″○Ｎ ”状態であるから、ト
ランジスタＱ４にはバイアス電流が流れずトランジスタ
Ｑ４はスイッチ゛○Ｆ Ｆ ”の状態である。したがっ
て、書き込みヘノｌ−’ ＨＤの電流は、直流電源Ｅか
らトランジスタＱ３、書き込みヘッドＨＤ、抵抗”１
＋ ｈランジスタＱ１ の順に通り直流電源Ｅに流れ
込む。
ンジスタＱ３はスイッチ″○Ｎ ”状態であるから、ト
ランジスタＱ４にはバイアス電流が流れずトランジスタ
Ｑ４はスイッチ゛○Ｆ Ｆ ”の状態である。したがっ
て、書き込みヘノｌ−’ ＨＤの電流は、直流電源Ｅか
らトランジスタＱ３、書き込みヘッドＨＤ、抵抗”１
＋ ｈランジスタＱ１ の順に通り直流電源Ｅに流れ
込む。
上記のように書き込みヘッドＨＤは、第二図でいえば左
方向の電流が流れることになる。次に、信号Ｓ１ と
信号Ｓ２の状態が変化して、トランジスタＱ１がスイッ
チ“′○ＦＦ”、）ランジスタＱ２がスイッチ゛’ Ｏ
Ｎ ”状態に反転したとすれば、トランジスタＱ４はバ
イアス電流供給回路ＲＢ１によってバイアスされ、トラ
ンジスタＱ４はスイッチ” ＯＮ ”状態となり、トラ
ンジスタＱ１ がスイッチ゛’ ＯＦ Ｆ ”、トラン
ジスタＱ４がスイッチ゛′ＯＮ”となることによって、
トランジスタＱ３はバイアスされなくなり、トランジス
タＱ３ハスイッチ°’ＯＦＦ’″となる。したがって、
電流が直流電源ＥからトランジスタＱ４．書き込みヘッ
ドＨＤ、抵抗Ｒ２，トランジスタＱ２．直流電源Ｅの順
で流れることになり、書き込みＨＤに図でいえば右方向
の電流が流れる。この場合、バイアス供給回路ＲＢ２の
回路構成、つまり抵抗とコンデンサの並列回路とするこ
とによっては、トランジスタＱ３のベースに逆方向バイ
アスを印加するこ一１ｉＥテ＠、）ランジスタＱ３がス
イッチ” ＯＦ Ｆ″′に変化する時間を短縮すること
が可能である。同様にバイアス供給回路ＲＢ１の回路構
成、つまり抵抗とコンデンサの並列回路とすることによ
ってトランジスタＱ４がスイッチ”ＯＦＦ″′に変化す
る時間を短縮できる。又、信号Ｓ１ 、Ｓ２によってト
ランジスタＱ１とトランジスタＱ２をスイッチ” ＯＦ
Ｆ ”状態にすれば、トランジスタＱ３とトランジス
タＱ４もスイッチ” ＯＦ Ｆ″′となり、書き込みヘ
ッドＨＤには電流が流れなくなる。
方向の電流が流れることになる。次に、信号Ｓ１ と
信号Ｓ２の状態が変化して、トランジスタＱ１がスイッ
チ“′○ＦＦ”、）ランジスタＱ２がスイッチ゛’ Ｏ
Ｎ ”状態に反転したとすれば、トランジスタＱ４はバ
イアス電流供給回路ＲＢ１によってバイアスされ、トラ
ンジスタＱ４はスイッチ” ＯＮ ”状態となり、トラ
ンジスタＱ１ がスイッチ゛’ ＯＦ Ｆ ”、トラン
ジスタＱ４がスイッチ゛′ＯＮ”となることによって、
トランジスタＱ３はバイアスされなくなり、トランジス
タＱ３ハスイッチ°’ＯＦＦ’″となる。したがって、
電流が直流電源ＥからトランジスタＱ４．書き込みヘッ
ドＨＤ、抵抗Ｒ２，トランジスタＱ２．直流電源Ｅの順
で流れることになり、書き込みＨＤに図でいえば右方向
の電流が流れる。この場合、バイアス供給回路ＲＢ２の
回路構成、つまり抵抗とコンデンサの並列回路とするこ
とによっては、トランジスタＱ３のベースに逆方向バイ
アスを印加するこ一１ｉＥテ＠、）ランジスタＱ３がス
イッチ” ＯＦ Ｆ″′に変化する時間を短縮すること
が可能である。同様にバイアス供給回路ＲＢ１の回路構
成、つまり抵抗とコンデンサの並列回路とすることによ
ってトランジスタＱ４がスイッチ”ＯＦＦ″′に変化す
る時間を短縮できる。又、信号Ｓ１ 、Ｓ２によってト
ランジスタＱ１とトランジスタＱ２をスイッチ” ＯＦ
Ｆ ”状態にすれば、トランジスタＱ３とトランジス
タＱ４もスイッチ” ＯＦ Ｆ″′となり、書き込みヘ
ッドＨＤには電流が流れなくなる。
以上のように、信号Ｓ１ 、Ｓ２でトランジスタＱ１
、Ｑ２のスイッチ状態を変えることにより、書き込み磁
気ヘッドＨＤに双方向の電流を流したり、電流をしゃ断
したりすることができる。
、Ｑ２のスイッチ状態を変えることにより、書き込み磁
気ヘッドＨＤに双方向の電流を流したり、電流をしゃ断
したりすることができる。
発明の効果
以上のように本発明は、ＰＮＰ型トランジスタのバイア
ス電流を、相対する相補型トランジスタのうちＮＰＮ型
トランジスタのコレクタから供給するよう構成したこと
により、トランジスタ・ブリッヂ回路をドライブする回
路を大巾に簡略化することかり能となり、さらに、相補
型トランジスタのコレクタ間に抵抗を直列に接続するこ
とにより、書き込みヘッド電流を任意に設定できるとと
もに、相補型トランジスタへの過大電流の流入を防止し
トランジスタの保護も可能にしている等、その効果は大
なるものである。
ス電流を、相対する相補型トランジスタのうちＮＰＮ型
トランジスタのコレクタから供給するよう構成したこと
により、トランジスタ・ブリッヂ回路をドライブする回
路を大巾に簡略化することかり能となり、さらに、相補
型トランジスタのコレクタ間に抵抗を直列に接続するこ
とにより、書き込みヘッド電流を任意に設定できるとと
もに、相補型トランジスタへの過大電流の流入を防止し
トランジスタの保護も可能にしている等、その効果は大
なるものである。
図は本発明の一実施例における磁気カード書き込みヘッ
ドの駆動装置の回路図である。 Ｑ 、Ｑ２・・・・・・ＮＰＮ型トランジスタ、Ｑ３゜
Ｑ４・・・・・・ＰＮＰ型トランジスタ、ＨＤ・・・・
・・書き込み磁気ヘッド、ＲＢｌ 、ＲＢ２・・・・・
・バイアス電流９ぺご 供給回路、ａ、、Ｉ’ｔ２・・・・・・抵抗。
ドの駆動装置の回路図である。 Ｑ 、Ｑ２・・・・・・ＮＰＮ型トランジスタ、Ｑ３゜
Ｑ４・・・・・・ＰＮＰ型トランジスタ、ＨＤ・・・・
・・書き込み磁気ヘッド、ＲＢｌ 、ＲＢ２・・・・・
・バイアス電流９ぺご 供給回路、ａ、、Ｉ’ｔ２・・・・・・抵抗。
Claims (2)
- （１）相補型トランジスタ素子を直列接続したスイッチ
素子群を直流電源に並列接続し、前記相補型トランジス
タ素子群の相対するコレクタ間に二端子の薔き込み磁気
ヘッドを接続し、前記相補型トランジスタ素子群の一方
のトランジスタ素子のバイアス電流を相対する相補型ト
ランジスタ素子群から供給することを特徴とする磁気カ
ード書き込みヘッドの駆動装置。 - （２）ａｍ型トランジスタ素子はコレクタ間に抵抗素子
を直列に接続していることを特徴とする特許請求の範囲
第１項記載の磁気カード書き込みヘッドの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2553483A JPS59151308A (ja) | 1983-02-17 | 1983-02-17 | コイルの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2553483A JPS59151308A (ja) | 1983-02-17 | 1983-02-17 | コイルの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59151308A true JPS59151308A (ja) | 1984-08-29 |
| JPH0414405B2 JPH0414405B2 (ja) | 1992-03-12 |
Family
ID=12168680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2553483A Granted JPS59151308A (ja) | 1983-02-17 | 1983-02-17 | コイルの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59151308A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61250802A (ja) * | 1985-04-30 | 1986-11-07 | Fujitsu Ltd | 磁気ヘツド駆動回路 |
| JPS63140405A (ja) * | 1986-12-03 | 1988-06-13 | Sony Corp | 記録ヘツド駆動回路 |
-
1983
- 1983-02-17 JP JP2553483A patent/JPS59151308A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61250802A (ja) * | 1985-04-30 | 1986-11-07 | Fujitsu Ltd | 磁気ヘツド駆動回路 |
| JPS63140405A (ja) * | 1986-12-03 | 1988-06-13 | Sony Corp | 記録ヘツド駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0414405B2 (ja) | 1992-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960014972A (ko) | 기록 드라이버 회로 | |
| JPS631676B2 (ja) | ||
| EP0023792B1 (en) | Semiconductor memory device including integrated injection logic memory cells | |
| US4066915A (en) | Memory circuit | |
| JPS59151308A (ja) | コイルの駆動装置 | |
| JPH05268769A (ja) | Ｈ−ブリッジ復帰再循環回路 | |
| JPH0554072B2 (ja) | ||
| SU1247945A1 (ru) | Формирователь уровней напр жени дл записи-считывани информации | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JPH0434849B2 (ja) | ||
| JPH03185605A (ja) | 記録電流駆動回路のヘッド端子電位制御方法およびその回路 | |
| JPS61217906A (ja) | 磁気記憶装置の書込回路 | |
| JPS622394B2 (ja) | ||
| JPS58147889A (ja) | 半導体装置 | |
| JPS631212A (ja) | Ｅｃｌ回路 | |
| JPH01162290A (ja) | 磁気バブルメモリ装置 | |
| JPS6129067B2 (ja) | ||
| JPS61250802A (ja) | 磁気ヘツド駆動回路 | |
| JPS59141205A (ja) | ソレノイドの駆動回路 | |
| JPS61258307A (ja) | 磁気記録回路 | |
| JPS61158010A (ja) | 磁気ヘツド回路 | |
| JPS58115681A (ja) | 半導体メモリのビツト線駆動回路 | |
| JPH01145854A (ja) | 半導体メモリセル | |
| JPH0697486B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| JPH0453038B2 (ja) |