JPS61217906A - 磁気記憶装置の書込回路 - Google Patents
磁気記憶装置の書込回路Info
- Publication number
- JPS61217906A JPS61217906A JP5780285A JP5780285A JPS61217906A JP S61217906 A JPS61217906 A JP S61217906A JP 5780285 A JP5780285 A JP 5780285A JP 5780285 A JP5780285 A JP 5780285A JP S61217906 A JPS61217906 A JP S61217906A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- magnetic head
- terminal
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路化に適した、磁気ヘッド断線及び書
込回路の異常を検出できる磁気記憶装置の書込回路に関
する。
込回路の異常を検出できる磁気記憶装置の書込回路に関
する。
磁気ヘッドで書込を行なう磁気記憶装置では、磁気ヘッ
ドの断線は記憶データを失なう原因になる。また書込時
に書込電流が零になる故障も、記憶データを失なう原因
になるので、書込回路がこれらの異常を検出できる必要
がある。従来の、断線等の異常を検出できる書込回路と
しては、第２図に示す回路がある。この回路は、磁気ヘ
ッド１２０の断線時にヘッド端子１２１又は１２２の電
圧がＯｖ付近に上昇することにより、磁気ヘッド断線を
検出する。例えば、トランジスタ１０４゜１０６および
１０９がオンしてトランジスタ１０３゜１０７および１
０８がオフしている場合を考える。
ドの断線は記憶データを失なう原因になる。また書込時
に書込電流が零になる故障も、記憶データを失なう原因
になるので、書込回路がこれらの異常を検出できる必要
がある。従来の、断線等の異常を検出できる書込回路と
しては、第２図に示す回路がある。この回路は、磁気ヘ
ッド１２０の断線時にヘッド端子１２１又は１２２の電
圧がＯｖ付近に上昇することにより、磁気ヘッド断線を
検出する。例えば、トランジスタ１０４゜１０６および
１０９がオンしてトランジスタ１０３゜１０７および１
０８がオフしている場合を考える。
トランジスタ１０６の電流増幅率を１ＩＪｅ、コレクタ
電流をＩｃ、エミッタベース間の順方向電圧をＶｉｐ。
電流をＩｃ、エミッタベース間の順方向電圧をＶｉｐ。
抵抗１０１の抵抗値をＲとおくと、ヘッド端子１２１の
正常時の電圧は、−ＲＩｃ／ｈ４ξ−ＶＦとなる。
正常時の電圧は、−ＲＩｃ／ｈ４ξ−ＶＦとなる。
一方磁気ヘッド１２０の断線時は、トランジスタ１０６
には電流が流れないのでヘッド端子１２１の電圧はほと
んどＯｖになる。従って定電圧源２１５０電圧ヲ、−Ｒ
Ｉｃ ／ｂｔ、ｔ４−ＶＦ 、！＝ＯＶＯ間の適当な値
に設定すれば、端子２１１から電流が流れた時に、磁気
ヘッド断線を検出できる。
には電流が流れないのでヘッド端子１２１の電圧はほと
んどＯｖになる。従って定電圧源２１５０電圧ヲ、−Ｒ
Ｉｃ ／ｂｔ、ｔ４−ＶＦ 、！＝ＯＶＯ間の適当な値
に設定すれば、端子２１１から電流が流れた時に、磁気
ヘッド断線を検出できる。
書込時に書込電流が零になった場合社、ヘッド端子１２
１がＯｖになるので、同様にして、第２図の回路で検出
できる。しかし磁気ヘッドの電流をスイッチングするこ
とによって正常時に発生する正のフライバックパルスに
よってこの回路が誤動作しないように電圧源２１５の電
圧を設定するのは困難な場合がある。
１がＯｖになるので、同様にして、第２図の回路で検出
できる。しかし磁気ヘッドの電流をスイッチングするこ
とによって正常時に発生する正のフライバックパルスに
よってこの回路が誤動作しないように電圧源２１５の電
圧を設定するのは困難な場合がある。
ヘッド端子間の入力インピーダンスを下げる為に抵抗１
１８，１１９の抵抗値を小さくすると、接地から抵抗１
１８を通ってトランジスタ１０８へ、又は接地から抵抗
１１９を通ってトランジスタ１０９へ流れ磁気ヘッド１
２０を流れない電流の増加により消費電力が増加して困
ることがある。
１８，１１９の抵抗値を小さくすると、接地から抵抗１
１８を通ってトランジスタ１０８へ、又は接地から抵抗
１１９を通ってトランジスタ１０９へ流れ磁気ヘッド１
２０を流れない電流の増加により消費電力が増加して困
ることがある。
また、書込回路の消費電力の増加を小さくしてヘッド端
子間の入力インピーダンスを下げる為には第２図の回路
のヘッド端子１２１と１２２の間に抵抗を入れる必要が
あるが、この場合磁気ヘッド断線時のヘッド端子１２１
の電圧がＯｖ以下に下る。ヘッド端子１２１と１２２の
間に入れる抵抗の値をＲ１を磁気ヘッド断線時のヘッド
端子１２２ヘツド端子１２１の電圧は一■、になる。第
２図の場合にくらべて、正常な場合と磁気ヘッド断線時
のヘッド端子の電圧差が小さくなるので、電圧源２１５
の電圧を設定できない場合も起こる。
子間の入力インピーダンスを下げる為には第２図の回路
のヘッド端子１２１と１２２の間に抵抗を入れる必要が
あるが、この場合磁気ヘッド断線時のヘッド端子１２１
の電圧がＯｖ以下に下る。ヘッド端子１２１と１２２の
間に入れる抵抗の値をＲ１を磁気ヘッド断線時のヘッド
端子１２２ヘツド端子１２１の電圧は一■、になる。第
２図の場合にくらべて、正常な場合と磁気ヘッド断線時
のヘッド端子の電圧差が小さくなるので、電圧源２１５
の電圧を設定できない場合も起こる。
なお１０５は書込回路駆動段の定電流源、１１０は書込
回路出力段の定電流源、１１７は書込回路の負の定電圧
源、１１８及び１１９はヘッド端子に接続された抵抗、
２１２，２１３及び２１４は磁気ヘッドの断線または書
込電流が零になったことを検出する為の回路のトランジ
スタであり、２１６はその為の定電流源である。
回路出力段の定電流源、１１７は書込回路の負の定電圧
源、１１８及び１１９はヘッド端子に接続された抵抗、
２１２，２１３及び２１４は磁気ヘッドの断線または書
込電流が零になったことを検出する為の回路のトランジ
スタであり、２１６はその為の定電流源である。
上述した従来の書込回路は、正常な時と磁気ヘッド断線
時のヘッド端子電圧の差が小さい場合や、正のフライバ
ックパルスが大きい場合には使えないという問題点があ
る。
時のヘッド端子電圧の差が小さい場合や、正のフライバ
ックパルスが大きい場合には使えないという問題点があ
る。
本発明の磁気記憶装置の書込回路は、センタータップを
有せず磁気記憶媒体に書込を行う磁気ヘッドと、互いに
逆相で入力される書込信号に応じて相補的にオン・オフ
動作する第一、第二のトランジスタ、および鯰記第−９
第二のトランジスタに電流を供給する手段を有して前記
磁気ヘッドに対するＢＴＬ形プッシュプル回路として動
作する出力段とを具備する磁気記憶装置の書込回路にお
いて、ベース、エミッタを前記第一のトランジスタのベ
ース、エミッタにそれぞれ接続し前記第一のトランジス
タとへｔ！同時にオン・オフする第三のトランジスタと
、ベース、エミッタを前記第二のトランジスタのベース
、エミッタにそれぞれ接続し、前記第二のトランジスタ
とほぼ同時にオン・オフする第四のトランジスタと、前
記第三、第四のトランジスタのコレクタに接続し外部か
ら前記第三、あ四のトランジスタに電流を供給する検出
端子とを具備し、前記検出端子からの電流のオン・オフ
によって前記磁気ヘッドの断線または前記電流供給手段
の電流が実質的に零になったことを検出するようにした
ことを特徴とする。
有せず磁気記憶媒体に書込を行う磁気ヘッドと、互いに
逆相で入力される書込信号に応じて相補的にオン・オフ
動作する第一、第二のトランジスタ、および鯰記第−９
第二のトランジスタに電流を供給する手段を有して前記
磁気ヘッドに対するＢＴＬ形プッシュプル回路として動
作する出力段とを具備する磁気記憶装置の書込回路にお
いて、ベース、エミッタを前記第一のトランジスタのベ
ース、エミッタにそれぞれ接続し前記第一のトランジス
タとへｔ！同時にオン・オフする第三のトランジスタと
、ベース、エミッタを前記第二のトランジスタのベース
、エミッタにそれぞれ接続し、前記第二のトランジスタ
とほぼ同時にオン・オフする第四のトランジスタと、前
記第三、第四のトランジスタのコレクタに接続し外部か
ら前記第三、あ四のトランジスタに電流を供給する検出
端子とを具備し、前記検出端子からの電流のオン・オフ
によって前記磁気ヘッドの断線または前記電流供給手段
の電流が実質的に零になったことを検出するようにした
ことを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。第１図を参照するとこの実施例では、トランジスタ１
０３，１０４と抵抗１０１，１０２と定電流源１０５と
で書込回路の駆動段を構成し、トランジスタ１０６，１
０７，１０８および１０９と定電流源１１０とで書込回
路の出力段を構成し、さらに、定電圧源１１７と、抗抗
１１８，１１９および１２３と、ペースヲトランジスタ
１０６のベースに接続しエミッタをトランジスタ１０６
のエミッタに接続しコレクタを端子１１１に接続したト
ランジスタ１１２と、ベースヲトランジスタ１０７のベ
ースに接続しエミッタをトランジスタ１０７の工Ｓツタ
に接続しコレクタを端子１１１に接続したトランジスタ
１１３とを含む。ヘッド端子１２１と１２２の間に磁気
ヘッド１２０が接続される。端子１１１には、電流検出
用の外待抵抗１２４が接続され、抵抗１２４の他端と接
地間に定電圧源１２５が接続されるつ書込信号は、トラ
ンジスタ１０３，１０４ベースに、互いに逆相の信号と
して印加される。
。第１図を参照するとこの実施例では、トランジスタ１
０３，１０４と抵抗１０１，１０２と定電流源１０５と
で書込回路の駆動段を構成し、トランジスタ１０６，１
０７，１０８および１０９と定電流源１１０とで書込回
路の出力段を構成し、さらに、定電圧源１１７と、抗抗
１１８，１１９および１２３と、ペースヲトランジスタ
１０６のベースに接続しエミッタをトランジスタ１０６
のエミッタに接続しコレクタを端子１１１に接続したト
ランジスタ１１２と、ベースヲトランジスタ１０７のベ
ースに接続しエミッタをトランジスタ１０７の工Ｓツタ
に接続しコレクタを端子１１１に接続したトランジスタ
１１３とを含む。ヘッド端子１２１と１２２の間に磁気
ヘッド１２０が接続される。端子１１１には、電流検出
用の外待抵抗１２４が接続され、抵抗１２４の他端と接
地間に定電圧源１２５が接続されるつ書込信号は、トラ
ンジスタ１０３，１０４ベースに、互いに逆相の信号と
して印加される。
この回路の動作を説明する為に、ここで、トランジスタ
１０４，１０６，１０９および１１２がオンで、トラン
ジスタ１０３，１０７，１０８および１１３がオフの場
合を考える。正常な書込時には、トランジスタ１０６，
１１２からヘッド端子１２１へ書込電流が流れ出る。こ
の時トランジスタ１１２を流れる電流は端子１１１から
流れる。この電流は、定電圧源１２５から抵抗１２４を
通して流れるので、端子１１１の電圧によってこの電流
を検出できる。
１０４，１０６，１０９および１１２がオンで、トラン
ジスタ１０３，１０７，１０８および１１３がオフの場
合を考える。正常な書込時には、トランジスタ１０６，
１１２からヘッド端子１２１へ書込電流が流れ出る。こ
の時トランジスタ１１２を流れる電流は端子１１１から
流れる。この電流は、定電圧源１２５から抵抗１２４を
通して流れるので、端子１１１の電圧によってこの電流
を検出できる。
磁気ヘッドが断線した場合のヘッド端子１２２の電圧を
−ＶＬとおいて となるように抵抗１１８および１２３の値を決めると、
磁気ヘッド断線時にトランジスタ１０６と１１２の電流
は零とな凱従って電子１１１の電流が零になるので、磁
気ヘッド断線を検出できる。
−ＶＬとおいて となるように抵抗１１８および１２３の値を決めると、
磁気ヘッド断線時にトランジスタ１０６と１１２の電流
は零とな凱従って電子１１１の電流が零になるので、磁
気ヘッド断線を検出できる。
又、定電流源１１０の電流が零になった場合も、端子１
１１の電流が零になるので、書込時に書込電流が零にな
る故障も検出できる。正常時に端子１１１に流れる電流
の大きさは、トランジスタ１０６および１０７とトラン
ジスタ１１２および１１３の飽和電流Ｉｓ、エミッタ抵
抗ＲＥ、電流増幅率ｈｔ・、ベース抵抗ｒＢおよび温度
等の値によゆ決まるので、異常検出に十分な電流が流れ
るようにトランジスタ１１２および１１３のトランジス
タノくラメータを決めれば良い。
１１の電流が零になるので、書込時に書込電流が零にな
る故障も検出できる。正常時に端子１１１に流れる電流
の大きさは、トランジスタ１０６および１０７とトラン
ジスタ１１２および１１３の飽和電流Ｉｓ、エミッタ抵
抗ＲＥ、電流増幅率ｈｔ・、ベース抵抗ｒＢおよび温度
等の値によゆ決まるので、異常検出に十分な電流が流れ
るようにトランジスタ１１２および１１３のトランジス
タノくラメータを決めれば良い。
この回路は、正常時と磁気ヘッド断線時のヘッド端子１
２１の電圧差が小さい場合でも、端子１１１の電流は、
磁気ヘッド断線時には零、正常時にはトランジスタ１０
６と１１２のトランジスタパラメータにより決まる電流
が流れるので、異常検出は容易である。
２１の電圧差が小さい場合でも、端子１１１の電流は、
磁気ヘッド断線時には零、正常時にはトランジスタ１０
６と１１２のトランジスタパラメータにより決まる電流
が流れるので、異常検出は容易である。
本実施例では、ヘッド端子１２１と１２２の間に抵抗１
２３が接続された場合であるが、抵抗１２３の抵抗値を
無限大にすると、（１）式は常に成立するので、抵抗１
２３が無い場合も、磁気ヘッドの断線を検出できる。
２３が接続された場合であるが、抵抗１２３の抵抗値を
無限大にすると、（１）式は常に成立するので、抵抗１
２３が無い場合も、磁気ヘッドの断線を検出できる。
また、第１図の回路図は、接地と負の定電圧源１１７を
使用しているが、これ以外の電源の組合せ、例えば正電
源と接地、正電源と負電源の場合でもよい。
使用しているが、これ以外の電源の組合せ、例えば正電
源と接地、正電源と負電源の場合でもよい。
以上説明したように本発明は、書込回路の性能を落とす
ことなく誤動作もなく、磁気ヘッド断線等の異常を検出
できる効果がある。
ことなく誤動作もなく、磁気ヘッド断線等の異常を検出
できる効果がある。
第１図は本発明の実施例を示す回路図、第２図は従来例
を示す回路図である。 １０１．１０２・・・・・・書込回路駆動段の抵抗、１
０３゜１０４・・・・・・書込回路駆動段のトランジス
タ、１０５・・・・・・書込回路駆動段の定電流源、１
０６〜１０９・・・・・・書込回路出力段のトランジス
タ、１１０・・・・・・書込回路出力段の定電流源、１
１１・・・・・・磁気ヘッドの断線、書込回路の異常を
検出する為の端子、１１２．１１３・・・・・・ヘッド
端子にそのエミッタが接続された書込回路出力段の出力
トランジスタとベースどおしエミッタどおしが接続され
たトランジスタ、１１８，１１９，１２３・・・・・・
ヘッド端子に接綺された抵抗、１・２０・・・・・・磁
気ヘッド、１２１，１２２・・・・・・ヘッド端子。 −＋ア １＼ 代理人 弁理士 内 原 晋 で、）第 ｌ
図
を示す回路図である。 １０１．１０２・・・・・・書込回路駆動段の抵抗、１
０３゜１０４・・・・・・書込回路駆動段のトランジス
タ、１０５・・・・・・書込回路駆動段の定電流源、１
０６〜１０９・・・・・・書込回路出力段のトランジス
タ、１１０・・・・・・書込回路出力段の定電流源、１
１１・・・・・・磁気ヘッドの断線、書込回路の異常を
検出する為の端子、１１２．１１３・・・・・・ヘッド
端子にそのエミッタが接続された書込回路出力段の出力
トランジスタとベースどおしエミッタどおしが接続され
たトランジスタ、１１８，１１９，１２３・・・・・・
ヘッド端子に接綺された抵抗、１・２０・・・・・・磁
気ヘッド、１２１，１２２・・・・・・ヘッド端子。 −＋ア １＼ 代理人 弁理士 内 原 晋 で、）第 ｌ
図
Claims (1)
- センタータップを有せず磁気記憶媒体に書込を行う磁気
ヘッドと、互いに逆相で入力される書込信号に応じて相
補的にオン・オフ動作する第一、第二のトランジスタ、
および前記第一、第二のトランジスタに電流を供給する
手段を有して前記磁気ヘッドに対するＢＴＬ形プッシュ
プル回路として動作する出力段とを具備する磁気記憶装
置の書込回路において、ベース、エミッタを前記第一の
トランジスタのベース、エミッタにそれぞれ接続し前記
第一のトランジスタとほぼ同時にオン・オフする第三の
トランジスタと、ベース、エミッタを前記第二のトラン
ジスタのベース、エミッタにそれぞれ接続し前記第二の
トランジスタとほぼ同時にオン・オフする第四のトラン
ジスタと、前記第三、第四のトランジスタのコレクタに
接続し外部から前記第三、第四のトランジスタに電流を
供給する検出端子とを具備し、前記検出端子からの電流
のオン・オフによって前記磁気ヘッドの断線または前記
電流供給手段の電流が実質的に零になったことを検出す
るようにしたことを特徴とする磁気記憶装置の書込回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5780285A JPS61217906A (ja) | 1985-03-22 | 1985-03-22 | 磁気記憶装置の書込回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5780285A JPS61217906A (ja) | 1985-03-22 | 1985-03-22 | 磁気記憶装置の書込回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61217906A true JPS61217906A (ja) | 1986-09-27 |
Family
ID=13066039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5780285A Pending JPS61217906A (ja) | 1985-03-22 | 1985-03-22 | 磁気記憶装置の書込回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61217906A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63291202A (ja) * | 1987-05-22 | 1988-11-29 | Nec Corp | 磁気記憶装置の書込回路 |
| CN109143113A (zh) * | 2018-07-24 | 2019-01-04 | 郑州云海信息技术有限公司 | 一种监测pcie外插卡电源的方法、装置及系统 |
-
1985
- 1985-03-22 JP JP5780285A patent/JPS61217906A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63291202A (ja) * | 1987-05-22 | 1988-11-29 | Nec Corp | 磁気記憶装置の書込回路 |
| CN109143113A (zh) * | 2018-07-24 | 2019-01-04 | 郑州云海信息技术有限公司 | 一种监测pcie外插卡电源的方法、装置及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060171054A1 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| US4631419A (en) | Transistor switch and driver circuit | |
| JPS61217906A (ja) | 磁気記憶装置の書込回路 | |
| JPH07169004A (ja) | プリアンプ回路装置 | |
| JPH0554072B2 (ja) | ||
| JPS6223060Y2 (ja) | ||
| US6870389B2 (en) | Differential circuit with current overshoot suppression | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JP2850928B2 (ja) | 増幅器 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH03201809A (ja) | 差動出力回路 | |
| KR0153615B1 (ko) | 등화동작이 개선된 센스앰프회로 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPH0423489B2 (ja) | ||
| JPH0245250B2 (ja) | ||
| JPS59151308A (ja) | コイルの駆動装置 | |
| JPH0537328A (ja) | ホトカプラを使用した入力回路 | |
| JPS62103804A (ja) | 磁気記憶装置の書込回路 | |
| JPS6168567A (ja) | 装置間配線の断線検出方式 | |
| JPH02157916A (ja) | 定電流回路 | |
| JPH04273615A (ja) | ドライバ回路 | |
| JPH0563548A (ja) | 論理回路 | |
| JPH0244813A (ja) | スイッチング回路 | |
| JPH1098340A (ja) | Ｂｔｌ増幅回路 | |
| JPH0469251A (ja) | 印字ヘッド駆動回路 |