JP2850928B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JP2850928B2 JP2850928B2 JP4246408A JP24640892A JP2850928B2 JP 2850928 B2 JP2850928 B2 JP 2850928B2 JP 4246408 A JP4246408 A JP 4246408A JP 24640892 A JP24640892 A JP 24640892A JP 2850928 B2 JP2850928 B2 JP 2850928B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- resistor
- contact
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に係る
増幅器に関する。
増幅器に関する。
【０００２】
【従来の技術】従来、この種の増幅器は負荷抵抗とトラ
ンジスタで構成され、増幅器の出力振幅はトランジスタ
を流れるコレクタ電流の変化率と負荷抵抗の電流能力に
よって決定されていた。
ンジスタで構成され、増幅器の出力振幅はトランジスタ
を流れるコレクタ電流の変化率と負荷抵抗の電流能力に
よって決定されていた。
【０００３】図２は従来の増幅器の回路図である。Ｒ２
０は負荷抵抗、Ｑ２０は駆動トランジスタ、Ｒ２１はエ
ミッタ抵抗である。また、ＶCC、ＶSSは電源、ＩＮは入
力信号、ＯＵＴ２は出力信号である。図３は図２の増幅
器の動作波形図である。
０は負荷抵抗、Ｑ２０は駆動トランジスタ、Ｒ２１はエ
ミッタ抵抗である。また、ＶCC、ＶSSは電源、ＩＮは入
力信号、ＯＵＴ２は出力信号である。図３は図２の増幅
器の動作波形図である。
【０００４】以下、図３を参照して図２の増幅器の動作
説明をする。入力信号ＩＮがＱ２０のベースに入力され
ると、入力信号ＩＮの振幅によってトランジスタＱ２０
を流れるコレタク電流が変化し、負荷抵抗Ｒ２０により
出力信号ＯＵＴ２の電位が変化し結果的に出力信号ＯＵ
Ｔ２は入力信号ＩＮに比べて増幅されて出力される。
説明をする。入力信号ＩＮがＱ２０のベースに入力され
ると、入力信号ＩＮの振幅によってトランジスタＱ２０
を流れるコレタク電流が変化し、負荷抵抗Ｒ２０により
出力信号ＯＵＴ２の電位が変化し結果的に出力信号ＯＵ
Ｔ２は入力信号ＩＮに比べて増幅されて出力される。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の増幅器では、出力振幅を決定する負荷素子が受動素
子の抵抗で構成されるため、出力振幅を増すためには入
力信号ＩＮの入力振幅を大きくしてトランジスタＱ２０
を流れるコレクタ電流の変化率を大きくしてやるかまた
は負荷抵抗を大きくしてやらなければならないという問
題があった。
来の増幅器では、出力振幅を決定する負荷素子が受動素
子の抵抗で構成されるため、出力振幅を増すためには入
力信号ＩＮの入力振幅を大きくしてトランジスタＱ２０
を流れるコレクタ電流の変化率を大きくしてやるかまた
は負荷抵抗を大きくしてやらなければならないという問
題があった。
【０００６】そこで、本発明の技術的課題は、増幅器の
入力振幅に対する出力振幅のゲインを大きくする増幅器
を提供することである。
入力振幅に対する出力振幅のゲインを大きくする増幅器
を提供することである。
【０００７】
【課題を解決するための手段】本発明によれば、一端を
第１の電源に接続し他端を第１の接点に接続する第１の
抵抗器と、前記第１の接点に接続する第１のコレクタと
第１の信号線に接続する第１のベースと第２の接点に接
続する第１のエミッタとを有する第１のトランジスタ
と、前記第１の電源に接続する第２のコレクタと前記第
１の信号線に接続する第２のベースと第１の出力線に接
続する第２のエミッタを有する第２のトランジスタと、
前記第１の出力線に接続する第３のコレクタと前記第１
の接点に接続する第３のベースと前記第２の接点に接続
する第３のエミッタとを有する第３のトランジスタと、
一端を前記第２の接点に接続し他端を第２の電源に接続
する第２の抵抗器とを有することを特徴とする増幅器が
得られる。
第１の電源に接続し他端を第１の接点に接続する第１の
抵抗器と、前記第１の接点に接続する第１のコレクタと
第１の信号線に接続する第１のベースと第２の接点に接
続する第１のエミッタとを有する第１のトランジスタ
と、前記第１の電源に接続する第２のコレクタと前記第
１の信号線に接続する第２のベースと第１の出力線に接
続する第２のエミッタを有する第２のトランジスタと、
前記第１の出力線に接続する第３のコレクタと前記第１
の接点に接続する第３のベースと前記第２の接点に接続
する第３のエミッタとを有する第３のトランジスタと、
一端を前記第２の接点に接続し他端を第２の電源に接続
する第２の抵抗器とを有することを特徴とする増幅器が
得られる。
【０００８】また、発明によれば、増幅器において、前
記第２の接点と前記第２の抵抗器との間に設けられた第
４のトランジスタを有し、該第４のトランジスタは、前
記第２の接点に接続する第４のコレクタと電圧発生回路
と接続する第４のベースと前記第２の抵抗器の一端に接
続する第４のエミッタとを有することを特徴とする増幅
器が得られる。
記第２の接点と前記第２の抵抗器との間に設けられた第
４のトランジスタを有し、該第４のトランジスタは、前
記第２の接点に接続する第４のコレクタと電圧発生回路
と接続する第４のベースと前記第２の抵抗器の一端に接
続する第４のエミッタとを有することを特徴とする増幅
器が得られる。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１０】図１は本発明の一実施例の増幅器の回路図
である。Ｑ１０，Ｑ１２は駆動トランジスタ、Ｒ１０は
負荷抵抗、Ｑ１１は負荷用トランジスタ、Ｒ１１はエミ
ッタ抵抗、ＶCCは第１の電源、ＶSSは第２の電源、ＩＮ
は入力信号、ＯＵＴ１は出力信号である。
である。Ｑ１０，Ｑ１２は駆動トランジスタ、Ｒ１０は
負荷抵抗、Ｑ１１は負荷用トランジスタ、Ｒ１１はエミ
ッタ抵抗、ＶCCは第１の電源、ＶSSは第２の電源、ＩＮ
は入力信号、ＯＵＴ１は出力信号である。
【００１１】従来の増幅器に対し本発明の増幅器は、プ
ッシュプル動作型として構成されている。負荷抵抗Ｒ１
０は第１の電源ＶCCと駆動トランジスタＱ１０のコレク
タの間に接続され、Ｑ１０のベースには入力信号ＩＮが
入力される。負荷用トランジスタＱ１１のコレクタは第
１の電源ＶCCに接続され、Ｑ１１のベースには入力信号
ＩＮが与えられ、Ｑ１１のエミッタから出力信号ＯＵＴ
１が出力される。また、駆動トランジスタＱ１２のコレ
クタはＱ１１のエミッタに接続され、Ｑ１２のベースは
駆動トランジスタＱ１０のコレクタに共通接続され、Ｑ
１２のエミッタは駆動トランジスタＱ１０のエミッタと
抵抗Ｒ１１の一端へ共通接続されている。抵抗Ｒ１１の
他端は第２の電源ＶSSへ接続されている。
ッシュプル動作型として構成されている。負荷抵抗Ｒ１
０は第１の電源ＶCCと駆動トランジスタＱ１０のコレク
タの間に接続され、Ｑ１０のベースには入力信号ＩＮが
入力される。負荷用トランジスタＱ１１のコレクタは第
１の電源ＶCCに接続され、Ｑ１１のベースには入力信号
ＩＮが与えられ、Ｑ１１のエミッタから出力信号ＯＵＴ
１が出力される。また、駆動トランジスタＱ１２のコレ
クタはＱ１１のエミッタに接続され、Ｑ１２のベースは
駆動トランジスタＱ１０のコレクタに共通接続され、Ｑ
１２のエミッタは駆動トランジスタＱ１０のエミッタと
抵抗Ｒ１１の一端へ共通接続されている。抵抗Ｒ１１の
他端は第２の電源ＶSSへ接続されている。
【００１２】以下、図３を参照して図１の増幅器の動作
を説明する。入力信号ＩＮがトランジスタＱ１０のベー
スに入力されると、入力信号ＩＮの振幅によってトラン
ジスタＱ１０を流れるコレクタ電流が変化し、それに伴
なって負荷抵抗Ｒ１０によりノードＮ１０の電位が変化
する。また、入力信号ＩＮが負荷用トランジスタＱ１１
のベースにも入力され、入力信号ＩＮの振幅によってト
ランジスタＱ１１のコレクタ電流が変化する。この時、
駆動トランジスタＱ１２のベースにはノードＮ１０が接
続されていて、入力信号ＩＮが入力振幅の電圧レベル
“Ｈｉｇｈ”の時は、ノードＮ１０は低電位となり、駆
動トランジスタＱ１２を流れるコレクタ電流を減少さ
せ、また、負荷トランジスタＱ１１のベースには入力信
号ＩＮの入力振幅の電圧レベルの“Ｈｉｇｈ”が入力さ
れているので、出力ＯＵＴ１の出力振幅の高電位側は従
来例に比べて約１０％高くなる。
を説明する。入力信号ＩＮがトランジスタＱ１０のベー
スに入力されると、入力信号ＩＮの振幅によってトラン
ジスタＱ１０を流れるコレクタ電流が変化し、それに伴
なって負荷抵抗Ｒ１０によりノードＮ１０の電位が変化
する。また、入力信号ＩＮが負荷用トランジスタＱ１１
のベースにも入力され、入力信号ＩＮの振幅によってト
ランジスタＱ１１のコレクタ電流が変化する。この時、
駆動トランジスタＱ１２のベースにはノードＮ１０が接
続されていて、入力信号ＩＮが入力振幅の電圧レベル
“Ｈｉｇｈ”の時は、ノードＮ１０は低電位となり、駆
動トランジスタＱ１２を流れるコレクタ電流を減少さ
せ、また、負荷トランジスタＱ１１のベースには入力信
号ＩＮの入力振幅の電圧レベルの“Ｈｉｇｈ”が入力さ
れているので、出力ＯＵＴ１の出力振幅の高電位側は従
来例に比べて約１０％高くなる。
【００１３】同様にして、入力信号ＩＮが入力振幅の電
圧レベルの“Ｌｏｗ”の時は、ノードＮ１０は高電位と
なり、駆動トランジスタＱ１２を流れるコレクタ電流を
増加させ、また、負荷用トランジスタＱ１１のベースに
は入力信号ＩＮの入力振幅の電圧レベルの“Ｌｏｗ”が
入力されているので、出力ＯＵＴ１の出力振幅の低電位
側は従来例に比べて約１０％低くなる。つまり、本発明
の増幅器は、入力信号ＩＮによってプッシュプル動作を
行ない、出力信号ＯＵＴ１の出力振幅が従来の増幅器に
比べて約２０％増加する。
圧レベルの“Ｌｏｗ”の時は、ノードＮ１０は高電位と
なり、駆動トランジスタＱ１２を流れるコレクタ電流を
増加させ、また、負荷用トランジスタＱ１１のベースに
は入力信号ＩＮの入力振幅の電圧レベルの“Ｌｏｗ”が
入力されているので、出力ＯＵＴ１の出力振幅の低電位
側は従来例に比べて約１０％低くなる。つまり、本発明
の増幅器は、入力信号ＩＮによってプッシュプル動作を
行ない、出力信号ＯＵＴ１の出力振幅が従来の増幅器に
比べて約２０％増加する。
【００１４】図４は、本発明の第２の実施例の増幅器の
回路図である。図１の第１の実施例に比べて駆動トラン
ジスタＱ４０，Ｑ４２のエミッタと抵抗Ｒ４１の間にト
ランジスタＱ４３を挿入し、Ｑ４３のベースは電圧発生
回路（以下ＲＥＧ回路という）に接続されている。この
実施例では駆動トランジスタＱ４０，Ｑ４２を流れる電
流を制御するためのトランジスタＱ４３が接続されてい
るので、温度変化などによるトランジスタ特性の変化に
対応して、ＲＥＧ回路の発生電位レベルを連動させて電
源ＶSSへ流れ込む電流の変化量を小さくすることによっ
て、本実施例では温度特性的に動作マージンの広い増幅
器が得られるという利点がある。動作は実施例１とほと
んど同じであり、ここでは動作説明を省略する。
回路図である。図１の第１の実施例に比べて駆動トラン
ジスタＱ４０，Ｑ４２のエミッタと抵抗Ｒ４１の間にト
ランジスタＱ４３を挿入し、Ｑ４３のベースは電圧発生
回路（以下ＲＥＧ回路という）に接続されている。この
実施例では駆動トランジスタＱ４０，Ｑ４２を流れる電
流を制御するためのトランジスタＱ４３が接続されてい
るので、温度変化などによるトランジスタ特性の変化に
対応して、ＲＥＧ回路の発生電位レベルを連動させて電
源ＶSSへ流れ込む電流の変化量を小さくすることによっ
て、本実施例では温度特性的に動作マージンの広い増幅
器が得られるという利点がある。動作は実施例１とほと
んど同じであり、ここでは動作説明を省略する。
【００１５】
【発明の効果】以上説明したように本発明は、増幅器の
出力側の負荷素子に能動素子であるトランジスタを用い
たことにより、増幅器を入力信号ＩＮによるプッシュプ
ル動作をさせることができ、入力振幅に対する出力振幅
のゲインが従来の増幅器に比べて約２０％大きくするこ
とができる。
出力側の負荷素子に能動素子であるトランジスタを用い
たことにより、増幅器を入力信号ＩＮによるプッシュプ
ル動作をさせることができ、入力振幅に対する出力振幅
のゲインが従来の増幅器に比べて約２０％大きくするこ
とができる。
【図１】本発明の第１の実施例を示す回路図である。
【図２】従来の増幅器を示す回路図である。
【図３】本発明及び従来の増幅器の動作波形図である。
【図４】本発明の第２の実施例を示す回路図である。
Ｑ１０〜Ｑ１２，Ｑ２０，Ｑ４０〜Ｑ４３ トランジ
スタ Ｒ１０，Ｒ１１，Ｒ２０，Ｒ２１，Ｒ４０，Ｒ４１
抵抗 ＶSS 第１の電源 ＶCC 第２の電源 ＩＮ 入力信号 ＯＵＴ１，ＯＵＴ２，ＯＵＴ４ 出力
スタ Ｒ１０，Ｒ１１，Ｒ２０，Ｒ２１，Ｒ４０，Ｒ４１
抵抗 ＶSS 第１の電源 ＶCC 第２の電源 ＩＮ 入力信号 ＯＵＴ１，ＯＵＴ２，ＯＵＴ４ 出力
Claims (2)
- 【請求項１】 一端を第１の電源に接続し他端を第１の
接点に接続する第１の抵抗器と、前記第１の接点に接続
する第１のコレクタと第１の信号線に接続する第１のベ
ースと第２の接点に接続する第１のエミッタとを有する
第１のトランジスタと、前記第１の電源に接続する第２
のコレクタと前記第１の信号線に接続する第２のベース
と第１の出力線に接続する第２のエミッタを有する第２
のトランジスタと、前記第１の出力線に接続する第３の
コレクタと前記第１の接点に接続する第３のベースと前
記第２の接点に接続する第３のエミッタとを有する第３
のトランジスタと、一端を前記第２の接点に接続し他端
を第２の電源に接続する第２の抵抗器とを有することを
特徴とする増幅器。 - 【請求項２】 請求項１記載の増幅器において、前記第
２の接点と前記第２の抵抗器との間に設けられた第４の
トランジスタを有し、該第４のトランジスタは、前記第
２の接点に接続する第４のコレクタと電圧発生回路と接
続する第４のベースと前記第２の抵抗器の一端に接続す
る第４のエミッタとを有することを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4246408A JP2850928B2 (ja) | 1992-09-16 | 1992-09-16 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4246408A JP2850928B2 (ja) | 1992-09-16 | 1992-09-16 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697741A JPH0697741A (ja) | 1994-04-08 |
| JP2850928B2 true JP2850928B2 (ja) | 1999-01-27 |
Family
ID=17148054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4246408A Expired - Fee Related JP2850928B2 (ja) | 1992-09-16 | 1992-09-16 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850928B2 (ja) |
-
1992
- 1992-09-16 JP JP4246408A patent/JP2850928B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697741A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005552B1 (ko) | 전류미러회로 | |
| JPS6257319A (ja) | Ｅｃｌ回路用の基準発生器の基準供給電圧レベルを減じるための回路配置 | |
| JP2850928B2 (ja) | 増幅器 | |
| US4158179A (en) | Amplifier circuit | |
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0732329B2 (ja) | 電力増幅器の出力段 | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3241122B2 (ja) | バイアス回路 | |
| JP2800522B2 (ja) | 電流切換回路 | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JPH0583049A (ja) | 差動回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| KR950008954B1 (ko) | 히스테리시스 특성을 갖는 비교회로 | |
| JP3505325B2 (ja) | Ｂｔｌ増幅回路 | |
| US4476444A (en) | Power amplifier circuit | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPH0362041B2 (ja) | ||
| JPS5842646B2 (ja) | バイアス回路 | |
| JPS6244574Y2 (ja) | ||
| JPH0411042B2 (ja) | ||
| JPH0683045B2 (ja) | スイツチングアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981014 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |