JPH04273615A - ドライバ回路 - Google Patents
ドライバ回路Info
- Publication number
- JPH04273615A JPH04273615A JP3034142A JP3414291A JPH04273615A JP H04273615 A JPH04273615 A JP H04273615A JP 3034142 A JP3034142 A JP 3034142A JP 3414291 A JP3414291 A JP 3414291A JP H04273615 A JPH04273615 A JP H04273615A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- high impedance
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 16
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 16
- 238000013459 approach Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、例えばIC試験装置
において被試験IC素子に試験信号を印加するために用
いられ、出力段がプッシュプルエミッタホロワとされ、
電流スイッチにより、入力信号を出力する活性状態と、
出力端子が高インピーダンスの状態とに切替えられるよ
うにしたドライバ回路に関する。
において被試験IC素子に試験信号を印加するために用
いられ、出力段がプッシュプルエミッタホロワとされ、
電流スイッチにより、入力信号を出力する活性状態と、
出力端子が高インピーダンスの状態とに切替えられるよ
うにしたドライバ回路に関する。
【0002】
【従来の技術】図4に従来のドライバ回路を示す。前段
部11よりの信号が入力端子12に入力され、入力端子
12は3個のダイオードの直列接続よりなるバイアス素
子13を通じてNPN出力トランジスタ14のベースに
接続されると共に、3個のダイオードの直列接続よりな
るバイアス素子15を通じてPNP出力トランジスタ1
6のベースに接続される。トランジスタ14のコレクタ
は正電圧の電源端子17に接続され、エミッタは抵抗器
18を通じて出力端子19に接続される。トランジスタ
16のコレクタは負電圧の電源端子21に接続され、エ
ミッタは抵抗器22を通じて出力端子19に接続される
。このように出力トランジスタ14,16はプッシュプ
ルエミッタホロワ接続されている。
部11よりの信号が入力端子12に入力され、入力端子
12は3個のダイオードの直列接続よりなるバイアス素
子13を通じてNPN出力トランジスタ14のベースに
接続されると共に、3個のダイオードの直列接続よりな
るバイアス素子15を通じてPNP出力トランジスタ1
6のベースに接続される。トランジスタ14のコレクタ
は正電圧の電源端子17に接続され、エミッタは抵抗器
18を通じて出力端子19に接続される。トランジスタ
16のコレクタは負電圧の電源端子21に接続され、エ
ミッタは抵抗器22を通じて出力端子19に接続される
。このように出力トランジスタ14,16はプッシュプ
ルエミッタホロワ接続されている。
【0003】電源端子17とトランジスタ14のベース
およびトランジスタ16のベースとの間に電流スイッチ
23が接続され、トランジスタ16のベースには逆流阻
止ダイオード24を通じてクランプ電圧源25が接続さ
れる。電流スイッチ23において電流源26の一端が電
源端子17に接続され、他端がPNPトランジスタ27
,28の各ベースに接続され、トランジスタ27,28
の各コレクタはそれぞれトランジスタ14,16の各ベ
ースに接続され、各ベースは制御端子29,31にそれ
ぞれ接続される。
およびトランジスタ16のベースとの間に電流スイッチ
23が接続され、トランジスタ16のベースには逆流阻
止ダイオード24を通じてクランプ電圧源25が接続さ
れる。電流スイッチ23において電流源26の一端が電
源端子17に接続され、他端がPNPトランジスタ27
,28の各ベースに接続され、トランジスタ27,28
の各コレクタはそれぞれトランジスタ14,16の各ベ
ースに接続され、各ベースは制御端子29,31にそれ
ぞれ接続される。
【0004】同様に電源端子21とトランジスタ16お
よび14の各ベースとの間に電流スイッチ32が介在さ
れ、トランジスタ14のベースには逆流阻止ダイオード
33を通じてクランプ電圧源34が接続されている。電
流スイッチ32において電流源35の一端が電源端子2
1に接続され、他端がNPNトランジスタ36,37の
各エミッタに接続され、トランジスタ36,37の各コ
レクタはそれぞれトランジスタ16,14の各ベースに
接続され、各ベースが制御端子38,39にそれぞれ接
続される。
よび14の各ベースとの間に電流スイッチ32が介在さ
れ、トランジスタ14のベースには逆流阻止ダイオード
33を通じてクランプ電圧源34が接続されている。電
流スイッチ32において電流源35の一端が電源端子2
1に接続され、他端がNPNトランジスタ36,37の
各エミッタに接続され、トランジスタ36,37の各コ
レクタはそれぞれトランジスタ16,14の各ベースに
接続され、各ベースが制御端子38,39にそれぞれ接
続される。
【0005】バイアス素子13はトランジスタ27と順
方向とされ、バイアス素子15はトランジスタ36と順
方向とされている。制御端子29,31,38,39の
制御信号により、トランジスタ27,36をオン、トラ
ンジスタ28,37をオフに切替えた状態では、バイア
ス素子13,15をそれぞれ流れる定電流にもとづく電
圧降下によりトランジスタ14,16はそれぞれ順方向
にバイアスされ、入力端子12の入力信号電圧が出力端
子19に伝達される活性状態となる。制御端子29,3
1,38,39の制御信号によりトランジスタ27,3
6がオフ、トランジスタ28,37がオンに切替えた状
態では、トランジスタ28を流れる電流はクランプ電圧
源25に流れ、トランジスタ16のベースはクランプ電
圧ECHに保持され、トランジスタ16はオフとされる
。 トランジスタ37を流れる電流はクランプ電圧源34か
ら流れ、トランジスタ14のベースはクランプ電圧EC
Lに保持され、トランジスタ14はオフとされる。この
結果、出力端子19は高インピーダンス状態となる。
方向とされ、バイアス素子15はトランジスタ36と順
方向とされている。制御端子29,31,38,39の
制御信号により、トランジスタ27,36をオン、トラ
ンジスタ28,37をオフに切替えた状態では、バイア
ス素子13,15をそれぞれ流れる定電流にもとづく電
圧降下によりトランジスタ14,16はそれぞれ順方向
にバイアスされ、入力端子12の入力信号電圧が出力端
子19に伝達される活性状態となる。制御端子29,3
1,38,39の制御信号によりトランジスタ27,3
6がオフ、トランジスタ28,37がオンに切替えた状
態では、トランジスタ28を流れる電流はクランプ電圧
源25に流れ、トランジスタ16のベースはクランプ電
圧ECHに保持され、トランジスタ16はオフとされる
。 トランジスタ37を流れる電流はクランプ電圧源34か
ら流れ、トランジスタ14のベースはクランプ電圧EC
Lに保持され、トランジスタ14はオフとされる。この
結果、出力端子19は高インピーダンス状態となる。
【0006】この高インピーダンス状態において、出力
端子19に外部から印加される電圧に影響されることな
く、高インピーダンス状態が保持されるように、出力端
子19に外部から印加される電圧が例えば−1V〜+5
Vである場合は、ECL=−2V,ECH=+6Vに選
定される。従って、図5に示すように入力端子12,出
力端子19が共に0Vの活性状態においては、トランジ
スタ14のベース電圧VA は、この例では+2.1V
であり、トランジスタ16のベース電圧VB は−2.
1Vであり、これより高インピーダンス状態に切替える
と、VA はECL(−2V)に向かって変化し、VB
はECH(+6V)に向かって変化する。また高イン
ピーダンス状態から活性状態に切替えると、VA はE
CL(−2V)から+2.1Vに向かって変化し、VB
はECH(+6V)から−2.1Vに向かって変化す
る。
端子19に外部から印加される電圧に影響されることな
く、高インピーダンス状態が保持されるように、出力端
子19に外部から印加される電圧が例えば−1V〜+5
Vである場合は、ECL=−2V,ECH=+6Vに選
定される。従って、図5に示すように入力端子12,出
力端子19が共に0Vの活性状態においては、トランジ
スタ14のベース電圧VA は、この例では+2.1V
であり、トランジスタ16のベース電圧VB は−2.
1Vであり、これより高インピーダンス状態に切替える
と、VA はECL(−2V)に向かって変化し、VB
はECH(+6V)に向かって変化する。また高イン
ピーダンス状態から活性状態に切替えると、VA はE
CL(−2V)から+2.1Vに向かって変化し、VB
はECH(+6V)から−2.1Vに向かって変化す
る。
【0007】
【発明が解決しようとする課題】活性状態と高インピー
ダンス状態との切替え時にベース電圧VA ,VB が
定常状態になる遷移時間は、トランジスタ14,16の
各ベースに存在する浮遊容量と、電流スイッチ23,3
2の定電流I1 ,I2 とにより決まり、切替え速度
を速く、つまり遷移時間を短くするには定電流I1 ,
I2 を大にする必要がある。しかし定電流I1 ,I
2 は活性状態、高インピーダンス状態にかかわらず常
時流れているものであるから、I1 ,I2 を大にす
ると消費電力が大きくなる欠点が生じる。
ダンス状態との切替え時にベース電圧VA ,VB が
定常状態になる遷移時間は、トランジスタ14,16の
各ベースに存在する浮遊容量と、電流スイッチ23,3
2の定電流I1 ,I2 とにより決まり、切替え速度
を速く、つまり遷移時間を短くするには定電流I1 ,
I2 を大にする必要がある。しかし定電流I1 ,I
2 は活性状態、高インピーダンス状態にかかわらず常
時流れているものであるから、I1 ,I2 を大にす
ると消費電力が大きくなる欠点が生じる。
【0008】また、例えば出力端子19よりの信号がT
TL素子に与えられ、その低レベルが0V,高レベルが
3Vであり、今、図5に示した例のように、入力端子1
2に0Vを印加した状態で、高インピーダンス状態から
活性状態に切替えると、VA はECL=−2Vから+
2.1Vに変化すればよいが、VB はECH=+6V
から−2.1Vに大きく変化しなければならず、VB
の方が定常状態になるのが遅れ、VA が先に定常状態
となり、トランジスタ14のみがオンし、トランジスタ
16がオフの状態があり、この時、図5の曲線41とし
て示すように、本来は出力は0V(入力と同一値)であ
るべきであるが、この例では正のスパイクが出力端子1
9に生じる。同様に入力端子12に3Vを印加した状態
で高インピーダンス状態から活性状態に切替えると、そ
の時、同様の理由により出力端子19に負のスパイクが
生じる。
TL素子に与えられ、その低レベルが0V,高レベルが
3Vであり、今、図5に示した例のように、入力端子1
2に0Vを印加した状態で、高インピーダンス状態から
活性状態に切替えると、VA はECL=−2Vから+
2.1Vに変化すればよいが、VB はECH=+6V
から−2.1Vに大きく変化しなければならず、VB
の方が定常状態になるのが遅れ、VA が先に定常状態
となり、トランジスタ14のみがオンし、トランジスタ
16がオフの状態があり、この時、図5の曲線41とし
て示すように、本来は出力は0V(入力と同一値)であ
るべきであるが、この例では正のスパイクが出力端子1
9に生じる。同様に入力端子12に3Vを印加した状態
で高インピーダンス状態から活性状態に切替えると、そ
の時、同様の理由により出力端子19に負のスパイクが
生じる。
【0009】
【課題を解決するための手段】この発明によれば、高イ
ンピーダンス状態から活性状態に切替え制御されると、
その時の電流スイッチの電流が電流増幅回路で増幅され
、その電流増幅回路の出力レベルが入力端子の信号レベ
ルにほゞ達すると、その電流増幅の機能が停止される。
ンピーダンス状態から活性状態に切替え制御されると、
その時の電流スイッチの電流が電流増幅回路で増幅され
、その電流増幅回路の出力レベルが入力端子の信号レベ
ルにほゞ達すると、その電流増幅の機能が停止される。
【0010】
【実施例】図1にこの発明の実施例を示し、図4と対応
する部分に同一符号を付けてある。この例では前段部1
1の出力側はNPNトランジスタ42のエミッタが抵抗
器43を通じて入力端子12に接続され、PNPトラン
ジスタ44のエミッタが抵抗器45を通じて入力端子1
2に接続されてプッシュプルエミッタホロワ出力とされ
た場合である。
する部分に同一符号を付けてある。この例では前段部1
1の出力側はNPNトランジスタ42のエミッタが抵抗
器43を通じて入力端子12に接続され、PNPトラン
ジスタ44のエミッタが抵抗器45を通じて入力端子1
2に接続されてプッシュプルエミッタホロワ出力とされ
た場合である。
【0011】この発明では、バイアス素子13および出
力トランジスタ14のベースの接続点と電流スイッチ2
3との間に電流増幅回路46が直列に挿入される。同様
にバイアス素子15および出力トランジスタ16のベー
スの接続点と電流スイッチ32との間に電流増幅回路4
7が直列に挿入される。これら電流増幅回路46,47
はそれぞれ高インピーダンス状態から活性状態に電流ス
イッチ23,32がそれぞれ切替えられた際に、各電流
スイッチの定電流I1 ,I2 をそれぞれ増幅し、そ
の増幅回路46,47の各出力レベルがほゞ入力端子1
2の信号レベルになると、その増幅機能が停止されるも
のである。
力トランジスタ14のベースの接続点と電流スイッチ2
3との間に電流増幅回路46が直列に挿入される。同様
にバイアス素子15および出力トランジスタ16のベー
スの接続点と電流スイッチ32との間に電流増幅回路4
7が直列に挿入される。これら電流増幅回路46,47
はそれぞれ高インピーダンス状態から活性状態に電流ス
イッチ23,32がそれぞれ切替えられた際に、各電流
スイッチの定電流I1 ,I2 をそれぞれ増幅し、そ
の増幅回路46,47の各出力レベルがほゞ入力端子1
2の信号レベルになると、その増幅機能が停止されるも
のである。
【0012】電流増幅回路46としては、例えばNPN
トランジスタ48のコレクタがダイオード49を通じて
トランジスタ27のコレクタに接続されると共にダイオ
ード51を通じてトランジスタ42のエミッタに接続さ
れ、エミッタはトランジスタ27のコレクタに接続され
ると共に抵抗器52を通じてトランジスタ14のベース
に接続され、エミッタはトランジスタ14のベースに接
続される。ダイオード49,51は共に、トランジスタ
48に対し順方向とされる。電流増幅回路47としては
、PNPトランジスタ53のコレクタがダイオード54
,55をそれぞれ通じてトランジスタ36のコレクタ、
トランジスタ44のエミッタに接続され、ベースはトラ
ンジスタ36のコレクタに接続されると共に、抵抗器5
6を通じてトランジスタ16のベースに接続され、エミ
ッタはトランジスタ16のベースに接続される。ダイオ
ード54,55はトランジスタ56に対し順方向である
。
トランジスタ48のコレクタがダイオード49を通じて
トランジスタ27のコレクタに接続されると共にダイオ
ード51を通じてトランジスタ42のエミッタに接続さ
れ、エミッタはトランジスタ27のコレクタに接続され
ると共に抵抗器52を通じてトランジスタ14のベース
に接続され、エミッタはトランジスタ14のベースに接
続される。ダイオード49,51は共に、トランジスタ
48に対し順方向とされる。電流増幅回路47としては
、PNPトランジスタ53のコレクタがダイオード54
,55をそれぞれ通じてトランジスタ36のコレクタ、
トランジスタ44のエミッタに接続され、ベースはトラ
ンジスタ36のコレクタに接続されると共に、抵抗器5
6を通じてトランジスタ16のベースに接続され、エミ
ッタはトランジスタ16のベースに接続される。ダイオ
ード54,55はトランジスタ56に対し順方向である
。
【0013】上述の構成において、活性状態から高イン
ピーダンス状態への切替えは従来と同様に行われる。高
インピーダンス状態から活性状態への切替えが行われる
場合について動作を説明する。高インピーダンス状態で
はトランジスタ27,36は共にオフ、トランジスタ2
8,37は共にオンで、出力トランジスタ14,16の
各ベース電圧VA , VB はそれぞれECL,EC
Hにクランプされている。これより活性状態にするため
、トランジスタ27,36を共にオンとし、トランジス
タ28,37を共にオフに切替えると、トランジスタ2
7からの定電流I1 はトランジスタ48のベースに流
入して、トランジスタ48がオンし、トランジスタ47
のエミッタ電位がダイオード51,トランジスタ48を
通じてトランジスタ14のベースに与えられ、ダイオー
ド51およびトランジスタ48のオン抵抗は20〜30
Ω程度と小さいから、トランジスタ14のベース電圧V
A は急速にトランジスタ42のエミッタ電位に近づく
、つまりトランジスタ14のベースに定電流I1 が供
給されるのみならず、トランジスタ42からもダイオー
ド51,トランジスタ48を通じて電流が供給され、即
ち、定電流I1 が増幅されてトランジスタ14のベー
スへ供給され、その浮遊容量を急速に充電する。トラン
ジスタ48のエミッタ電位、つまりVA がトランジス
タ42のエミッタに達すると、ダイオード51がオフと
なり、VA を上昇させる定電流はI1 のみとなる。 この時、電流I1 はトランジスタ48のコレクタとベ
ースとに分流するが、ダイオード49によりトランジス
タ48が飽和しないような分流比とされている。
ピーダンス状態への切替えは従来と同様に行われる。高
インピーダンス状態から活性状態への切替えが行われる
場合について動作を説明する。高インピーダンス状態で
はトランジスタ27,36は共にオフ、トランジスタ2
8,37は共にオンで、出力トランジスタ14,16の
各ベース電圧VA , VB はそれぞれECL,EC
Hにクランプされている。これより活性状態にするため
、トランジスタ27,36を共にオンとし、トランジス
タ28,37を共にオフに切替えると、トランジスタ2
7からの定電流I1 はトランジスタ48のベースに流
入して、トランジスタ48がオンし、トランジスタ47
のエミッタ電位がダイオード51,トランジスタ48を
通じてトランジスタ14のベースに与えられ、ダイオー
ド51およびトランジスタ48のオン抵抗は20〜30
Ω程度と小さいから、トランジスタ14のベース電圧V
A は急速にトランジスタ42のエミッタ電位に近づく
、つまりトランジスタ14のベースに定電流I1 が供
給されるのみならず、トランジスタ42からもダイオー
ド51,トランジスタ48を通じて電流が供給され、即
ち、定電流I1 が増幅されてトランジスタ14のベー
スへ供給され、その浮遊容量を急速に充電する。トラン
ジスタ48のエミッタ電位、つまりVA がトランジス
タ42のエミッタに達すると、ダイオード51がオフと
なり、VA を上昇させる定電流はI1 のみとなる。 この時、電流I1 はトランジスタ48のコレクタとベ
ースとに分流するが、ダイオード49によりトランジス
タ48が飽和しないような分流比とされている。
【0014】同様に、電流増幅回路47側においても、
トランジスタ53がオンとなり、トランジスタ16のベ
ース電圧VB はトランジスタ44のエミッタ電位まで
急速に降下し、その後は定電流I2 で降下する。図2
Aに、図5と同様に入力端子12に0Vを与えた状態で
の状態切替え時のVA ,VB の変化と、出力とを同
一数値例について示す。高インピーダンス状態から活性
状態に切替えた時に、VA ,VB は従来よりもそれ
ぞれ急速に変化し、スパイクの発生が減少する。図2B
に入力端子12に3Vを与えた状態での状態切替え時の
VA ,VB の変化と出力とを示す。この場合も高イ
ンピーダンス状態から活性状態に切替えた時に、VA
,VB はそれぞれ急速に変化し、スパイクの発生が従
来よりも減少する。
トランジスタ53がオンとなり、トランジスタ16のベ
ース電圧VB はトランジスタ44のエミッタ電位まで
急速に降下し、その後は定電流I2 で降下する。図2
Aに、図5と同様に入力端子12に0Vを与えた状態で
の状態切替え時のVA ,VB の変化と、出力とを同
一数値例について示す。高インピーダンス状態から活性
状態に切替えた時に、VA ,VB は従来よりもそれ
ぞれ急速に変化し、スパイクの発生が減少する。図2B
に入力端子12に3Vを与えた状態での状態切替え時の
VA ,VB の変化と出力とを示す。この場合も高イ
ンピーダンス状態から活性状態に切替えた時に、VA
,VB はそれぞれ急速に変化し、スパイクの発生が従
来よりも減少する。
【0015】このように高インピーダンス状態から活性
状態へ切替える時に、出力トランジスタ14,16のベ
ースへ供給する電流を増幅するため、スパイクを減少で
き、しかも定常状態ではそれ程大きな定電流を流さない
ため、消費電力は大とならない。なお、VA ,VB
が定常状態レベル、つまり+2.1V,−2.1Vにそ
れぞれなるまで、増幅した電流をトランジスタ14,1
6の各ベースへ供給すると、遷移時間が短くなった分だ
けはスパイクが小さくなるが、一方がオンになってから
他方がオンになるまでの時間、スパイクが生じる。この
発明では、増幅回路46,47の出力が入力端子12の
レベルに近づくと徐々に定常状態レベルに近づけ、しか
もこれより定常レベルに達するレベル差は両ベースにつ
いてほゞ等しいため、スパイクは著しく小となる。
状態へ切替える時に、出力トランジスタ14,16のベ
ースへ供給する電流を増幅するため、スパイクを減少で
き、しかも定常状態ではそれ程大きな定電流を流さない
ため、消費電力は大とならない。なお、VA ,VB
が定常状態レベル、つまり+2.1V,−2.1Vにそ
れぞれなるまで、増幅した電流をトランジスタ14,1
6の各ベースへ供給すると、遷移時間が短くなった分だ
けはスパイクが小さくなるが、一方がオンになってから
他方がオンになるまでの時間、スパイクが生じる。この
発明では、増幅回路46,47の出力が入力端子12の
レベルに近づくと徐々に定常状態レベルに近づけ、しか
もこれより定常レベルに達するレベル差は両ベースにつ
いてほゞ等しいため、スパイクは著しく小となる。
【0016】活性状態から高インピーダンス状態に切替
え時に、トランジスタ27,36をオフとするが、これ
により、トランジスタ48,53の各ベース電流がゼロ
となってトランジスタ48,53がオフとなる。この時
、抵抗器52,56はそれぞれトランジスタ48,53
のベース蓄積電荷を引き抜き、これらトランジスタ48
,53がオフになるのを速めている。活性状態ではトラ
ンジスタ42のエミッタはトランジスタ48のベースよ
りも低いため、トランジスタ48のコレクタをトランジ
スタ42のエミッタに直接接続すると、トランジスタ4
8のベース−コレクタ間のPN接合がオンとなってしま
う、これを防止するために逆阻止ダイオード51が用い
られている。ダイオード55も同様の作用をさせるもの
である。
え時に、トランジスタ27,36をオフとするが、これ
により、トランジスタ48,53の各ベース電流がゼロ
となってトランジスタ48,53がオフとなる。この時
、抵抗器52,56はそれぞれトランジスタ48,53
のベース蓄積電荷を引き抜き、これらトランジスタ48
,53がオフになるのを速めている。活性状態ではトラ
ンジスタ42のエミッタはトランジスタ48のベースよ
りも低いため、トランジスタ48のコレクタをトランジ
スタ42のエミッタに直接接続すると、トランジスタ4
8のベース−コレクタ間のPN接合がオンとなってしま
う、これを防止するために逆阻止ダイオード51が用い
られている。ダイオード55も同様の作用をさせるもの
である。
【0017】なお、図1においてトランジスタ48,5
6がオンの時に、これらが飽和しないようにダイオード
49,54でそれぞれクランプするが、点線で示すよう
に、トランジスタ48,53の各ベースを抵抗器61,
62をそれぞれ通じてトランジスタ27,36の各コレ
クタに接続することにより、VCEを大きくして飽和に
対して一層余裕をとることもできる。点線で示すように
、トランジスタ14,16の各ベースと、ダイオード3
3およびトランジスタ37の接続点、ダイオード24お
よびトランジスタ28の接続点との間にそれぞれダイオ
ード63,64を挿入し、活性状態でトランジスタ14
および16の各ベースに接続されるダイオード33,ト
ランジスタ37およびダイオード24,トランジスタ2
8に付属する各容量成分を切り離して通過特性を向上さ
せることもできる。更に点線で示すように、抵抗器18
,22と直列にダイオード65,66を挿入して高イン
ピーダンス状態でのリーク電流を減少させることもでき
る。
6がオンの時に、これらが飽和しないようにダイオード
49,54でそれぞれクランプするが、点線で示すよう
に、トランジスタ48,53の各ベースを抵抗器61,
62をそれぞれ通じてトランジスタ27,36の各コレ
クタに接続することにより、VCEを大きくして飽和に
対して一層余裕をとることもできる。点線で示すように
、トランジスタ14,16の各ベースと、ダイオード3
3およびトランジスタ37の接続点、ダイオード24お
よびトランジスタ28の接続点との間にそれぞれダイオ
ード63,64を挿入し、活性状態でトランジスタ14
および16の各ベースに接続されるダイオード33,ト
ランジスタ37およびダイオード24,トランジスタ2
8に付属する各容量成分を切り離して通過特性を向上さ
せることもできる。更に点線で示すように、抵抗器18
,22と直列にダイオード65,66を挿入して高イン
ピーダンス状態でのリーク電流を減少させることもでき
る。
【0018】図3にこの発明の他の実施例を示し、図1
と対応する部分に同一符号を付けてある。この例は電流
スイッチ23のトランジスタ28のコレクタと、トラン
ジスタ14のベースと、クランプ電圧源34との間に、
回路46と同様な電流増幅回路67を接続し、活性状態
から高インピーダンス状態に切替えると、トランジスタ
28の定電流を電流増幅回路67で増幅し、トランジス
タ14のベースを急速にクランプ電圧源34に引くよう
にする。同様に電流スイッチ32のトランジスタ37の
コレクタと、トランジスタ14のベースと、クランプ電
圧源35との間に電流増幅回路68を挿入し、活性状態
から高インピーダンス状態への切替えを急速に行うよう
にしている。
と対応する部分に同一符号を付けてある。この例は電流
スイッチ23のトランジスタ28のコレクタと、トラン
ジスタ14のベースと、クランプ電圧源34との間に、
回路46と同様な電流増幅回路67を接続し、活性状態
から高インピーダンス状態に切替えると、トランジスタ
28の定電流を電流増幅回路67で増幅し、トランジス
タ14のベースを急速にクランプ電圧源34に引くよう
にする。同様に電流スイッチ32のトランジスタ37の
コレクタと、トランジスタ14のベースと、クランプ電
圧源35との間に電流増幅回路68を挿入し、活性状態
から高インピーダンス状態への切替えを急速に行うよう
にしている。
【0019】
【発明の効果】以上述べたように、この発明によれば高
インピーダンス状態から活性状態へ切替えると、その時
だけ電流スイッチの定電流が増幅されるため急速に定常
状態に近づき、遷移時間が短く、スパイクが減少し、実
験では従来の3分の1程度となった。しかも定常状態で
はその定電流の増幅機能がなくなるから、消費電力は大
きくならない。
インピーダンス状態から活性状態へ切替えると、その時
だけ電流スイッチの定電流が増幅されるため急速に定常
状態に近づき、遷移時間が短く、スパイクが減少し、実
験では従来の3分の1程度となった。しかも定常状態で
はその定電流の増幅機能がなくなるから、消費電力は大
きくならない。
【図1】この発明の実施例を示す接続図。
【図2】活性状態と高インピーダンス状態との切替え時
の出力トランジスタの各ベース電圧および出力の変化例
を示す図。
の出力トランジスタの各ベース電圧および出力の変化例
を示す図。
【図3】この発明の他の実施例を示す接続図。
【図4】従来のドライバ回路を示す接続図。
【図5】図4の回路における活性状態と高インピーダン
ス状態との切替え時の出力トランジスタの各ベース電圧
および出力の変化例を示す図。
ス状態との切替え時の出力トランジスタの各ベース電圧
および出力の変化例を示す図。
Claims (1)
- 【請求項1】 入力端子が第1,第2バイアス素子を
それぞれ通じて、プッシュプルエミッタホロワを構成す
る第1,第2出力トランジスタのベースに接続され、第
1,第2電流スイッチで、上記入力端子の信号を上記プ
ッシュプルエミッタホロワの出力端子へ出力する活性状
態と、上記第1,第2出力トランジスタをオフにして上
記出力端子が高インピーダンスの高インピーダンス状態
とに切替えるようにされたドライバ回路において、上記
高インピーダンス状態から上記活性状態に上記第1,第
2電流スイッチが制御された時に、そのスイッチ電流を
それぞれ増幅し、これら増幅出力レベルが上記入力端子
の信号レベルにほゞ達すると、その増幅機能を停止する
第1,第2電流増幅回路を、設けたことを特徴とするド
ライバ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3034142A JP2891386B2 (ja) | 1991-02-28 | 1991-02-28 | ドライバ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3034142A JP2891386B2 (ja) | 1991-02-28 | 1991-02-28 | ドライバ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04273615A true JPH04273615A (ja) | 1992-09-29 |
JP2891386B2 JP2891386B2 (ja) | 1999-05-17 |
Family
ID=12405964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3034142A Expired - Fee Related JP2891386B2 (ja) | 1991-02-28 | 1991-02-28 | ドライバ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2891386B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1011197A1 (en) * | 1998-12-08 | 2000-06-21 | Nec Corporation | Method for generating differential tri-states and differential tri-state circuit |
-
1991
- 1991-02-28 JP JP3034142A patent/JP2891386B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1011197A1 (en) * | 1998-12-08 | 2000-06-21 | Nec Corporation | Method for generating differential tri-states and differential tri-state circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2891386B2 (ja) | 1999-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4885484A (en) | Voltage clamped differential to single ended converter circuit | |
US5397938A (en) | Current mode logic switching stage | |
US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
US3980898A (en) | Sense amplifier with tri-state bus line capabilities | |
JPH02222216A (ja) | BiCMOSドライバ回路 | |
JPH0879050A (ja) | BiCMOS論理回路 | |
US4117351A (en) | Transistor switching circuit | |
US3955103A (en) | Analog switch | |
US3171984A (en) | High speed switch utilizing two opposite conductivity transistors and capacitance | |
US4704548A (en) | High to low transition speed up circuit for TTL-type gates | |
US4042836A (en) | Field effect transistor switch | |
USRE37778E1 (en) | Current limiting circuit | |
US3585407A (en) | A complementary transistor switch using a zener diode | |
US4800294A (en) | Pin driver circuit | |
USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
US5808514A (en) | Three state output method and apparatus for high speed amplifiers | |
US5023481A (en) | Totem pole circuit with additional diode coupling | |
US5343165A (en) | Amplifier having a symmetrical output characteristic | |
US4528463A (en) | Bipolar digital peripheral driver transistor circuit | |
US5315170A (en) | Track and hold circuit | |
US6717450B1 (en) | Monolithic I-load architecture for automatic test equipment | |
JP2891386B2 (ja) | ドライバ回路 | |
US4803442A (en) | Low power buffer amplifier | |
US4140926A (en) | Inverted transistor circuits for monolithic integrated circuit application | |
US3609398A (en) | High-speed integrated logic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |