JP2834739B2 - 双方向スイッチング回路 - Google Patents
双方向スイッチング回路Info
- Publication number
- JP2834739B2 JP2834739B2 JP63133710A JP13371088A JP2834739B2 JP 2834739 B2 JP2834739 B2 JP 2834739B2 JP 63133710 A JP63133710 A JP 63133710A JP 13371088 A JP13371088 A JP 13371088A JP 2834739 B2 JP2834739 B2 JP 2834739B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- transistor
- write
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は双方向スイッチング回路、特に被スイッチン
グ回路の電位差に応じて任意の方向に電流を流すことの
できる簡単な構造でIC化の容易な双方向スイッチング回
路の改良に関するものである。
グ回路の電位差に応じて任意の方向に電流を流すことの
できる簡単な構造でIC化の容易な双方向スイッチング回
路の改良に関するものである。
[従来の技術] 各種の電子回路において、スイッチング回路が広範囲
に用いられ、このようなスイッチング回路はスイッチン
グ素子、半導体スイッチング回路その他で構成され被ス
イッチング回路に応じて各種使い分けられている。
に用いられ、このようなスイッチング回路はスイッチン
グ素子、半導体スイッチング回路その他で構成され被ス
イッチング回路に応じて各種使い分けられている。
[発明が解決しようとする課題] しかしながら、従来において、被スイッチング回路の
電位差に応じて、特定の定まった方向でのみスイッチン
グ作用を行う双方向スイッチング回路を得ようとする
と、回路構成が複雑となり、特に簡単にIC化可能な回路
を得ることが困難であるという課題があった。
電位差に応じて、特定の定まった方向でのみスイッチン
グ作用を行う双方向スイッチング回路を得ようとする
と、回路構成が複雑となり、特に簡単にIC化可能な回路
を得ることが困難であるという課題があった。
本発明は上記従来の課題に鑑み為されたものであり、
その目的は、簡単な回路構成でIC化可能なかつ出力端子
に接続された被スイッチング回路の電位差に応じて所定
の方向で電流を流すことのできる改良された双方向スイ
ッチング回路を提供することにある。
その目的は、簡単な回路構成でIC化可能なかつ出力端子
に接続された被スイッチング回路の電位差に応じて所定
の方向で電流を流すことのできる改良された双方向スイ
ッチング回路を提供することにある。
[課題を解決するための手段] 上記目的を達成するために、本発明に係る双方向スイ
ッチング回路は、第1のスイッチングトランジスタとそ
れに順方向で直列接続された逆流防止用の第1のダイオ
ードとを有する第1のスイッチング回路と、前記第1の
スイッチング回路と逆方向に電流が流れるように前記第
1のスイッチング回路に並列接続された回路であって、
第2のスイッチングトランジスタとそれに順方向に直列
接続された逆流防止用の第2のダイオードとを有する第
2のスイッチング回路と、前記第1のスイッチング回路
と前記第2のスイッチング回路の両接続点に設けられ、
被スイッチング回路が接続される2つの出力端子と、前
記第1のスイッチング回路及び前記第2のスイッチング
回路をオンオフ制御する制御信号供給回路と、を含み、
前記制御信号供給回路は、前記第1のスイッチングトラ
ンジスタのベースにそれをオン動作させる制御信号を供
給する第1の制御トランジスタと、前記第2のスイッチ
ングトランジスタのベースにそれをオン動作させる制御
信号を供給する第2の制御トランジスタと、定電圧源か
ら供給される直流の定電圧を定電流に変換し、その定電
流を前記第1の制御トランジスタ及び前記第2の制御ト
ランジスタのベースに供給するための定電流回路と、制
御端子からの信号に従って、前記第1の制御トランジス
タ及び前記第2の制御トランジスタのベース電位を制御
し、これによって前記第1の制御トランジスタ及び前記
第2の制御トランジスタをオンオフ制御する第3の制御
トランジスタと、を含むことを特徴とする。
ッチング回路は、第1のスイッチングトランジスタとそ
れに順方向で直列接続された逆流防止用の第1のダイオ
ードとを有する第1のスイッチング回路と、前記第1の
スイッチング回路と逆方向に電流が流れるように前記第
1のスイッチング回路に並列接続された回路であって、
第2のスイッチングトランジスタとそれに順方向に直列
接続された逆流防止用の第2のダイオードとを有する第
2のスイッチング回路と、前記第1のスイッチング回路
と前記第2のスイッチング回路の両接続点に設けられ、
被スイッチング回路が接続される2つの出力端子と、前
記第1のスイッチング回路及び前記第2のスイッチング
回路をオンオフ制御する制御信号供給回路と、を含み、
前記制御信号供給回路は、前記第1のスイッチングトラ
ンジスタのベースにそれをオン動作させる制御信号を供
給する第1の制御トランジスタと、前記第2のスイッチ
ングトランジスタのベースにそれをオン動作させる制御
信号を供給する第2の制御トランジスタと、定電圧源か
ら供給される直流の定電圧を定電流に変換し、その定電
流を前記第1の制御トランジスタ及び前記第2の制御ト
ランジスタのベースに供給するための定電流回路と、制
御端子からの信号に従って、前記第1の制御トランジス
タ及び前記第2の制御トランジスタのベース電位を制御
し、これによって前記第1の制御トランジスタ及び前記
第2の制御トランジスタをオンオフ制御する第3の制御
トランジスタと、を含むことを特徴とする。
[作用] 従って、本発明によれば、両スイッチングトランジス
タのベース電流が制御信号として供給されたとき、双方
向スイッチング回路が駆動状態となり、このときにその
出力端子に接続された被スイッチング回路の電位差に応
じていずれかのスイッチング回路が導通し、所望の方向
に電流を流すことができる。また、両スイッチングトラ
ンジスタのベース電流が供給されなくなったとき、双方
向スイッチング回路が駆動せず、非導通状態になる。本
発明によれば、複数の制御トランジスタを基本構成とす
る制御信号供給回路によって、第1のスイッチング回路
及び第2のスイッチング回路を応答性よく制御でき、ま
た、被スイッチング回路とは別の直流の定電圧源を電源
として制御信号供給回路が動作するので安定かつ確実な
制御を行える。よって、特に、フロッピディスクドライ
ブのリード/ライト回路におけるライトターミネータ抵
抗の切り換え回路に本発明を適用するのが好適である。
タのベース電流が制御信号として供給されたとき、双方
向スイッチング回路が駆動状態となり、このときにその
出力端子に接続された被スイッチング回路の電位差に応
じていずれかのスイッチング回路が導通し、所望の方向
に電流を流すことができる。また、両スイッチングトラ
ンジスタのベース電流が供給されなくなったとき、双方
向スイッチング回路が駆動せず、非導通状態になる。本
発明によれば、複数の制御トランジスタを基本構成とす
る制御信号供給回路によって、第1のスイッチング回路
及び第2のスイッチング回路を応答性よく制御でき、ま
た、被スイッチング回路とは別の直流の定電圧源を電源
として制御信号供給回路が動作するので安定かつ確実な
制御を行える。よって、特に、フロッピディスクドライ
ブのリード/ライト回路におけるライトターミネータ抵
抗の切り換え回路に本発明を適用するのが好適である。
[実施例] 以下、図面に基づいて本発明の好適な実施例を説明す
る。
る。
第1図には本発明に係る双方向スイッチング回路の好
適な実施例が示され、スイッチング回路は符号10で示さ
れ、このスイッチング回路10は被スイッチング回路に接
続される出力端子12、14、スイッチングトランジスタの
ベース電流供給源を制御する端子16及び実施例における
定電流回路に電源電圧を供給する電源端子18を含む。
適な実施例が示され、スイッチング回路は符号10で示さ
れ、このスイッチング回路10は被スイッチング回路に接
続される出力端子12、14、スイッチングトランジスタの
ベース電流供給源を制御する端子16及び実施例における
定電流回路に電源電圧を供給する電源端子18を含む。
本発明における双方向スイッチング回路10は一対の反
対極性で並列接続されたスイッチング回路20、22を含
み、両スイッチング回路20、22はその内部構造が同一で
あり、前述したように反対極性に接続され、以下に一方
のスイッチング回路20のみを説明する。
対極性で並列接続されたスイッチング回路20、22を含
み、両スイッチング回路20、22はその内部構造が同一で
あり、前述したように反対極性に接続され、以下に一方
のスイッチング回路20のみを説明する。
図から明らかなごとくスイッチング回路20は実施例に
おいてpnpトランジスタから成るスイッチングトランジ
スタ24を含み、このスイッチングトランジスタ24のベー
スエミッタ間にはリーク吸収および放電用抵抗26が接続
され、またこのスイッチングトランジスタ24には、実施
例においてそのコレクタ側にダイオード28が順方向で接
続されている。
おいてpnpトランジスタから成るスイッチングトランジ
スタ24を含み、このスイッチングトランジスタ24のベー
スエミッタ間にはリーク吸収および放電用抵抗26が接続
され、またこのスイッチングトランジスタ24には、実施
例においてそのコレクタ側にダイオード28が順方向で接
続されている。
前記スイッチング回路20とこれに反対極性で並列接続
されたスイッチング回路とはその両端が前述した出力端
子12、14を形成し図示していない外部の被スイッチング
回路と接続される。
されたスイッチング回路とはその両端が前述した出力端
子12、14を形成し図示していない外部の被スイッチング
回路と接続される。
本発明において、前記両スイッチング回路20、22のス
イッチングトランジスタは前述した制御端子16にて制御
され、実施例において、前記制御端子16からの入力は制
御トランジスタ30のベース入力に供給され、制御トラン
ジスタ30のエミッタは接地され、そのコレクタは定電流
回路に接続され、この定電流回路の出力が前記スイッチ
ングトランジスタ24のベース入力に接続されベース電流
を供給している。
イッチングトランジスタは前述した制御端子16にて制御
され、実施例において、前記制御端子16からの入力は制
御トランジスタ30のベース入力に供給され、制御トラン
ジスタ30のエミッタは接地され、そのコレクタは定電流
回路に接続され、この定電流回路の出力が前記スイッチ
ングトランジスタ24のベース入力に接続されベース電流
を供給している。
実施例において、定電流回路は前記電源端子18に抵抗
32を介してアノードが接続された定電流回路内のダイオ
ード34を含み、この定電流ダイオード34のカソードは抵
抗36を介して接地されている。また、ダイオード34のア
ノードと接地間には定電流回路リーク吸収用の抵抗37が
接続されている。
32を介してアノードが接続された定電流回路内のダイオ
ード34を含み、この定電流ダイオード34のカソードは抵
抗36を介して接地されている。また、ダイオード34のア
ノードと接地間には定電流回路リーク吸収用の抵抗37が
接続されている。
そして、前記ダイオード34と抵抗32との接続点はそれ
ぞれスイッチング回路20、22のスイッチングトランジス
タのベース端子にコレクタが接続された定電流回路内の
トランジスタ38、40のベース入力に接続され、定電流回
路内のトランジスタ38、40はそれぞれそのエミッタ端子
が抵抗42、44を介して接地されている。
ぞれスイッチング回路20、22のスイッチングトランジス
タのベース端子にコレクタが接続された定電流回路内の
トランジスタ38、40のベース入力に接続され、定電流回
路内のトランジスタ38、40はそれぞれそのエミッタ端子
が抵抗42、44を介して接地されている。
従って、前記制御端子16に「H」信号が供給される
と、制御トランジスタ30がオン作動し、この結果、各定
電流回路のトランジスタ38、40はオフ状態となり、両ス
イッチング回路20、22はそれぞれのスイッチングトラン
ジスタ24にベース電流が供給されずオフ作動状態となる
ので出力端子12、14から外部に接続された被スイッチン
グ回路は非導通状態に維持される。
と、制御トランジスタ30がオン作動し、この結果、各定
電流回路のトランジスタ38、40はオフ状態となり、両ス
イッチング回路20、22はそれぞれのスイッチングトラン
ジスタ24にベース電流が供給されずオフ作動状態となる
ので出力端子12、14から外部に接続された被スイッチン
グ回路は非導通状態に維持される。
一方、前記制御端子16に「L」信号が供給されると、
制御トランジスタ30がオフ作動し、この結果、各定電流
回路内のトランジスタ38、40は共に制御トランジスタ30
の制御を受けずに、それぞれベース電位が上昇して定電
流を流すオン作動状態となり、この結果両スイッチング
回路20、22の各スイッチングトランジスタ24をオン作動
し、被スイッチング回路を導通させる。
制御トランジスタ30がオフ作動し、この結果、各定電流
回路内のトランジスタ38、40は共に制御トランジスタ30
の制御を受けずに、それぞれベース電位が上昇して定電
流を流すオン作動状態となり、この結果両スイッチング
回路20、22の各スイッチングトランジスタ24をオン作動
し、被スイッチング回路を導通させる。
そして、この導通状態では被スイッチング回路の電位
差に応じて任意の方向に電流を流すことができ、例え
ば、出力端子12が出力端子14よりスイッチング回路を導
通させるのに必要なだけ高電位となると、スイッチング
回路20が非導通そしてスイッチング回路22が導通状態と
なり、端子12からスイッチング回路22を介して出力端子
14に電流を流すことができる。
差に応じて任意の方向に電流を流すことができ、例え
ば、出力端子12が出力端子14よりスイッチング回路を導
通させるのに必要なだけ高電位となると、スイッチング
回路20が非導通そしてスイッチング回路22が導通状態と
なり、端子12からスイッチング回路22を介して出力端子
14に電流を流すことができる。
一方、出力端子14が端子12よりスイッチング回路を導
通させるのに必要なだけ高電位である場合には、前述し
た作用と逆に、スイッチング回路20を通って電流を流す
ことができ、双方向スイッチング作用を得ることが可能
となる。
通させるのに必要なだけ高電位である場合には、前述し
た作用と逆に、スイッチング回路20を通って電流を流す
ことができ、双方向スイッチング作用を得ることが可能
となる。
第2図には本発明に係る双方向スイッチング回路を用
いた好適な実施例が示され、この実施例は、フロッピデ
ィスクドライブのリード/ライト回路におけるライトタ
ーミネータ抵抗の切り替え回路に本発明に係る双方向ス
イッチング回路を4個用いた実施例を示す。
いた好適な実施例が示され、この実施例は、フロッピデ
ィスクドライブのリード/ライト回路におけるライトタ
ーミネータ抵抗の切り替え回路に本発明に係る双方向ス
イッチング回路を4個用いた実施例を示す。
第2図の実施例を説明する前に、従来のフロッピディ
スクドライブのリード/ライト回路を第3図に基づいて
説明する。
スクドライブのリード/ライト回路を第3図に基づいて
説明する。
周知のごとく、フロッピディスクドライブは連続的に
定速回転するフロッピディスクの磁気記録面にリード/
ライトヘッドを密接させ、該リード/ライトヘッドに内
蔵されているリード/ライトコイルにてフロッピディス
クに情報のリード/ライトを行う。
定速回転するフロッピディスクの磁気記録面にリード/
ライトヘッドを密接させ、該リード/ライトヘッドに内
蔵されているリード/ライトコイルにてフロッピディス
クに情報のリード/ライトを行う。
前記ライト作用は、所望の記録データに従った交流信
号をライト回路からリード/ライトコイルに供給して行
われ、このときの電流の向きによって所望の方向で磁気
記録面のトラックに沿った磁化作用が行われ、所望の記
録データがフロッピディスクのトラックに沿って記録さ
れる。
号をライト回路からリード/ライトコイルに供給して行
われ、このときの電流の向きによって所望の方向で磁気
記録面のトラックに沿った磁化作用が行われ、所望の記
録データがフロッピディスクのトラックに沿って記録さ
れる。
一方、データのリード作用は、リード/ライトヘッド
がフロッピディスクのトラックに沿って相対移動すると
きに、フロッピディスクに記録された磁化方向に従って
リード/ライトコイルに電流が誘起され、この微弱な誘
起電流を増幅して所望のリード信号を得ることができ
る。
がフロッピディスクのトラックに沿って相対移動すると
きに、フロッピディスクに記録された磁化方向に従って
リード/ライトコイルに電流が誘起され、この微弱な誘
起電流を増幅して所望のリード信号を得ることができ
る。
近年のフロッピディスクドライブは両面型が広く用い
られ、両サイドに対してそれぞれ別個のリード/ライト
ヘッドが設けられ、必要に応じていずれかのサイドが選
択されている。
られ、両サイドに対してそれぞれ別個のリード/ライト
ヘッドが設けられ、必要に応じていずれかのサイドが選
択されている。
第3図において、リード/ライトIC100には外付けで
サイド「0」側のリード/ライトヘッドコイル106とタ
ーミネータ抵抗110が並列接続され、サイド「1」側の
リード/ライトヘッドコイル108とターミネータ抵抗112
が並列接続されている。これらのターミネータ抵抗11
0、112はライト時のリンギングあるいはリード時のノイ
ズ除去の為に有用である。
サイド「0」側のリード/ライトヘッドコイル106とタ
ーミネータ抵抗110が並列接続され、サイド「1」側の
リード/ライトヘッドコイル108とターミネータ抵抗112
が並列接続されている。これらのターミネータ抵抗11
0、112はライト時のリンギングあるいはリード時のノイ
ズ除去の為に有用である。
前記両ヘッドコイル106、108のいずれかをフロッピデ
ィスクの使用面に対応して選択するため、両コイル10
6、108は切替えトランジスタ114、116を介して電源と接
続され、いずれかの切替えトランジスタ114、116をオン
作動することにより、所望サイドのヘッドのみが作動状
態となり、このように切替えトランジスタ114、116を介
して電源電圧を各ヘッド102、104に供給する形式がコモ
ンタイプとして知らている。
ィスクの使用面に対応して選択するため、両コイル10
6、108は切替えトランジスタ114、116を介して電源と接
続され、いずれかの切替えトランジスタ114、116をオン
作動することにより、所望サイドのヘッドのみが作動状
態となり、このように切替えトランジスタ114、116を介
して電源電圧を各ヘッド102、104に供給する形式がコモ
ンタイプとして知らている。
前記リード/ライトIC100は図においてその1部が示
されており、前記各コイル106、108に対してダイオード
群118、120、122、124を介してライト制御トランジスタ
126、128のコレクタに接続され、両トランジスタ126、1
28のエミッタは定電流回路130を介して接地されてい
る。
されており、前記各コイル106、108に対してダイオード
群118、120、122、124を介してライト制御トランジスタ
126、128のコレクタに接続され、両トランジスタ126、1
28のエミッタは定電流回路130を介して接地されてい
る。
そして、前記両ターミネータ抵抗110、112には両者に
対して並列にライトターミネータ抵抗132が並列的に接
続されている。
対して並列にライトターミネータ抵抗132が並列的に接
続されている。
従って、ライト作用時、ライト制御トランジスタ12
6、128のオンオフ制御によって、いずれかの選択された
コイル106又は108にライト信号が供給され、前述したデ
ータの書込みが行われると共に、このときにはいずれの
コイル106、108に対してもライトターミネータ抵抗132
が共通に並列接続され、単一のライトターミネータ抵抗
132を両サイドのコイルに共用することができる。
6、128のオンオフ制御によって、いずれかの選択された
コイル106又は108にライト信号が供給され、前述したデ
ータの書込みが行われると共に、このときにはいずれの
コイル106、108に対してもライトターミネータ抵抗132
が共通に並列接続され、単一のライトターミネータ抵抗
132を両サイドのコイルに共用することができる。
しかしながら、最近、リード/ライトコイル106,108
に切替えトランジスタ114、116を介することなく直接電
源電圧を供給する回路が提案され、回路構成の簡略化に
有益である。
に切替えトランジスタ114、116を介することなく直接電
源電圧を供給する回路が提案され、回路構成の簡略化に
有益である。
従来のコモンタイプに代わるこの回路は、しかしなが
ら、サイド「0」/サイド「1」の切替えをリード/ラ
イトIC100の内部で行わなければならず、この結果、ラ
イトターミネータ抵抗132を共用すると、非使用側の回
路に電流が回り込み誤書き込みを起こす事態を生じ、こ
のために、従来回路は使用できなかった。そのため、今
までのコモンタイプではライト時、リード時各々におい
て理想的なターミネータ抵抗を設定することができた
が、直接電源電圧を供給する回路を使用することによ
り、リード時とライト時を同じ抵抗でターミネートしな
ければならなくなった。
ら、サイド「0」/サイド「1」の切替えをリード/ラ
イトIC100の内部で行わなければならず、この結果、ラ
イトターミネータ抵抗132を共用すると、非使用側の回
路に電流が回り込み誤書き込みを起こす事態を生じ、こ
のために、従来回路は使用できなかった。そのため、今
までのコモンタイプではライト時、リード時各々におい
て理想的なターミネータ抵抗を設定することができた
が、直接電源電圧を供給する回路を使用することによ
り、リード時とライト時を同じ抵抗でターミネートしな
ければならなくなった。
前述した第2図の回路は、従来通りライトターミネー
タ抵抗サイド「0」/サイド「1」の共用化を図りなが
らライト時、リード時各々において理想的なターミネー
タ抵抗を設定できる上に電源電圧の直接印加を可能とす
るように、リード/ライトIC内部に本発明に係る双方向
スイッチング回路を組み合わせて内蔵したことを特徴と
する。
タ抵抗サイド「0」/サイド「1」の共用化を図りなが
らライト時、リード時各々において理想的なターミネー
タ抵抗を設定できる上に電源電圧の直接印加を可能とす
るように、リード/ライトIC内部に本発明に係る双方向
スイッチング回路を組み合わせて内蔵したことを特徴と
する。
第2図において、従来と同様にリード/ライトIC50に
は外付けによりサイド「0」側のリード/ライトヘッド
コイル56とターミネータ抵抗60が並列接続され、そして
サイド「1」側のリード/ライトヘッドコイル58とター
ミネータ抵抗62が並列接続されている。
は外付けによりサイド「0」側のリード/ライトヘッド
コイル56とターミネータ抵抗60が並列接続され、そして
サイド「1」側のリード/ライトヘッドコイル58とター
ミネータ抵抗62が並列接続されている。
この実施例において、両コイル56、58には電源が直接
接続され、一方、リード/ライトIC50内部には、両コイ
ル56、58の各端子に対してそれぞれ別個にライト電流切
り替えトランジスタ64、66、68、70が接続され、各トラ
ンジスタのエミッタが定電流源72を介して接地されてい
る。
接続され、一方、リード/ライトIC50内部には、両コイ
ル56、58の各端子に対してそれぞれ別個にライト電流切
り替えトランジスタ64、66、68、70が接続され、各トラ
ンジスタのエミッタが定電流源72を介して接地されてい
る。
従って、ライト電流切替えトランジスタ68、70をオフ
し64、66をライト・データ入力によってオンオフに切り
替わるようにすればサイド「0」側のリード/ライトヘ
ッド52が作動状態となり、一方ライト電流切替えトラン
ジスタ64、66をオフし、68、70をライト・データ入力に
よってオンオフ切り替わるようにすれば、他方のサイド
「1」側のリード/ライトヘッド54が作動状態となる。
し64、66をライト・データ入力によってオンオフに切り
替わるようにすればサイド「0」側のリード/ライトヘ
ッド52が作動状態となり、一方ライト電流切替えトラン
ジスタ64、66をオフし、68、70をライト・データ入力に
よってオンオフ切り替わるようにすれば、他方のサイド
「1」側のリード/ライトヘッド54が作動状態となる。
前述したように、このような電源直結型のリード/ラ
イト回路において、今までは、リード時とライト時各々
においてターミネータ抵抗を切り替えることができなか
ったが、本実施例によれば、前記ライトターミネータ抵
抗74と各ライト制御トランジスタ64、66、68、70との間
に本発明に係る双方向スイッチング回路を接続すること
によって所望のスイッチング作用が行われる。
イト回路において、今までは、リード時とライト時各々
においてターミネータ抵抗を切り替えることができなか
ったが、本実施例によれば、前記ライトターミネータ抵
抗74と各ライト制御トランジスタ64、66、68、70との間
に本発明に係る双方向スイッチング回路を接続すること
によって所望のスイッチング作用が行われる。
実施例において双方向スイッチング回路は4個設けら
れ、すなわち、ライトターミネータ抵抗74の一端とライ
ト制御トランジスタ64のコレクタとの間に双方向スイッ
チング回路10aがまた前記抵抗74の一端とライト制御ト
ランジスタ68との間には双方向スイッチング回路10bが
接続されている。
れ、すなわち、ライトターミネータ抵抗74の一端とライ
ト制御トランジスタ64のコレクタとの間に双方向スイッ
チング回路10aがまた前記抵抗74の一端とライト制御ト
ランジスタ68との間には双方向スイッチング回路10bが
接続されている。
同様にライトターミネータ抵抗の他端とライト制御ト
ランジスタ66及び70との間にはそれぞれ双方向スイッチ
ング回路10c、10dが接続されている。
ランジスタ66及び70との間にはそれぞれ双方向スイッチ
ング回路10c、10dが接続されている。
従って、第2図の実施例によれば、サイド「0」側が
作動しているときには双方向スイッチング回路10aと10c
が駆動状態となり、双方向スイッチング回路10b、10dが
非駆動状態に制御され、これによって、ライトターミネ
ータ抵抗74はサイド「0」側のコイル56に並列接続さ
れ、このときにサイド「1」側への電流の回り込みを確
実に防止可能である。
作動しているときには双方向スイッチング回路10aと10c
が駆動状態となり、双方向スイッチング回路10b、10dが
非駆動状態に制御され、これによって、ライトターミネ
ータ抵抗74はサイド「0」側のコイル56に並列接続さ
れ、このときにサイド「1」側への電流の回り込みを確
実に防止可能である。
一方、サイド「1」側の作動時には前記双方向スイッ
チング回路10a、10cは非駆動状態に制御され、双方向ス
イッチング回路10bと10dとが駆動状態になり、ライトタ
ーミネータ抵抗74はサイド「1」側のリード/ライトコ
イル58に並列接続されることとなる。
チング回路10a、10cは非駆動状態に制御され、双方向ス
イッチング回路10bと10dとが駆動状態になり、ライトタ
ーミネータ抵抗74はサイド「1」側のリード/ライトコ
イル58に並列接続されることとなる。
従って、第2図の実施例によれば、ライト・ターミネ
ータ抵抗をサイド「0」サイド「1」で共用しながらラ
イト時、リード時各々において理想的なターミネータ抵
抗を設定できる上にリード/ライトヘッドコイル56、58
に電源電圧を直接供給することが可能となり、また前記
双方向スイッチング回路10はリード/ライトIC50内にそ
のまま集積化して組み込むことが可能となり、外付け回
路により、ターミネータ抵抗の切り替えを必要とするこ
とのない簡易型リード/ライトICを形成することができ
る。
ータ抵抗をサイド「0」サイド「1」で共用しながらラ
イト時、リード時各々において理想的なターミネータ抵
抗を設定できる上にリード/ライトヘッドコイル56、58
に電源電圧を直接供給することが可能となり、また前記
双方向スイッチング回路10はリード/ライトIC50内にそ
のまま集積化して組み込むことが可能となり、外付け回
路により、ターミネータ抵抗の切り替えを必要とするこ
とのない簡易型リード/ライトICを形成することができ
る。
もちろん、詳細には図示していないが、リード/ライ
トIC50がリード作用を行う場合には、前記双方向スイッ
チング回路10はすべて非駆動状態とされ、ライトターミ
ネータ抵抗74がリード時に用いられることはない。従っ
て、リード時とライト時とで異なるターミネータ抵抗値
を容易に設定可能である。
トIC50がリード作用を行う場合には、前記双方向スイッ
チング回路10はすべて非駆動状態とされ、ライトターミ
ネータ抵抗74がリード時に用いられることはない。従っ
て、リード時とライト時とで異なるターミネータ抵抗値
を容易に設定可能である。
第4図には本発明に係る双方向スイッチング回路の他
の実施例が示されており、第1図の実施例と同一または
対応部材には第1図の符号に200を加えて示している。
の実施例が示されており、第1図の実施例と同一または
対応部材には第1図の符号に200を加えて示している。
この第2実施例においても、スイッチング回路220、2
22は互いに反対極性で並列接続されており、その両端が
出力端子とされている。そして、各スイッチング回路22
0、222はそれぞれスイッチ可能なベース電流供給源をも
つスイッチングトランジスタ224と該スイッチングトラ
ンジスタ224に順方向で直列接続された逆流防止用のダ
イオード228とからなる。
22は互いに反対極性で並列接続されており、その両端が
出力端子とされている。そして、各スイッチング回路22
0、222はそれぞれスイッチ可能なベース電流供給源をも
つスイッチングトランジスタ224と該スイッチングトラ
ンジスタ224に順方向で直列接続された逆流防止用のダ
イオード228とからなる。
従って前記両スイッチングトランジスタ224のベース
入力に電流供給源からの制御信号を供給し、スイッチン
グトランジスタのオン作動時に両出力端子に接続された
被スイッチング回路の電位差によりいずれか一方のスイ
ッチング回路220または222を介して任意の方向に電流を
流すことができる。
入力に電流供給源からの制御信号を供給し、スイッチン
グトランジスタのオン作動時に両出力端子に接続された
被スイッチング回路の電位差によりいずれか一方のスイ
ッチング回路220または222を介して任意の方向に電流を
流すことができる。
本実施例において特徴的なことは、前記スイッチング
トランジスタ224がnpnトランジスタからなることであ
り、この結果トランジスタの寄生電流が減少するので大
きなドライブ能力を得ることができるという利点があ
る。
トランジスタ224がnpnトランジスタからなることであ
り、この結果トランジスタの寄生電流が減少するので大
きなドライブ能力を得ることができるという利点があ
る。
第4図において符号200は本実施例の定電流回路を示
し、スイッチングトランジスタのベース入力に制御信号
が供給される。
し、スイッチングトランジスタのベース入力に制御信号
が供給される。
前述した実施例において、本発明の双方向スイッチン
グ回路がフロッピディスクドライブのリード/ライト回
路に用いているが、本発明は他の任意のIC化される双方
向切替え回路に極めて有用である。
グ回路がフロッピディスクドライブのリード/ライト回
路に用いているが、本発明は他の任意のIC化される双方
向切替え回路に極めて有用である。
[発明の効果] 以上説明したように、本発明によれば、簡単な回路構
成によって、特にIC化の容易な任意に導通方向を変える
ことのできる双方向スイッチング回路を提供することが
できる。
成によって、特にIC化の容易な任意に導通方向を変える
ことのできる双方向スイッチング回路を提供することが
できる。
第1図は本発明に係る双方向スイッチング回路の好適な
実施例を示す回路図、 第2図は本発明に係る双方向スイッチング回路がフロッ
ピディスクドライブのリード/ライト回路に用いられた
実施例を示す回路図、 第3図は従来のフロッピディスクドライブのリード/ラ
イト回路図、 第4図は本発明の他の実施例を示す回路図である。 10……双方向スイッチング回路 12、14……出力端子 16……制御端子 20、22……スイッチング回路 24……スイッチングトランジスタ 26……バイアス抵抗 28……ダイオード 50……リード/ライトIC 52,54……リード/ライトヘッド 56、58……リード/ライトコア 74……ライトターミネータ抵抗
実施例を示す回路図、 第2図は本発明に係る双方向スイッチング回路がフロッ
ピディスクドライブのリード/ライト回路に用いられた
実施例を示す回路図、 第3図は従来のフロッピディスクドライブのリード/ラ
イト回路図、 第4図は本発明の他の実施例を示す回路図である。 10……双方向スイッチング回路 12、14……出力端子 16……制御端子 20、22……スイッチング回路 24……スイッチングトランジスタ 26……バイアス抵抗 28……ダイオード 50……リード/ライトIC 52,54……リード/ライトヘッド 56、58……リード/ライトコア 74……ライトターミネータ抵抗
Claims (1)
- 【請求項1】第1のスイッチングトランジスタとそれに
順方向で直列接続された逆流防止用の第1のダイオード
とを有する第1のスイッチング回路と、 前記第1のスイッチング回路と逆方向に電流が流れるよ
うに前記第1のスイッチング回路に並列接続された回路
であって、第2のスイッチングトランジスタとそれに順
方向に直列接続された逆流防止用の第2のダイオードと
を有する第2のスイッチング回路と、 前記第1のスイッチング回路と前記第2のスイッチング
回路の両接続点に設けられ、被スイッチング回路が接続
される2つの出力端子と、 前記第1のスイッチング回路及び前記第2のスイッチン
グ回路をオンオフ制御する制御信号供給回路と、 を含み、 前記制御信号供給回路は、 前記第1のスイッチングトランジスタのベースにそれを
オン動作させる制御信号を供給する第1の制御トランジ
スタと、 前記第2のスイッチングトランジスタのベースにそれを
オン動作させる制御信号を供給する第2の制御トランジ
スタと、 定電圧源から供給される直流の定電圧を定電流に変換
し、その定電流を前記第1の制御トランジスタ及び前記
第2の制御トランジスタのベースに供給するための定電
流回路と、 制御端子からの信号に従って、前記第1の制御トランジ
スタ及び前記第2の制御トランジスタのベース電位を制
御し、これによって前記第1の制御トランジスタ及び前
記第2の制御トランジスタをオンオフ制御する第3の制
御トランジスタと、 を含むことを特徴とする双方向スイッチング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63133710A JP2834739B2 (ja) | 1988-05-30 | 1988-05-30 | 双方向スイッチング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63133710A JP2834739B2 (ja) | 1988-05-30 | 1988-05-30 | 双方向スイッチング回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01300713A JPH01300713A (ja) | 1989-12-05 |
JP2834739B2 true JP2834739B2 (ja) | 1998-12-14 |
Family
ID=15111083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63133710A Expired - Fee Related JP2834739B2 (ja) | 1988-05-30 | 1988-05-30 | 双方向スイッチング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2834739B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS588236U (ja) * | 1981-07-08 | 1983-01-19 | 太陽誘電株式会社 | トランジスタ交流スイツチ |
JPS61234620A (ja) * | 1985-04-10 | 1986-10-18 | Nissin Electric Co Ltd | 交流スイツチ回路 |
-
1988
- 1988-05-30 JP JP63133710A patent/JP2834739B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01300713A (ja) | 1989-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5612828A (en) | Write driver with improvements for risetime | |
KR960014972A (ko) | 기록 드라이버 회로 | |
US5132852A (en) | Read/write preamplifier with head isolation | |
US4631419A (en) | Transistor switch and driver circuit | |
EP0609993B1 (en) | Assisted low voltage write circuit | |
JP3281093B2 (ja) | ダンピング回路 | |
JPH0775043B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
US6268756B1 (en) | Fast high side switch for hard disk drive preamplifiers | |
US20030184901A1 (en) | Magnetic head driver circuit and magnetic storage device | |
JP2834739B2 (ja) | 双方向スイッチング回路 | |
JP3613595B2 (ja) | 磁気ヘッド駆動回路 | |
KR20000028667A (ko) | 교차결합형 에이치-구동 장치 및 에이치-구동 회로와 저항 용량 시상수의 선택적 감소 방법 | |
US4792868A (en) | Recording/reproducing device with means for switching inductance of such device for use in a floppy disk apparatus | |
JP2647645B2 (ja) | 磁気記録装置 | |
US5680268A (en) | Apparatus for magnetic recording and playback having a recording/playback coil split by a center tap and supplying an unbalanced write current | |
US20030151839A1 (en) | Magnetic disk drive | |
KR900003597B1 (ko) | 헤드 절환 회로 | |
JPH0414405B2 (ja) | ||
JPH0697486B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
US3458725A (en) | Semiconductor switch circuit | |
JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
JP2636251B2 (ja) | 差動スイッチ型のドライブ回路 | |
JPH05266405A (ja) | 磁気ヘッドのライト駆動回路 | |
JP2786338B2 (ja) | 磁気記録装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |