JPH0697486B2 - 磁気デイスク装置のデ−タ読み出し及び書き込み回路 - Google Patents
磁気デイスク装置のデ−タ読み出し及び書き込み回路Info
- Publication number
- JPH0697486B2 JPH0697486B2 JP25346786A JP25346786A JPH0697486B2 JP H0697486 B2 JPH0697486 B2 JP H0697486B2 JP 25346786 A JP25346786 A JP 25346786A JP 25346786 A JP25346786 A JP 25346786A JP H0697486 B2 JPH0697486 B2 JP H0697486B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- winding
- write
- read
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フロツピーデイスク等の磁気デイスクを使用
してデータの読み出し及び書き込み（リード／ライト）
を行うための回路に関し、更に詳細には、電圧ロス及び
電力損失の少ないリード／ライト回路に関する。
してデータの読み出し及び書き込み（リード／ライト）
を行うための回路に関し、更に詳細には、電圧ロス及び
電力損失の少ないリード／ライト回路に関する。
第２図に示す如く、一般にフロツピーデイスクと呼ばれ
ている磁気デイスク１をデイスクモータ２で回転し、第
１及び第２の磁気ヘツド３、４でデータの読み出し及び
書き込み（リード／ライト）を行うデイスク装置は広く
使用されている。このデイスク装置で、ヘッド３、４の
デイスク半径方向の位置決めは、原理的に示す移動機構
５によつて行われる。ヘッド３、４に接続されたリード
／ライト回路６からはライン７によつてホスト装置にリ
ードデータが送られ、またホスト装置からライン８によ
つて書き込みデータが与えられ、且つライン９によつて
ヘツド３、４の切り換え信号（サイドセレクト信号）が
与えられる。第１のヘツド３は、第３図に示す如くトン
ネルイレーズ形式に構成され、１つのリード／ライトギ
ヤツプ10を有するリード／ライトヘツド11と、２つの消
去ギヤツプ12、13を有する消去ヘツド14とから成る。リ
ード／ライトギヤツプ10はリード／ライトコア15中に設
けられ、このコア15にはセンタタツプ19を有するリード
／ライト巻線18が巻き回されている。消去ギヤツプ12、
13はコア16、17に設けられ、コア16、17には共通に消去
巻線20が巻き回されている。なお、第２図のデイスク上
側に配置されている第２のヘツド４も、第３図の第１の
ヘツド３と同様に構成されている。
ている磁気デイスク１をデイスクモータ２で回転し、第
１及び第２の磁気ヘツド３、４でデータの読み出し及び
書き込み（リード／ライト）を行うデイスク装置は広く
使用されている。このデイスク装置で、ヘッド３、４の
デイスク半径方向の位置決めは、原理的に示す移動機構
５によつて行われる。ヘッド３、４に接続されたリード
／ライト回路６からはライン７によつてホスト装置にリ
ードデータが送られ、またホスト装置からライン８によ
つて書き込みデータが与えられ、且つライン９によつて
ヘツド３、４の切り換え信号（サイドセレクト信号）が
与えられる。第１のヘツド３は、第３図に示す如くトン
ネルイレーズ形式に構成され、１つのリード／ライトギ
ヤツプ10を有するリード／ライトヘツド11と、２つの消
去ギヤツプ12、13を有する消去ヘツド14とから成る。リ
ード／ライトギヤツプ10はリード／ライトコア15中に設
けられ、このコア15にはセンタタツプ19を有するリード
／ライト巻線18が巻き回されている。消去ギヤツプ12、
13はコア16、17に設けられ、コア16、17には共通に消去
巻線20が巻き回されている。なお、第２図のデイスク上
側に配置されている第２のヘツド４も、第３図の第１の
ヘツド３と同様に構成されている。
第４図は第２図及び第３図の装置でデータの読み出し及
び書き込みを行う従来の回路を示す。第１のヘツド３
は、センタタツプ19によつて第１の部分18aと第２の部
分18bとに分割されているリード／ライト巻線18と、そ
のセンタタツプ19に接続された消去巻線20とを含んでい
る。第２のヘツド４も同様にセンタタツプ22によつて第
１の部分21aと第２の部分21bとに分割されたリード／ラ
イト巻線21と、このセンタタツプ22に接続された消去巻
線23とを含んでいる。第１のヘツド３のリード／ライト
巻線18の第１の部分18aとセンタタツプと反対側の端は
第１のダイオード23と第１のトランジスタ24と例えば抵
抗から成る定電流回路25とを介してグランドライン26に
接続されている。第２の部分18bのセンタタツプと反対
側の端は第２のダイオード27と第２のトランジスタ28と
定電流回路25を介してグランドライン26に接続されてい
る。第２のヘツド４のリード／ライト巻線21の第１の部
分21a及び第２の部分21bは第３及び第４のダイオード2
9、30を介して第１及び第２のトランジスタ24、28のコ
レクタに接続されている。第１及び第２のトランジスタ
24、28は、ライトデータに基づいて交互にオン・オフ制
御されるものである。
び書き込みを行う従来の回路を示す。第１のヘツド３
は、センタタツプ19によつて第１の部分18aと第２の部
分18bとに分割されているリード／ライト巻線18と、そ
のセンタタツプ19に接続された消去巻線20とを含んでい
る。第２のヘツド４も同様にセンタタツプ22によつて第
１の部分21aと第２の部分21bとに分割されたリード／ラ
イト巻線21と、このセンタタツプ22に接続された消去巻
線23とを含んでいる。第１のヘツド３のリード／ライト
巻線18の第１の部分18aとセンタタツプと反対側の端は
第１のダイオード23と第１のトランジスタ24と例えば抵
抗から成る定電流回路25とを介してグランドライン26に
接続されている。第２の部分18bのセンタタツプと反対
側の端は第２のダイオード27と第２のトランジスタ28と
定電流回路25を介してグランドライン26に接続されてい
る。第２のヘツド４のリード／ライト巻線21の第１の部
分21a及び第２の部分21bは第３及び第４のダイオード2
9、30を介して第１及び第２のトランジスタ24、28のコ
レクタに接続されている。第１及び第２のトランジスタ
24、28は、ライトデータに基づいて交互にオン・オフ制
御されるものである。
リード／ライト巻線18のセンタタツプ19は、リード時に
オンになるトランジスタ31とライト時にオンになるトラ
ンジスタ32とを介して電源ライン33に接続されている。
なお、トランジスタ31はリード時に巻線18にバイアス電
圧を与えるためのものであり、ここには抵抗34が直列に
接続されている。第２のリード／ライト巻線21のセンタ
タツプ22にも図示が省略されているが、トランジスタ3
1、32と同様な回路が接続されている。
オンになるトランジスタ31とライト時にオンになるトラ
ンジスタ32とを介して電源ライン33に接続されている。
なお、トランジスタ31はリード時に巻線18にバイアス電
圧を与えるためのものであり、ここには抵抗34が直列に
接続されている。第２のリード／ライト巻線21のセンタ
タツプ22にも図示が省略されているが、トランジスタ3
1、32と同様な回路が接続されている。
各センタタップ19、22とグランドとの間には、ダイオー
ド35、36と抵抗37と、トランジスタ38とが接続されてい
る。各巻線18、21の両端とグランドとの間には、ダイオ
ード39、40、41、42と、抵抗43、44と、リード時にオン
になるスイツチ45とが接続されている。46はリード出力
検出用演算増幅器であり、この入力はダイオード47、48
を介して抵抗43、44の上端に接続されている。49はライ
ト時の振動電流低減用抵抗であり、ダイオード23、27、
29、30を介して各巻線18、21に並列に接続されている。
50、51はリード時にダイオード23、27、29、30を逆バイ
アスするものであり、これ等のカソードと電源ライン33
との間に接続されている。
ド35、36と抵抗37と、トランジスタ38とが接続されてい
る。各巻線18、21の両端とグランドとの間には、ダイオ
ード39、40、41、42と、抵抗43、44と、リード時にオン
になるスイツチ45とが接続されている。46はリード出力
検出用演算増幅器であり、この入力はダイオード47、48
を介して抵抗43、44の上端に接続されている。49はライ
ト時の振動電流低減用抵抗であり、ダイオード23、27、
29、30を介して各巻線18、21に並列に接続されている。
50、51はリード時にダイオード23、27、29、30を逆バイ
アスするものであり、これ等のカソードと電源ライン33
との間に接続されている。
第４図の第１及び第２のトランジスタ24、28は、例えば
第５図の回路によつて駆動される。Ｄフリツプフロツプ
FFのクロツク入力端子Ｃには、第６図（Ａ）に示す例え
ばMFM方式のライトデータがNOT回路で反転されて入力
し、Ｑ出力端子に第６図（Ｂ）に示す出力が、また出
力端子に第６図（Ｂ）と反対の出力が得られる。これ等
の出力はANDゲートA1、A2（NANDゲートの場合もある）
を通り、第４図の第１及び第２のトランジスタ24、28の
ベースに与えられる。今MFM方式について述べたが、FM
方式等においても同様に第１及び第２のトランジスタ2
4、28が駆動される。
第５図の回路によつて駆動される。Ｄフリツプフロツプ
FFのクロツク入力端子Ｃには、第６図（Ａ）に示す例え
ばMFM方式のライトデータがNOT回路で反転されて入力
し、Ｑ出力端子に第６図（Ｂ）に示す出力が、また出
力端子に第６図（Ｂ）と反対の出力が得られる。これ等
の出力はANDゲートA1、A2（NANDゲートの場合もある）
を通り、第４図の第１及び第２のトランジスタ24、28の
ベースに与えられる。今MFM方式について述べたが、FM
方式等においても同様に第１及び第２のトランジスタ2
4、28が駆動される。
第４図の回路で第１のヘツド３によつてデータを書き込
む時には、トランジスタ32と38とをオンにし、ライトデ
ータに基づいてトランジスタ24、28を交互にオン・オフ
させる。これにより、電源ライン33、トランジスタ32、
センタタツプ19、第１の部分18a、ダイオード23、第１
のトランジスタ24、定電流回路25、グランドライン26か
ら成る回路、及びセンタタツプ19から第２の部分18b、
ダイオード27、第２のトランジスタ28、定電流回路25、
グランドライン26に至る回路によつてライト電流が流
れ、且つ電源ライン33、トランジスタ32、消去コイル2
0、ダイオード35、抵抗37、トランジスタ38から成る回
路でトラツクトリミング用の消去電流が流れる。
む時には、トランジスタ32と38とをオンにし、ライトデ
ータに基づいてトランジスタ24、28を交互にオン・オフ
させる。これにより、電源ライン33、トランジスタ32、
センタタツプ19、第１の部分18a、ダイオード23、第１
のトランジスタ24、定電流回路25、グランドライン26か
ら成る回路、及びセンタタツプ19から第２の部分18b、
ダイオード27、第２のトランジスタ28、定電流回路25、
グランドライン26に至る回路によつてライト電流が流
れ、且つ電源ライン33、トランジスタ32、消去コイル2
0、ダイオード35、抵抗37、トランジスタ38から成る回
路でトラツクトリミング用の消去電流が流れる。
ここで問題になることは、ライト電流が流れる通路に、
約0.8V電圧降下するトランジスタ32と、約0.7V電圧降下
するダイオード23又は27と、約1.2V電圧降下する第１又
は第２のトランジスタ24、28と定電流回路25との組み合
せ部分とが含まれ、全体で約2.7Vの電圧ロスが生じるこ
とである。この様に電圧ロスが生じると、リード／ライ
ト回路６を個別部品とICとのいずれで構成するにして
も、発熱及び電力損失の低減、低電圧駆動化、コストの
低減の点で不利になる。
約0.8V電圧降下するトランジスタ32と、約0.7V電圧降下
するダイオード23又は27と、約1.2V電圧降下する第１又
は第２のトランジスタ24、28と定電流回路25との組み合
せ部分とが含まれ、全体で約2.7Vの電圧ロスが生じるこ
とである。この様に電圧ロスが生じると、リード／ライ
ト回路６を個別部品とICとのいずれで構成するにして
も、発熱及び電力損失の低減、低電圧駆動化、コストの
低減の点で不利になる。
従つて、本発明の目的は、電圧ロス、電力損失、発熱、
及びコストの低減が可能な読み出し及び書き込み回路を
提供することにある。
及びコストの低減が可能な読み出し及び書き込み回路を
提供することにある。
上記問題点を解決し、上記目的を達成するための本発明
は、実施例を示す図面の符号を参照して説明すると、磁
気コア15に読み出し兼書き込み用巻線18をセンタタツプ
19を有するように巻き回し、データ書き込み時には前記
センタタツプ19で分割された前記巻線18の第１の部分18
aと第２の部分18bとに交互に電流を流し、且つ前記巻線
18に並列に振動電流低減用抵抗49を接続し、データ読み
出し時には、前記巻線18の前記第１の部分18aと前記第
２の部分18bとの加算電圧を検出するように構成されて
いる読み出し及び書き込み回路において、書き込みデイ
ジタルデータに基づいて交互にオン・オフ制御される第
１及び第２のトランジスタ24、28と、データの書き込み
時にオン制御される第３及び第４のトランジスタ52、53
とを有し、直流電圧を印加するための一対の電源ライン
33、26間に、前記巻線18の前記第１の部分18aと前記第
３のトランジスタ52と前記第１のトランジスタ24とから
成る直列回路が接続されていると共に、前記巻線18の前
記第２の部分18bと前記第４のトランジスタ53と前記第
２のトランジスタ28とから成る直列回路も接続され、前
記振動電流低減用抵抗49の一端が前記第１のトランジス
タ24と前記第３のトランジスタ52との間に接続され、前
記振動電流低減用抵抗49の他端が前記第２のトランジス
タ28と前記第４のトランジスタ53との間に接続されてい
ることを特徴とする磁気ディスク装置のデータ読み出し
及び書き込み回路に係わるものである。
は、実施例を示す図面の符号を参照して説明すると、磁
気コア15に読み出し兼書き込み用巻線18をセンタタツプ
19を有するように巻き回し、データ書き込み時には前記
センタタツプ19で分割された前記巻線18の第１の部分18
aと第２の部分18bとに交互に電流を流し、且つ前記巻線
18に並列に振動電流低減用抵抗49を接続し、データ読み
出し時には、前記巻線18の前記第１の部分18aと前記第
２の部分18bとの加算電圧を検出するように構成されて
いる読み出し及び書き込み回路において、書き込みデイ
ジタルデータに基づいて交互にオン・オフ制御される第
１及び第２のトランジスタ24、28と、データの書き込み
時にオン制御される第３及び第４のトランジスタ52、53
とを有し、直流電圧を印加するための一対の電源ライン
33、26間に、前記巻線18の前記第１の部分18aと前記第
３のトランジスタ52と前記第１のトランジスタ24とから
成る直列回路が接続されていると共に、前記巻線18の前
記第２の部分18bと前記第４のトランジスタ53と前記第
２のトランジスタ28とから成る直列回路も接続され、前
記振動電流低減用抵抗49の一端が前記第１のトランジス
タ24と前記第３のトランジスタ52との間に接続され、前
記振動電流低減用抵抗49の他端が前記第２のトランジス
タ28と前記第４のトランジスタ53との間に接続されてい
ることを特徴とする磁気ディスク装置のデータ読み出し
及び書き込み回路に係わるものである。
上記発明の回路では、データを書き込む時に、一対の電
源ライン33、26間に、巻線18の第１の部分18a又は第２
の部分18bと、第３のトランジスタ52又は第４のトラン
ジスタ53と、第１のトランジスタ24又は第２のトランジ
スタ28とが介在した状態となり、第４図の回路に比較し
て半導体素子の数が１つ少なくなり、電圧ロス、発熱、
電力損失が少なくなる。
源ライン33、26間に、巻線18の第１の部分18a又は第２
の部分18bと、第３のトランジスタ52又は第４のトラン
ジスタ53と、第１のトランジスタ24又は第２のトランジ
スタ28とが介在した状態となり、第４図の回路に比較し
て半導体素子の数が１つ少なくなり、電圧ロス、発熱、
電力損失が少なくなる。
次に、本発明の実施例に係わるリード／ライト回路を第
１図によつて説明する。但し、第４図と共通する部分に
は同一の符号を付してその説明を省略する。第１図の第
１及び第２のヘツド３、４は第２図〜第４図に示すもの
と同一のものであり、且つリード／ライト回路以外の構
成も第２図と同一に構成されている。
１図によつて説明する。但し、第４図と共通する部分に
は同一の符号を付してその説明を省略する。第１図の第
１及び第２のヘツド３、４は第２図〜第４図に示すもの
と同一のものであり、且つリード／ライト回路以外の構
成も第２図と同一に構成されている。
第１図のリード／ライト回路では、リード／ライト巻線
18、21の各センタタツプ19、22がVCCの電源ライン33に
トランジスタを介さずに直接に接続されている。巻線18
の第１の部分18aと第２の部分18bとのセンタタツプと反
対側の端は、第３及び第４のトランジスタ52、53を介し
て第１及び第２のトランジスタ24、28のコレクタに接続
されている。巻線21の第１の部分21aと第２の部分21bの
センタタツプと反対側の端も、第５及び第６のトランジ
スタ54、55を介して第１及び第２のトランジスタ24、28
のコレクタに接続されている。第１及び第２のトランジ
スタ24、28のエミツタは例えば抵抗から成る定電流回路
29を介してグランドライン26に接続され、これ等のベー
スにはライトデータに対応して交互にオン・オフ制御信
号が供給される。
18、21の各センタタツプ19、22がVCCの電源ライン33に
トランジスタを介さずに直接に接続されている。巻線18
の第１の部分18aと第２の部分18bとのセンタタツプと反
対側の端は、第３及び第４のトランジスタ52、53を介し
て第１及び第２のトランジスタ24、28のコレクタに接続
されている。巻線21の第１の部分21aと第２の部分21bの
センタタツプと反対側の端も、第５及び第６のトランジ
スタ54、55を介して第１及び第２のトランジスタ24、28
のコレクタに接続されている。第１及び第２のトランジ
スタ24、28のエミツタは例えば抵抗から成る定電流回路
29を介してグランドライン26に接続され、これ等のベー
スにはライトデータに対応して交互にオン・オフ制御信
号が供給される。
第３及び第４のトランジスタ52、53のベースに共通に接
続された制御ライン56は、第１のヘツド３でデータを書
き込む時に第３及び第４のトランジスタ52、53をオンに
するための信号を供給するものである。第５及び第６の
トランジスタ54、55のベースに共通に接続された制御ラ
イン57は、第２のヘツド４でデータを書き込む時に第５
及び第６のトランジスタ54、55をオンにするための信号
を供給するものである。
続された制御ライン56は、第１のヘツド３でデータを書
き込む時に第３及び第４のトランジスタ52、53をオンに
するための信号を供給するものである。第５及び第６の
トランジスタ54、55のベースに共通に接続された制御ラ
イン57は、第２のヘツド４でデータを書き込む時に第５
及び第６のトランジスタ54、55をオンにするための信号
を供給するものである。
データ書き込み時の振動電流を低減させるための抵抗49
の一端は、第１のトランジスタ24と第３のトランジスタ
52との間に接続され、他端は第２のトランジスタ28と第
４のトランジスタ53との間に接続されている。VCCの電
源ライン33とグランドライン26との間に、第１及び第２
のヘツド３、４の消去巻線20、23が抵抗58、59と第７及
び第８のトランジスタ60、61とを介して接続されてい
る。第７のトランジスタ60は、第１のヘツド３でデータ
を書き込む時にオン制御され、第８のトランジスタ61は
第２のヘツド４でデータを書き込む時にオン制御される
ものである。
の一端は、第１のトランジスタ24と第３のトランジスタ
52との間に接続され、他端は第２のトランジスタ28と第
４のトランジスタ53との間に接続されている。VCCの電
源ライン33とグランドライン26との間に、第１及び第２
のヘツド３、４の消去巻線20、23が抵抗58、59と第７及
び第８のトランジスタ60、61とを介して接続されてい
る。第７のトランジスタ60は、第１のヘツド３でデータ
を書き込む時にオン制御され、第８のトランジスタ61は
第２のヘツド４でデータを書き込む時にオン制御される
ものである。
巻線18の第１及び第２の部分18a、18bの端は入力インピ
ーダンスの高いデータ検出用の第１の演算増幅器62に接
続され、巻線21の第１及び第２の部分21a、21bの端はデ
ータ検出用の第２の演算増幅器63に接続されている。第
１及び第２の演算増幅器62、63の出力端子はヘツド選択
用スイツチ64を介してリードデータ波形整形回路65に接
続されている。
ーダンスの高いデータ検出用の第１の演算増幅器62に接
続され、巻線21の第１及び第２の部分21a、21bの端はデ
ータ検出用の第２の演算増幅器63に接続されている。第
１及び第２の演算増幅器62、63の出力端子はヘツド選択
用スイツチ64を介してリードデータ波形整形回路65に接
続されている。
（動 作） 第１のヘツド３でデータを書き込む時には、第３、第４
及び第７のトランジスタ52、53、60がオン制御される。
また、ライトデータに対応して第１及び第２のトランジ
スタ24、28が交互にオン・オフ制御される。この結果、
電源ライン33、第１又は第２の部分18a、18b、第３又は
第４のトランジスタ52、53、第１又は第２のトランジス
タ24、28、定電流回路29、グランドライン26から成る回
路でライト電流が流れる。又、電源ライン33、消去コイ
ル20、抵抗58、トランジスタ60、グランドライン26でト
ラツクトリミング用の消去電流が流れる。又、抵抗49が
第３及び第４のトランジスタ52、53を介して巻線18に並
列接続された状態になり、ライト電流の切り換え時の振
動電流を吸収する。
及び第７のトランジスタ52、53、60がオン制御される。
また、ライトデータに対応して第１及び第２のトランジ
スタ24、28が交互にオン・オフ制御される。この結果、
電源ライン33、第１又は第２の部分18a、18b、第３又は
第４のトランジスタ52、53、第１又は第２のトランジス
タ24、28、定電流回路29、グランドライン26から成る回
路でライト電流が流れる。又、電源ライン33、消去コイ
ル20、抵抗58、トランジスタ60、グランドライン26でト
ラツクトリミング用の消去電流が流れる。又、抵抗49が
第３及び第４のトランジスタ52、53を介して巻線18に並
列接続された状態になり、ライト電流の切り換え時の振
動電流を吸収する。
第２のヘツド４でデータを書き込む時には、第５、第６
及び第８のトランジスタ54、55、61がオン制御され、第
１及び第２のトランジスタ24、28がライトデータに基づ
いて交互にオン・オフ制御される。
及び第８のトランジスタ54、55、61がオン制御され、第
１及び第２のトランジスタ24、28がライトデータに基づ
いて交互にオン・オフ制御される。
第１のヘツド３でデータを読み出す時には第１〜第８の
トランジスタ24、28、52、53、54、55、60、61の全部が
オフ制御される。このため、抵抗49も巻線18、21から切
り離される。巻線18の第１及び第２の部分18a、18bに得
られる磁気デイスク１の記録磁化に対応した電圧は、演
算増幅器62で検出され、スイツチ64を介して波形整形回
路65に送られる。
トランジスタ24、28、52、53、54、55、60、61の全部が
オフ制御される。このため、抵抗49も巻線18、21から切
り離される。巻線18の第１及び第２の部分18a、18bに得
られる磁気デイスク１の記録磁化に対応した電圧は、演
算増幅器62で検出され、スイツチ64を介して波形整形回
路65に送られる。
ところで、第１図の回路でデータを書き込む時には、電
源ライン33とグランドライン26との間に第１又は第２の
トランジスタ24、28と第３又は第４のトランジスタ52、
53との２つの半導体素子が介在するのみとなり、第４図
の場合に比較して半導体素子の数が１つ減少する。この
結果、電圧ロスも半導体素子１個分（約0.7V）少なくな
る。
源ライン33とグランドライン26との間に第１又は第２の
トランジスタ24、28と第３又は第４のトランジスタ52、
53との２つの半導体素子が介在するのみとなり、第４図
の場合に比較して半導体素子の数が１つ減少する。この
結果、電圧ロスも半導体素子１個分（約0.7V）少なくな
る。
なお、第１図のトランジスタ24、28、52、53、54、55、
60、61を電界効果トランジスタ（FET）に置き換えても
よい。
60、61を電界効果トランジスタ（FET）に置き換えても
よい。
上述から明らかな如く、本発明によればデータ書き込み
時の電圧ロスが低減し、デイスク装置の低電圧駆動化、
省電力化、低コスト化が可能になる。
時の電圧ロスが低減し、デイスク装置の低電圧駆動化、
省電力化、低コスト化が可能になる。
第１図は本発明の実施例に係わるリード／ライト回路を
示す回路図、 第２図はデイスク装置を示すブロツク図、 第３図はヘツドを示す図、 第４図は従来のリード／ライト回路を示す回路図、 第５図はライト用フリツプフロツプ部分を示す回路図、 第６図は第５図の各部の波形図である。 １……デイスク、３……第１のヘツド、４……第２のヘ
ツド、６……リード／ライト回路、18……リード／ライ
ト巻線、18a……第１の部分、18b……第２の部分、24…
…第１のトランジスタ、28……第２のトランジスタ、52
……第３のトランジスタ、53……第４のトランジスタ。
示す回路図、 第２図はデイスク装置を示すブロツク図、 第３図はヘツドを示す図、 第４図は従来のリード／ライト回路を示す回路図、 第５図はライト用フリツプフロツプ部分を示す回路図、 第６図は第５図の各部の波形図である。 １……デイスク、３……第１のヘツド、４……第２のヘ
ツド、６……リード／ライト回路、18……リード／ライ
ト巻線、18a……第１の部分、18b……第２の部分、24…
…第１のトランジスタ、28……第２のトランジスタ、52
……第３のトランジスタ、53……第４のトランジスタ。
Claims (1)
- 【請求項１】磁気コア（15）に読み出し兼書き込み用巻
線（18）をセンタタツプ（19）を有するように巻き回
し、データ書き込み時には前記センタタツプ（19）で分
割された前記巻線（18）の第１の部分（18a）と第２の
部分（18b）とに交互に電流を流し、且つ前記巻線（1
8）に並列に振動電流低減用抵抗（49）を接続し、デー
タ読み出し時には、前記巻線（18）の前記第１の部分
（18a）と前記第２の部分（18b）との加算電圧を検出す
るように構成されている読み出し及び書き込み回路にお
いて、 書き込みデイジタルデータに基づいて交互にオン・オフ
制御される第１及び第２のトランジスタ（24）（28）
と、データの書き込み時にオン制御される第３及び第４
のトランジスタ（52）（53）とを有し、 直流電圧を印加するための一対の電源ライン（33）（2
6）間に、前記巻線（18）の前記第１の部分（18a）と前
記第３のトランジスタ（52）と前記第１のトランジスタ
（24）とから成る直列回路が接続されていると共に、前
記巻線（18）の前記第２の部分（18b）と前記第４のト
ランジスタ（53）と前記第２のトランジスタ（28）とか
ら成る直列回路も接続され、 前記振動電流低減用抵抗（49）の一端が前記第１のトラ
ンジスタ（24）と前記第３のトランジスタ（52）との間
に接続され、前記振動電流低減用抵抗（49）の他端が前
記第２のトランジスタ（28）と前記第４のトランジスタ
（53）との間に接続されていることを特徴とする磁気デ
イスク装置のデータ読み出し及び書き込み回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25346786A JPH0697486B2 (ja) | 1986-10-24 | 1986-10-24 | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25346786A JPH0697486B2 (ja) | 1986-10-24 | 1986-10-24 | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63108504A JPS63108504A (ja) | 1988-05-13 |
| JPH0697486B2 true JPH0697486B2 (ja) | 1994-11-30 |
Family
ID=17251789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25346786A Expired - Fee Related JPH0697486B2 (ja) | 1986-10-24 | 1986-10-24 | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697486B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126777B2 (en) | 2004-07-30 | 2006-10-24 | Hitachi Global Storage Technologies Netherlands B.V. | Disk drive with selectable power source for heater in a slider |
-
1986
- 1986-10-24 JP JP25346786A patent/JPH0697486B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63108504A (ja) | 1988-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920000212B1 (ko) | 자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입 회로 | |
| KR960014972A (ko) | 기록 드라이버 회로 | |
| US4639794A (en) | Multiply pulsed magnetic recording | |
| US4164781A (en) | Track servoing system using signals from tunnel erase heads | |
| JPH0775043B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| JPS6131521B2 (ja) | ||
| JP3281093B2 (ja) | ダンピング回路 | |
| US7006314B2 (en) | Magnetic head driver circuit and magnetic storage device | |
| JPH0697486B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| JPS5858731B2 (ja) | 磁気トランスジユ−サ用駆動増幅器 | |
| US4769724A (en) | Magnetic head drive apparatus which uses a common current source for the read/write head and the erasing head | |
| JPH0668810B2 (ja) | フロッピーディスク装置 | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JP2647645B2 (ja) | 磁気記録装置 | |
| US6580238B2 (en) | Motor driver | |
| JPH0414405B2 (ja) | ||
| JPS63213105A (ja) | 流動カートリッジテープ駆動装置 | |
| US6078446A (en) | Semiconductor integrated circuit device for reading and writing | |
| JP3236161B2 (ja) | 磁気記録再生装置 | |
| US7113359B2 (en) | Impedance-controlled write driver for low power preamp | |
| JP3173129B2 (ja) | ハード・ディスク書き込み回路 | |
| JP2636251B2 (ja) | 差動スイッチ型のドライブ回路 | |
| JP2552151B2 (ja) | 磁気記録装置 | |
| JP2543942Y2 (ja) | 磁気記録再生回路 | |
| JPS6316401A (ja) | 磁気デイスク記録再生装置の書き込み読み出し回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |