JPH0775043B2 - 磁気デイスク装置のデ−タ読み出し及び書き込み回路 - Google Patents
磁気デイスク装置のデ−タ読み出し及び書き込み回路Info
- Publication number
- JPH0775043B2 JPH0775043B2 JP61253468A JP25346886A JPH0775043B2 JP H0775043 B2 JPH0775043 B2 JP H0775043B2 JP 61253468 A JP61253468 A JP 61253468A JP 25346886 A JP25346886 A JP 25346886A JP H0775043 B2 JPH0775043 B2 JP H0775043B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic head
- winding
- data
- read
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フロツピーデイスク等の磁気デイスクを使用
してデータの読み出し及び書き込み（リード／ライト）
を行うための回路に関し、更に詳細には、電圧ロス及び
電力損失の少ないリード／ライト回路に関する。
してデータの読み出し及び書き込み（リード／ライト）
を行うための回路に関し、更に詳細には、電圧ロス及び
電力損失の少ないリード／ライト回路に関する。
第２図に示す如く、一般にフロツピーデイスクと呼ばれ
ている磁気デイスク１をデイスクモータ２で回転し、第
１及び第２の磁気ヘツド３、４でデータの読み出し及び
書き込み（リード／ライト）を行うデイスク装置は広く
使用されている。このデイスク装置で、ヘツド３、４の
デイスク半径方向の位置決めは、原理的に示す移動機構
５によつて行われる。ヘツド３、４に接続されたリード
／ライト回路６からはライン７によつてホスト装置にリ
ードデータが送られ、またホスト装置からライン８によ
つて書き込みデータが与えられ、且つライン９によつて
ヘツド３、４の切り換え信号（サイドセレクト信号）が
与えられる。第１のヘツド３は、第３図に示す如くトン
ネルイレーズ形式に構成され、１つのリード／ライドギ
ヤツプ10を有するリード／ライトヘツド11と、２つの消
去ギヤツプ12、13を有する消去ヘツド14とから成る。リ
ード／ライトギヤツプ10はリード／ライトコア15中に設
けられ、このコア15にはセンタタツプ19を有するリード
／ライト巻線18が巻き回されている。消去ギヤツプ12、
13はコア16、17に設けられ、コア16、17には共通に消去
巻線20が巻き回されている。なお、第２図にデイスク上
側に配置されている第２のヘツド４も、第３図の第１の
ヘツド３と同様に構成されている。
ている磁気デイスク１をデイスクモータ２で回転し、第
１及び第２の磁気ヘツド３、４でデータの読み出し及び
書き込み（リード／ライト）を行うデイスク装置は広く
使用されている。このデイスク装置で、ヘツド３、４の
デイスク半径方向の位置決めは、原理的に示す移動機構
５によつて行われる。ヘツド３、４に接続されたリード
／ライト回路６からはライン７によつてホスト装置にリ
ードデータが送られ、またホスト装置からライン８によ
つて書き込みデータが与えられ、且つライン９によつて
ヘツド３、４の切り換え信号（サイドセレクト信号）が
与えられる。第１のヘツド３は、第３図に示す如くトン
ネルイレーズ形式に構成され、１つのリード／ライドギ
ヤツプ10を有するリード／ライトヘツド11と、２つの消
去ギヤツプ12、13を有する消去ヘツド14とから成る。リ
ード／ライトギヤツプ10はリード／ライトコア15中に設
けられ、このコア15にはセンタタツプ19を有するリード
／ライト巻線18が巻き回されている。消去ギヤツプ12、
13はコア16、17に設けられ、コア16、17には共通に消去
巻線20が巻き回されている。なお、第２図にデイスク上
側に配置されている第２のヘツド４も、第３図の第１の
ヘツド３と同様に構成されている。
第４図は第２図及び第３図の装置でデータの読み出し及
び書き込みを行う従来の回路を示す。第１のヘツド３
は、センタタツプ19によつて第１の部分18aと第２の部
分18bとに分割されているリード／ライト巻線18と、こ
のセンタタツプ19に接続された消去巻線20とを含んでい
る。第２のヘツド４も同様にセンタタツプ22によつて第
１の部分21aと第２の部分21bとに分割されたリード／ラ
イト巻線21と、このセンタタツプ22に接続された消去巻
線23とを含んでいる。第１のヘツド３のリード／ライト
巻線18の第１の部分18aのセンタタツプと反対側の端は
第１のタイオード23と第１のトランジスタ24と例えば抵
抗から成る定電流回路25とを介してグランドライン26に
接続されている。第２の部分18bのセンタタツフと反対
側の端は第２のダイオード27と第２のトランジスタ28と
定電流回路25を介してグランドライン26に接続されてい
る。第２のヘツド４のリード／ライト巻線21の第１の部
分21a及び第２の部分21bは第３及び第４のダイオード2
9、30を介して第１及び第２のトランジスタ24、28のコ
レクタに接続されている。第１及び第２のトランジスタ
24、28は、ライトデータに基づいて交互にオン・オフ制
御されるものである。
び書き込みを行う従来の回路を示す。第１のヘツド３
は、センタタツプ19によつて第１の部分18aと第２の部
分18bとに分割されているリード／ライト巻線18と、こ
のセンタタツプ19に接続された消去巻線20とを含んでい
る。第２のヘツド４も同様にセンタタツプ22によつて第
１の部分21aと第２の部分21bとに分割されたリード／ラ
イト巻線21と、このセンタタツプ22に接続された消去巻
線23とを含んでいる。第１のヘツド３のリード／ライト
巻線18の第１の部分18aのセンタタツプと反対側の端は
第１のタイオード23と第１のトランジスタ24と例えば抵
抗から成る定電流回路25とを介してグランドライン26に
接続されている。第２の部分18bのセンタタツフと反対
側の端は第２のダイオード27と第２のトランジスタ28と
定電流回路25を介してグランドライン26に接続されてい
る。第２のヘツド４のリード／ライト巻線21の第１の部
分21a及び第２の部分21bは第３及び第４のダイオード2
9、30を介して第１及び第２のトランジスタ24、28のコ
レクタに接続されている。第１及び第２のトランジスタ
24、28は、ライトデータに基づいて交互にオン・オフ制
御されるものである。
リード／ライト巻線18のセンタタツプ19は、リード時に
オンになるトランジスタ31とライト時にオンになるトラ
ンジスタ32とを介して電源ライン33に接続されている。
なお、トランジスタ31はリード時に巻線18にバイアス電
圧を与えるためのものであり、、ここには抵抗34が直列
に接続されている。第２のリード／ライト巻線21のセン
タタツプ22にも図示が省略されているが、トランジスタ
31、32と同様な回路が接続されている。
オンになるトランジスタ31とライト時にオンになるトラ
ンジスタ32とを介して電源ライン33に接続されている。
なお、トランジスタ31はリード時に巻線18にバイアス電
圧を与えるためのものであり、、ここには抵抗34が直列
に接続されている。第２のリード／ライト巻線21のセン
タタツプ22にも図示が省略されているが、トランジスタ
31、32と同様な回路が接続されている。
各センタタツプ19、22とグランドとの間には、ダイオー
ド35、36と抵抗37と、トランジスタ38とが接続されてい
る。各巻線18、21の両端とグランドとの間には、ダイオ
ード39、40、41、42と、抵抗43、44と、リード時のオン
になるスイツチ45とが接続されている。46はリード出力
検出用演算増幅器であり、この入力はダイオード47、48
を介して抵抗43、44の上端に接続されている。49はライ
ト時の振動電流低減用抵抗であり、ダイオード23、27、
29、30を介して各巻線18、21に並列に接続されている。
50、51はリード時にダイオード23、27、29、30を逆バイ
アスするものであり、これ等のカソードと電源ライン33
との間に接続されている。
ド35、36と抵抗37と、トランジスタ38とが接続されてい
る。各巻線18、21の両端とグランドとの間には、ダイオ
ード39、40、41、42と、抵抗43、44と、リード時のオン
になるスイツチ45とが接続されている。46はリード出力
検出用演算増幅器であり、この入力はダイオード47、48
を介して抵抗43、44の上端に接続されている。49はライ
ト時の振動電流低減用抵抗であり、ダイオード23、27、
29、30を介して各巻線18、21に並列に接続されている。
50、51はリード時にダイオード23、27、29、30を逆バイ
アスするものであり、これ等のカソードと電源ライン33
との間に接続されている。
第４図の第１及び第２のトランジスタ24、28は、例えば
第５図の回路によつて駆動される。Ｄフリツプフロツプ
FFのクロツク入力端子Ｃには、第６図（Ａ）に示す例え
ばMFM方式のライトデータがNOT回路で反転されて入力
し、Ｑ出力端子に第６図（Ｂ）に示す出力が、また出
力端子に第６図（Ｂ）と反対の出力が得られる。これ等
の出力はANDゲートA1、A2（NANDゲートの場合もある）
を通り、第４図の第１及び第２のトランジスタ24、28の
ベースに与えられる。今MFM方式について述べたが、FM
方式等においても同様に第１及び第２のトランジスタ2
4、28が駆動される。
第５図の回路によつて駆動される。Ｄフリツプフロツプ
FFのクロツク入力端子Ｃには、第６図（Ａ）に示す例え
ばMFM方式のライトデータがNOT回路で反転されて入力
し、Ｑ出力端子に第６図（Ｂ）に示す出力が、また出
力端子に第６図（Ｂ）と反対の出力が得られる。これ等
の出力はANDゲートA1、A2（NANDゲートの場合もある）
を通り、第４図の第１及び第２のトランジスタ24、28の
ベースに与えられる。今MFM方式について述べたが、FM
方式等においても同様に第１及び第２のトランジスタ2
4、28が駆動される。
第４図の回路で第１のヘツド３によつてデータを書き込
む時には、トランジスタ32と38とをオンにし、ライトデ
ータに基づいてトランジスタ24、28を交互にオン・オフ
させる。これにより、電源ライン33、トランジスタ32、
センタタツプ19、第１の部分18a、ダイオード23、第１
のトランジスタ24、定電流回路25、グランドライン26か
ら成る回路、及びセンタタツプ19から第２の部分18b、
ダイオード27、第２のトランジスタ28、定電流回路25、
グランドライン26に至る回路によつてライト電流が流
れ、且つ電流ライン33、トランジスタ32、消去コイル2
0、ダイオード35、抵抗37、トランジスタ38から成る回
路でトラツクトリミング用の消去電流が流れる。
む時には、トランジスタ32と38とをオンにし、ライトデ
ータに基づいてトランジスタ24、28を交互にオン・オフ
させる。これにより、電源ライン33、トランジスタ32、
センタタツプ19、第１の部分18a、ダイオード23、第１
のトランジスタ24、定電流回路25、グランドライン26か
ら成る回路、及びセンタタツプ19から第２の部分18b、
ダイオード27、第２のトランジスタ28、定電流回路25、
グランドライン26に至る回路によつてライト電流が流
れ、且つ電流ライン33、トランジスタ32、消去コイル2
0、ダイオード35、抵抗37、トランジスタ38から成る回
路でトラツクトリミング用の消去電流が流れる。
ここで問題になることは、ライト電流が流れる通路に、
約0.8V電圧降下するトランジスタ32と、約0.7V電圧降下
するダイオード23又は27と、約1.2V電圧降下する第１又
は第２のトランジスタ24、28と定電流回路25との組み合
せ部分とが含まれ、全体で約2.7Vの電圧ロスが生じるこ
とである。この様に電圧ロスが生じると、リード／ライ
ト回路６を個別部品と1Cとのいずれで構成するにして
も、発熱及び電力損失の低減、低電圧駆動化、コストの
低減の点で不利になる。
約0.8V電圧降下するトランジスタ32と、約0.7V電圧降下
するダイオード23又は27と、約1.2V電圧降下する第１又
は第２のトランジスタ24、28と定電流回路25との組み合
せ部分とが含まれ、全体で約2.7Vの電圧ロスが生じるこ
とである。この様に電圧ロスが生じると、リード／ライ
ト回路６を個別部品と1Cとのいずれで構成するにして
も、発熱及び電力損失の低減、低電圧駆動化、コストの
低減の点で不利になる。
従つて、本発明の目的は、電圧ロス、電力損失、発熱、
及びコストの低減が可能な読み出し及び書き込み回路を
提供することにある。
及びコストの低減が可能な読み出し及び書き込み回路を
提供することにある。
上記目的を達成するための本発明は、実施例を示す図面
の符号を参照して説明すると、磁気コアと、この磁気コ
アに巻かれた読み出し及び書き込み兼用の巻線18、21と
を有し、前記巻線18、21は一端及び他端の他にセンタタ
ップ19、22を有し、このセンタタップ19、22によって第
１及び第２の部分18a、18b、21a、21bに分割された構成
の第１及び第２の磁気ヘッド３、４を使用してディジタ
ルデータの読み出し及び書き込みを行うものであって、
前記第１の磁気ヘッド３は前記ディスクの一方の主面で
データの読み出し及び書き込みを行い、前記第２の磁気
ヘッド４は前記第１の磁気ヘッド３がデータの読み出し
及び書き込みを行っていない期間に前記ディスクの他方
の主面でデータの読み出し及び書き込みを行うように構
成された磁気ディスク装置の読み出し及び書き込み回路
において、前記第１及び第２の磁気ヘッド３、４の巻線
18、21のセンタタップ19、22に接続された記録電流を流
すための直流電源ライン33と、前記第１の磁気ヘッド３
の前記巻線18の第１の部分18aと共通ライン26との間に
接続された第１のトランジスタ24と、前記第１の磁気ヘ
ッド３の前記巻線18の第２の部分18bと前記共通ライン2
6との間に接続された第２のトランジスタ28と、前記第
２の磁気ヘッド４の前記巻線21の第１の部分21aと前記
共通ライン26との間に接続された第３のトランジスタ24
aと、前記第２の磁気ヘッド４の前記巻線21の第２の部
分21bと前記共通ライン2bとの間に接続された第４のト
ランジスタ28aと、前記第１の磁気ヘッド３によってデ
ータを書き込む時には前記第１及び第２のトランジスタ
24、28を交互にオン・オフし、前記第２の磁気ヘッド４
によってデータを書き込む時には前記第３及び第４のト
ランジスタ24a、28aを交互にオン・オフ制御する回路
と、前記第１の磁気ヘッド３によってデータを読み出す
時に前記第１の磁気ヘッド３の前記巻線18の前記第１及
び第２の部分18a、18bの電圧の加算値を得るための第１
の読み出し回路56と、前記第２の磁気ヘッド４によって
データを読み出す時に前記第２の磁気ヘッド４の前記巻
線21の前記第１及び第２の部分21a、21bの電圧の加算値
を得るための第２の読み出し回路57と、一端及び他端を
有する振動電流低減用抵抗49と、前記抵抗49の一端と前
記第１の磁気ヘッド３の前記巻線18の一端との間に接続
された第１の交流スイッチS1と、前記抵抗49の他端と前
記第１の磁気ヘッド３の前記巻線18の他端との間に接続
された第２の交流スイッチS2と、前記抵抗49の一端と前
記第２の磁気ヘッド４の前記巻線21の一端との間に接続
された第３の交流スイッチS3と、前記抵抗49の他端と前
記第２の磁気ヘッド４の前記巻線21の他端との間に接続
された第４の交流スイッチS4と、前記第１の磁気ヘッド
３でデータの書き込みを行う時には、前記第１及び第２
の交流スイッチS1、S2をオン制御し、前記第２の磁気ヘ
ッド４でデータの書き込みを行う時には第３及び第４の
交流スイッチS3、S4をオン制御する手段とを有している
ことを特徴とする磁気ディスク装置のデータ読み出し及
び書き込み回路に係わるものである。
の符号を参照して説明すると、磁気コアと、この磁気コ
アに巻かれた読み出し及び書き込み兼用の巻線18、21と
を有し、前記巻線18、21は一端及び他端の他にセンタタ
ップ19、22を有し、このセンタタップ19、22によって第
１及び第２の部分18a、18b、21a、21bに分割された構成
の第１及び第２の磁気ヘッド３、４を使用してディジタ
ルデータの読み出し及び書き込みを行うものであって、
前記第１の磁気ヘッド３は前記ディスクの一方の主面で
データの読み出し及び書き込みを行い、前記第２の磁気
ヘッド４は前記第１の磁気ヘッド３がデータの読み出し
及び書き込みを行っていない期間に前記ディスクの他方
の主面でデータの読み出し及び書き込みを行うように構
成された磁気ディスク装置の読み出し及び書き込み回路
において、前記第１及び第２の磁気ヘッド３、４の巻線
18、21のセンタタップ19、22に接続された記録電流を流
すための直流電源ライン33と、前記第１の磁気ヘッド３
の前記巻線18の第１の部分18aと共通ライン26との間に
接続された第１のトランジスタ24と、前記第１の磁気ヘ
ッド３の前記巻線18の第２の部分18bと前記共通ライン2
6との間に接続された第２のトランジスタ28と、前記第
２の磁気ヘッド４の前記巻線21の第１の部分21aと前記
共通ライン26との間に接続された第３のトランジスタ24
aと、前記第２の磁気ヘッド４の前記巻線21の第２の部
分21bと前記共通ライン2bとの間に接続された第４のト
ランジスタ28aと、前記第１の磁気ヘッド３によってデ
ータを書き込む時には前記第１及び第２のトランジスタ
24、28を交互にオン・オフし、前記第２の磁気ヘッド４
によってデータを書き込む時には前記第３及び第４のト
ランジスタ24a、28aを交互にオン・オフ制御する回路
と、前記第１の磁気ヘッド３によってデータを読み出す
時に前記第１の磁気ヘッド３の前記巻線18の前記第１及
び第２の部分18a、18bの電圧の加算値を得るための第１
の読み出し回路56と、前記第２の磁気ヘッド４によって
データを読み出す時に前記第２の磁気ヘッド４の前記巻
線21の前記第１及び第２の部分21a、21bの電圧の加算値
を得るための第２の読み出し回路57と、一端及び他端を
有する振動電流低減用抵抗49と、前記抵抗49の一端と前
記第１の磁気ヘッド３の前記巻線18の一端との間に接続
された第１の交流スイッチS1と、前記抵抗49の他端と前
記第１の磁気ヘッド３の前記巻線18の他端との間に接続
された第２の交流スイッチS2と、前記抵抗49の一端と前
記第２の磁気ヘッド４の前記巻線21の一端との間に接続
された第３の交流スイッチS3と、前記抵抗49の他端と前
記第２の磁気ヘッド４の前記巻線21の他端との間に接続
された第４の交流スイッチS4と、前記第１の磁気ヘッド
３でデータの書き込みを行う時には、前記第１及び第２
の交流スイッチS1、S2をオン制御し、前記第２の磁気ヘ
ッド４でデータの書き込みを行う時には第３及び第４の
交流スイッチS3、S4をオン制御する手段とを有している
ことを特徴とする磁気ディスク装置のデータ読み出し及
び書き込み回路に係わるものである。
なお、本発明と実施例の対応関係を説明すると、共通ラ
インはグランドライン26に対応し、第１及び第２の読み
出し回路は第１及び第２の演算増幅器56、57に対応し、
読み出し及び書き込みはリード及びライトに対応してい
る。
インはグランドライン26に対応し、第１及び第２の読み
出し回路は第１及び第２の演算増幅器56、57に対応し、
読み出し及び書き込みはリード及びライトに対応してい
る。
［発明の作用及び効果］ 本発明は、次の作用効果を有する。
（イ）電源ライン33と共通ライン26との間において、磁
気ヘッド３、４の巻線18、21の第１及び第２の部分18
a、18b、21a、21bは１つのトランジスタ24、28、24a、2
8aを介して接続されるので、電圧ロス、発熱、電力損失
が従来の複数の素子を含むよりも少なくなる。
気ヘッド３、４の巻線18、21の第１及び第２の部分18
a、18b、21a、21bは１つのトランジスタ24、28、24a、2
8aを介して接続されるので、電圧ロス、発熱、電力損失
が従来の複数の素子を含むよりも少なくなる。
（ロ） 第１及び第２の磁気ヘッド３、４の巻線18、21
の一端と他端との間に第１〜第４の交流スイッチS1〜S4
を介して共通の振動電流低減用抵抗49を接続し、この抵
抗49を第１及び第２の磁気ヘッド３、４で兼用している
ので、回路部品が低減し、低コスト化及び小型化が達成
される。
の一端と他端との間に第１〜第４の交流スイッチS1〜S4
を介して共通の振動電流低減用抵抗49を接続し、この抵
抗49を第１及び第２の磁気ヘッド３、４で兼用している
ので、回路部品が低減し、低コスト化及び小型化が達成
される。
次に、本発明の実施例に係わるリード／ライト回路を第
１図によつて説明する。但し、第４図と共通する部分に
は同一の符号を付してその説明を省略する。第１図の第
１及び第２のヘツド３、４は第２図〜第４図に示すもの
と同一のものであり、且つリード／ライト回路以外の構
成も第２図と同一に構成されている。
１図によつて説明する。但し、第４図と共通する部分に
は同一の符号を付してその説明を省略する。第１図の第
１及び第２のヘツド３、４は第２図〜第４図に示すもの
と同一のものであり、且つリード／ライト回路以外の構
成も第２図と同一に構成されている。
第１図のリード／ライト回路では、リード／ライト巻線
18、21の各センタタツプ19、22がVCCの電源ライン33に
トランジスタを介さずに直接に接続されている。巻線18
の第１の部分18aと第２の部分18bとのセンタタツプと反
対側の端は、第１及び第２のトランジスタ24、28のコレ
クタに接続されている。巻線21の第１の部分21aと第２
の部分21bのセンタタツプと反対側の端は、第３及び第
４のトランジスタ24a、28aと例えば抵抗から成る定電流
回路29aを介してグランドライン26に接続されている。
第３及び第４のトランジスタ24a、28aは、第１及び第２
のトランジスタ24、28と同様にデータに基づいて交互に
オン・オフ制御されるものである。
18、21の各センタタツプ19、22がVCCの電源ライン33に
トランジスタを介さずに直接に接続されている。巻線18
の第１の部分18aと第２の部分18bとのセンタタツプと反
対側の端は、第１及び第２のトランジスタ24、28のコレ
クタに接続されている。巻線21の第１の部分21aと第２
の部分21bのセンタタツプと反対側の端は、第３及び第
４のトランジスタ24a、28aと例えば抵抗から成る定電流
回路29aを介してグランドライン26に接続されている。
第３及び第４のトランジスタ24a、28aは、第１及び第２
のトランジスタ24、28と同様にデータに基づいて交互に
オン・オフ制御されるものである。
振動電流低減用抵抗49の一端は、第１の交流スイツチS1
を介して巻線18の第１の部分18aの端に接続され、他端
は第２の交流スイツチS2を介して第２の部分18bの端に
接続されている。また、抵抗49の一端は第３の交流スイ
ツチS3を介して巻線21の第１の部分21aの端に接続さ
れ、他端は第４の交流スイツチS4を介して第２の部分21
bの端に接続されている。第１及び第２の交流スイツチS
1、S2は第１のヘツド３でデータを書き込む時にオン制
御され、第３及び第４の交流スイツチS3、S4は第２のヘ
ツド４でデータを書き込む時にオン制御される。なお、
第１の交流スイツチS1は２つのトランジスタQ1、Q2の逆
並列回路にダイオードD1、D2をそれぞれ直列に接続した
ものであり、第２〜第４の交流スイツチS2〜S4も、トラ
ンジスタQ3〜Q8、ダイオードD3〜D8によつて同様に構成
されている。第１の交流スイツチS1をオン制御する時に
は、トランジスタQ1、Q2に同時にベース電流を流せばよ
い。第２、第３及び第４のスイツチS2、S3、S4も同様に
制御する。
を介して巻線18の第１の部分18aの端に接続され、他端
は第２の交流スイツチS2を介して第２の部分18bの端に
接続されている。また、抵抗49の一端は第３の交流スイ
ツチS3を介して巻線21の第１の部分21aの端に接続さ
れ、他端は第４の交流スイツチS4を介して第２の部分21
bの端に接続されている。第１及び第２の交流スイツチS
1、S2は第１のヘツド３でデータを書き込む時にオン制
御され、第３及び第４の交流スイツチS3、S4は第２のヘ
ツド４でデータを書き込む時にオン制御される。なお、
第１の交流スイツチS1は２つのトランジスタQ1、Q2の逆
並列回路にダイオードD1、D2をそれぞれ直列に接続した
ものであり、第２〜第４の交流スイツチS2〜S4も、トラ
ンジスタQ3〜Q8、ダイオードD3〜D8によつて同様に構成
されている。第１の交流スイツチS1をオン制御する時に
は、トランジスタQ1、Q2に同時にベース電流を流せばよ
い。第２、第３及び第４のスイツチS2、S3、S4も同様に
制御する。
VCCの電源ライン33とグランドライン26との間に、第１
及び第２のヘツド３、４の消去巻線20、23が抵抗52、53
と第５及び第６のトランジスタ54、55とを介して接続さ
れている。第５のトランジスタ54は、第１のヘツド３で
データを書き込む時にオン制御され、第６のトランジス
タ55は第２のヘツド４でデータを書き込む時にオン制御
されるものである。
及び第２のヘツド３、４の消去巻線20、23が抵抗52、53
と第５及び第６のトランジスタ54、55とを介して接続さ
れている。第５のトランジスタ54は、第１のヘツド３で
データを書き込む時にオン制御され、第６のトランジス
タ55は第２のヘツド４でデータを書き込む時にオン制御
されるものである。
巻線18の第１及び第２の部分18a、18bの端は入力インピ
ーダンスの高いデータ検出用の第１の演算増幅器56に接
続され、巻線21の第１及び第２の部分21a、21bの端はデ
ータ検出用の第２の演算増幅器57に接続されている。第
１及び第２の演算増幅器56、57の出力端子はヘツド選択
用スイツチ58を介してリードデータ波形整形回路59に接
続されている。
ーダンスの高いデータ検出用の第１の演算増幅器56に接
続され、巻線21の第１及び第２の部分21a、21bの端はデ
ータ検出用の第２の演算増幅器57に接続されている。第
１及び第２の演算増幅器56、57の出力端子はヘツド選択
用スイツチ58を介してリードデータ波形整形回路59に接
続されている。
（動 作） 第１のヘツド３でデータを書き込む時には、第１及び第
２の交流スイツチS1、S2と、第５のトランジスタ54がオ
ン制御される、また、ライトデータに対応して第１及び
第２のトランジスタ24、28が交互にオン・オフ制御され
る。この結果、電源ライン33、第１又は第２の部分18
a、18b、第１又は第２のトランジスタ24、28、定電流回
路29、グランドライン26から成る回路でライト電流が流
れる。又、電源ライン33、消去コイル20、抵抗52、トラ
ンジスタ54、グランドライン26でトラツクトリミング用
の消去電流が流れる。又、巻続18の第１の部分18a、第
１の交流スイツチS1、抵抗49、第２の交流スイツチS2、
トランジスタ28、定電流回路29、グランドライン26から
成る回路、及び巻線18の第２の部分18b、第２の交流ス
イツチS2、抵抗49、第１の交流スイツチS1、トランジス
タ24、定電流回路29、グランドライン26から成る回路が
形成される。これにより、巻線18の第１の部分18a又は
第２の部分18bに蓄積されたエネルギが放出され、第１
の部分18a又は第２の部分18bのインダクタンスと、巻線
18の接続導体相互間の静電容量、グランド間の静電容量
等との共振によつて生じる振動電流を抑制することがで
きる。
２の交流スイツチS1、S2と、第５のトランジスタ54がオ
ン制御される、また、ライトデータに対応して第１及び
第２のトランジスタ24、28が交互にオン・オフ制御され
る。この結果、電源ライン33、第１又は第２の部分18
a、18b、第１又は第２のトランジスタ24、28、定電流回
路29、グランドライン26から成る回路でライト電流が流
れる。又、電源ライン33、消去コイル20、抵抗52、トラ
ンジスタ54、グランドライン26でトラツクトリミング用
の消去電流が流れる。又、巻続18の第１の部分18a、第
１の交流スイツチS1、抵抗49、第２の交流スイツチS2、
トランジスタ28、定電流回路29、グランドライン26から
成る回路、及び巻線18の第２の部分18b、第２の交流ス
イツチS2、抵抗49、第１の交流スイツチS1、トランジス
タ24、定電流回路29、グランドライン26から成る回路が
形成される。これにより、巻線18の第１の部分18a又は
第２の部分18bに蓄積されたエネルギが放出され、第１
の部分18a又は第２の部分18bのインダクタンスと、巻線
18の接続導体相互間の静電容量、グランド間の静電容量
等との共振によつて生じる振動電流を抑制することがで
きる。
第２のヘツド４でデータを書く込む時には、第３及び第
４の交流スイツチS3、S4と、第６のトランジスタ55がオ
ン制御され、第３及び第４のトランジスタ24a、28aがラ
イトデータを基づいて交互にオン・オフ制御される。
４の交流スイツチS3、S4と、第６のトランジスタ55がオ
ン制御され、第３及び第４のトランジスタ24a、28aがラ
イトデータを基づいて交互にオン・オフ制御される。
第１のヘツド３でデータを読み出す時には、第１〜第６
のトランジスタ24、28、24a、28a、54、55の全部がオフ
制御され、更に第１〜第４の交流スイツチS1〜S4もオフ
制御される。このため、抵抗49も巻線18、21から切り離
される。巻線18の第１及び第２の部分18a、18sに得られ
る磁気デイスク１の記録磁化に対応した電圧は、演算増
幅器56で検出され、スイツチ58を介して波形整形回路59
に送られる。
のトランジスタ24、28、24a、28a、54、55の全部がオフ
制御され、更に第１〜第４の交流スイツチS1〜S4もオフ
制御される。このため、抵抗49も巻線18、21から切り離
される。巻線18の第１及び第２の部分18a、18sに得られ
る磁気デイスク１の記録磁化に対応した電圧は、演算増
幅器56で検出され、スイツチ58を介して波形整形回路59
に送られる。
ところで、第１図の回路でデータを書き込む時には、電
源ライン33とグランドライン26との間に、第１〜第４の
トランジスタ24、28、24a、28aのいずれか１つが介在す
る状態となり、第４図の場合に比較して半導体素子の数
が２つ減少する。この結果、電圧ロスも半導体素子２個
分（約1.5V）少なくなる。
源ライン33とグランドライン26との間に、第１〜第４の
トランジスタ24、28、24a、28aのいずれか１つが介在す
る状態となり、第４図の場合に比較して半導体素子の数
が２つ減少する。この結果、電圧ロスも半導体素子２個
分（約1.5V）少なくなる。
なお、第１図のトランジスタ24、28、24a、28a、54、5
5、及び交流スイツチS1、S2、S3、S4を電界効果トラン
ジスタで構成してもよい。
5、及び交流スイツチS1、S2、S3、S4を電界効果トラン
ジスタで構成してもよい。
第１図は本発明の実施例に係わるリード／ライン回路を
示す回路図、 第２図はデイスク装置を示すブロツク図、 第３図はヘツドを示す図、 第４図は従来のリード／ライト回路を示す回路図、 第５図はライト用フリツプフロツプ部を示す回路図、 第６図は第５図は各部の状態を示す波形図である。 １……デイスク、３……第１のヘツド、４……第２のヘ
ツド、６……リード／ライト回路、18……リード／ライ
ト巻線、18a……第１の部分、18b……第２の部分、24…
…第１のトランジスタ、28……第２のトランジスタ。
示す回路図、 第２図はデイスク装置を示すブロツク図、 第３図はヘツドを示す図、 第４図は従来のリード／ライト回路を示す回路図、 第５図はライト用フリツプフロツプ部を示す回路図、 第６図は第５図は各部の状態を示す波形図である。 １……デイスク、３……第１のヘツド、４……第２のヘ
ツド、６……リード／ライト回路、18……リード／ライ
ト巻線、18a……第１の部分、18b……第２の部分、24…
…第１のトランジスタ、28……第２のトランジスタ。
Claims (1)
- 【請求項１】磁気コアと、この磁気コアに巻かれた読み
出し及び書き込み兼用の巻線（18、21）とを有し、前記
巻線（18、21）は一端及び他端の他にセンタタップ（1
9、22）を有し、このセンタタップ（19、22）によって
第１及び第２の部分（18a、18b、21a、21b）に分割され
た構成の第１及び第２の磁気ヘッド（３、４）を使用し
てディジタルデータの読み出し及び書き込みを行うもの
であって、前記第１の磁気ヘッド（３）は前記ディスク
の一方の主面でデータの読み出し及び書き込みを行い、
前記第２の磁気ヘッド（４）は前記第１の磁気ヘッド
（３）がデータの読み出し及び書き込みを行っていない
期間に前記ディスクの他方の主面でデータの読み出し及
び書き込みを行うように構成された磁気ディスク装置の
読み出し及び書き込み回路において、 前記第１及び第２の磁気ヘッド（３、４）の前記巻線
（18、21）のセンタタップ（19、22）に接続された記録
電流を流すための直流電源ライン（33）と、 前記第１の磁気ヘッド（３）の前記巻線（18）の前記第
１の部分（18a）と共通ライン（26）との間に接続され
た第１のトランジスタ（24）と、 前記第１の磁気ヘッド（３）の前記巻線（18）の前記第
２の部分（18b）と前記共通ライン（26）との間に接続
された第２のトランジスタ（28）と、 前記第２の磁気ヘッド（４）の前記巻線（21）の前記第
１の部分（21a）と前記共通ライン（26）との間に接続
された第３のトランジスタ（24a）と、 前記第２の磁気ヘッド（４）の前記巻線（21）の第２の
部分（21b）と前記共通ライン（2b）との間に接続され
た第４のトランジスタ（28a）と、 前記第１の磁気ヘッド（３）によってデータを書き込む
時には前記第１及び第２のトランジスタ（24、28）を交
互にオン・オフし、前記第２の磁気ヘッド（４）によっ
てデータを書き込む時には前記第３及び第４のトランジ
スタ（24a、28a）を交互にオン・オフ制御する回路と、 前記第１の磁気ヘッド（３）によってデータを読み出す
時に前記第１の磁気ヘッド（３）の前記巻線（18）の前
記第１及び第２の部分（18a、18b）の電圧の加算値を得
るための第１の読み出し回路（56）と、 前記第２の磁気ヘッド（４）によってデータを読み出す
時に前記第２の磁気ヘッド（４）の前記巻線（21）の前
記第１及び第２の部分（21a、21b）の電圧の加算値を得
るための第２の読み出し回路（57）と、 一端及び他端を有する振動電流低減用抵抗（49）と、 前記抵抗（49）の一端と前記第１の磁気ヘッド（３）の
前記巻線（18）の一端との間に接続された第１の交流ス
イッチ（S1）と、 前記抵抗（49）の他端と前記第１の磁気ヘッド（３）の
前記巻線（18）の他端との間に接続された第２の交流ス
イッチ（S2）と、 前記抵抗（49）の一端と前記第２の磁気ヘッド（４）の
前記巻線（21）の一端との間に接続された第３の交流ス
イッチ（S3）と、 前記抵抗（49）の他端と前記第２の磁気ヘッド（４）の
前記巻線（21）の他端との間に接続された第４の交流ス
イッチ（S4）と、 前記第１の磁気ヘッド（３）でデータの書き込みを行う
時には、前記第１及び第２の交流スイッチ（S1、S2）を
オン制御し、前記第２の磁気ヘッド（４）でデータの書
き込みを行う時には第３及び第４の交流スイッチ（S3、
S4）をオン制御する手段と を有していることを特徴とする磁気ディスク装置のデー
タ読み出し及び書き込み回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61253468A JPH0775043B2 (ja) | 1986-10-24 | 1986-10-24 | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 |
| US07/106,145 US4816934A (en) | 1986-10-24 | 1987-10-07 | Power-saving read/write circuit for apparatus for digital data transfer with a magnetic disk |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61253468A JPH0775043B2 (ja) | 1986-10-24 | 1986-10-24 | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63108505A JPS63108505A (ja) | 1988-05-13 |
| JPH0775043B2 true JPH0775043B2 (ja) | 1995-08-09 |
Family
ID=17251803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61253468A Expired - Fee Related JPH0775043B2 (ja) | 1986-10-24 | 1986-10-24 | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4816934A (ja) |
| JP (1) | JPH0775043B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5132852A (en) * | 1990-06-28 | 1992-07-21 | Vtc Bipolar Corporation | Read/write preamplifier with head isolation |
| US5257146A (en) * | 1990-06-28 | 1993-10-26 | Vtc Inc. | Magnetic head swing clamp and cross-talk eliminator for read/write preamplifier |
| US5363249A (en) * | 1992-02-20 | 1994-11-08 | Silicon Systems, Inc. | Self switching head damping |
| US5331479A (en) * | 1993-02-01 | 1994-07-19 | Seagate Technology, Inc. | Capacitor assisted low voltage write circuit |
| US5532631A (en) * | 1994-11-17 | 1996-07-02 | Vtc Inc. | Active pull-down write driver for three-terminal inductive load |
| US5781046A (en) * | 1995-03-22 | 1998-07-14 | Vtc, Inc. | Push-and-pull driver circuit for driving an H-bridge coupled to a two-terminal inductive load |
| US5748412A (en) * | 1995-08-11 | 1998-05-05 | Seagate Technology, Inc. | Method and apparatus for protecting magnetoresistive sensor element from electrostatic discharge |
| US5612828A (en) * | 1995-09-11 | 1997-03-18 | Vtc Inc. | Write driver with improvements for risetime |
| JPH11312356A (ja) * | 1998-04-28 | 1999-11-09 | Fujitsu Ltd | 信号処理装置の電源供給方法、信号処理装置、制御装置及びディスク装置 |
| US7119990B2 (en) * | 2002-05-30 | 2006-10-10 | Komag, Inc. | Storage device including a center tapped write transducer |
| US6857937B2 (en) * | 2002-05-30 | 2005-02-22 | Komag, Inc. | Lapping a head while powered up to eliminate expansion of the head due to heating |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6087405A (ja) * | 1983-10-20 | 1985-05-17 | Matsushita Electric Ind Co Ltd | フロツピ−デイスク装置 |
| JPH0610845B2 (ja) * | 1984-02-18 | 1994-02-09 | ティアツク株式会社 | デジタル磁気記録再生装置 |
| US4639794A (en) * | 1984-06-19 | 1987-01-27 | Fuji Photo Film Co., Ltd. | Multiply pulsed magnetic recording |
| JPH0629765Y2 (ja) * | 1986-04-10 | 1994-08-10 | ロ−ム株式会社 | コイルのダンピング回路 |
| JPS62164604U (ja) * | 1986-04-10 | 1987-10-19 |
-
1986
- 1986-10-24 JP JP61253468A patent/JPH0775043B2/ja not_active Expired - Fee Related
-
1987
- 1987-10-07 US US07/106,145 patent/US4816934A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63108505A (ja) | 1988-05-13 |
| US4816934A (en) | 1989-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920000212B1 (ko) | 자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입 회로 | |
| JPH0775043B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| US4072883A (en) | Bi-directional motor drive servo | |
| JP3281093B2 (ja) | ダンピング回路 | |
| JPS6131521B2 (ja) | ||
| JPS59152511A (ja) | 磁気ヘツド回路 | |
| JPS5858731B2 (ja) | 磁気トランスジユ−サ用駆動増幅器 | |
| US20030184901A1 (en) | Magnetic head driver circuit and magnetic storage device | |
| JPH0697486B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| US4792868A (en) | Recording/reproducing device with means for switching inductance of such device for use in a floppy disk apparatus | |
| JPH04228102A (ja) | 読取ヘッド回路 | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| US3453612A (en) | Magnetic head selection circuitry | |
| US6078446A (en) | Semiconductor integrated circuit device for reading and writing | |
| JP2647645B2 (ja) | 磁気記録装置 | |
| KR0138485B1 (ko) | 자기헤드 구동회로 및 이를 포함하는 자기 기록 / 재생 장치 | |
| US20030151839A1 (en) | Magnetic disk drive | |
| JP3173129B2 (ja) | ハード・ディスク書き込み回路 | |
| JPS6316401A (ja) | 磁気デイスク記録再生装置の書き込み読み出し回路 | |
| JPS59154614A (ja) | 電流駆動回路 | |
| JPH0660317A (ja) | 磁気ヘツド装置 | |
| JPH0414405B2 (ja) | ||
| JP2636251B2 (ja) | 差動スイッチ型のドライブ回路 | |
| US3458725A (en) | Semiconductor switch circuit | |
| JPH01273205A (ja) | 磁気記録装置におけるヘツド駆動方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |