JPS59152511A - 磁気ヘツド回路 - Google Patents

磁気ヘツド回路

Info

Publication number
JPS59152511A
JPS59152511A JP58237138A JP23713883A JPS59152511A JP S59152511 A JPS59152511 A JP S59152511A JP 58237138 A JP58237138 A JP 58237138A JP 23713883 A JP23713883 A JP 23713883A JP S59152511 A JPS59152511 A JP S59152511A
Authority
JP
Japan
Prior art keywords
write
terminal
read
winding
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58237138A
Other languages
English (en)
Inventor
ビ−ト・ガイド・キ−ル
ロバ−ト・ウオリス・ジヨンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Control Data Corp
Original Assignee
Control Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Control Data Corp filed Critical Control Data Corp
Publication of JPS59152511A publication Critical patent/JPS59152511A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02Recording, reproducing, or erasing methods; Read, write or erase circuits therefor

Landscapes

  • Digital Magnetic Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 背景技術 薄膜磁気トランスジューサは、それらの巻線の巻数が比
較的小さいた?りに、非常に小さなインピーダンスをも
つ。したがって、C↓込みを完全に行なうには大きな電
流を流すことが必要であり、そして読出すさいに巻線に
生ずる信号は比較的小さく、漏話が生じたり雑音を受け
やすい。したがって、非常に小さな入力インピーダンス
をもった増幅器をそなえろことが好ましく、そして巻線
からの導線の長さをできろだけ短くするために、できる
だけトランスジューサの近くに増申畠暑1号を1己置す
ることが好ましい。このことは、例えば、[ヘッド回路
を有する磁気ヘッド組立体(Mag、neticHea
d  Aseem’bly  工ncluding  
Head  01rcuitry)j(よりMテクニカ
ル・ディスクローシャ・ブリチン、第22巻、第1号、
1979年6月、331頁)に記載されている。
[遠隔書込み駆動器を有する読出1./書込みスイッチ
(Read / Write 5w1tch with
 RemoteWrite Driver) J (よ
りMテクニカル・ディスクローシャ・ブリチン、第16
巻、第11号、1974年4月)に記載されている回路
は、磁気ヘッド保持器上に配置するのに適した回路の1
つである。
この回路はかなり複雑であり、別の書込み可動器回路と
前置増幅器回路とを有している。したがって、必要な機
能を達成するためには、ヘッド保持器にル)なりの「実
質損」を装看することが必要である。別の形の前置増幅
器回路がよりMテクニカル・ディスクロージャ・ブリチ
ン、第16巻、第5号、1976年10月、に記載され
ている。米国特許!4,085,383号に、低インピ
ーダンス・ヘッドに適合した前置増幅器をそなえたダイ
オード選択回路が記載されている。
発明の要約 本発明は1対のトランジスタを有している。これらのト
ランジスタは磁気トランスジューサとしての書込み駆動
器と読出し前置増幅器の両方の機能を果たす。トランス
ジューサは巻線を有している。この巻線には中央タップ
があって、この中央タップに電流源から′電流が流れる
。こσつ′電流σDレベルは、書込みモード中は、書込
のために必要な比較的高いレベルに設定される。粛込み
モード中、′トランジスタの各ベースはバイポーラ書込
みデータ信号の2つの半分体を受取り、そして2つの巻
線半分体を流れる電流を差動制御する。これらσ))・
ランジスタのベースを交流アース点にクランプすること
により、そして電流源から中央タップに流れろ電流を読
出し用低レベルまで下げることにより、読出しモードを
実行することができる。巻線に加えられる磁束が変動す
るとそこに電圧が誘起され、この誘起電圧がインピーダ
ンス変侠器として働く2つのトランジスタのエミッタに
加わる。
各巻線半分体は非常に小さなエミッタ入力インピーダン
スで終端され、一方、高インピーダンス・コレクタによ
りその変動する出力電圧として読出し信号かえられ、実
効的に巻線信号′電圧か増幅される。読出しデータ線路
と暑込みデータ線路は、いずれもゾルアップ・インピー
ダンスに接続されているが、読出しと書込みに対し必要
とされる異ったインピーダンスをもつ。読出し信号電圧
は読出しデータ線路のゾルアップ・インピーダンスの両
端にえられる。
この回路は、ディスク・メモリの薄膜記録用ヘッドと共
に用いられる時、特に利点を有する。特に、駆動器とし
ての出力インピーダンスおよび前置増幅器としての入力
インピーダンスは低く、薄膜ヘッドのインピーダンスに
ほぼ整合している。
構造が簡単であるので、装置全体の性能にそれ程の影響
を与えることなくまたは基板上にそれ程の面積を占有す
ることなく、薄膜ヘッドを有する基板上に本発明による
回路を取イ」けろことが容易にできる。
したがって、本発明の別の利点は、トランスジ。
ユーサ巻線から前置増幅器までの導線をできるだけ短く
することができることである。このことにより、読出し
モードのさい、前置増幅段階までの信号′線路て誘導さ
れる雑音の大部分を防止することができ、そして前置増
幅段階以後では、これらの雑音が信号内容に及ぼす効果
はずっと小さくなる。
別の利点は、ヘッドから離れたところで、必要7な巻腺
内を流れる電流を制御することにより、ヘッドを選択す
ることができることである。このことは、電子回路から
離れ□たところで、ヘッドが小さな質敏をもち弾力性の
大きな保持器に取付けられているディスク・メモリの場
合、重要なことである。
発明の実施態様 図111Jにおいて、従来の書込みデータ信号が信号路
10からこの回路に供給されている。この信号は、J−
にフリップ・フロップ11によって、バイポーラ書込み
信号に変えられる。このJ−にクリップ・フロップは、
線路10上の書込みデータが論理ルベルにある時、その
自端子に6−理ルベルを生じ、そしてそのR端子に論理
Oレベルを生ずる。一方、名込みデータが論理Dレベル
にある時、そのS端子に論f!1!Oレベルを生じ、そ
してそのR端子に論理ルベルを生ずる。線路12上の電
圧が論理ルベルを示す場合、それは論理Dレベルを示−
f電圧よりもより正であると仮定すると都合がよい。
このバイポーラ書込み信号は書込みデータ線路12.1
3によって伝送される。これらの書込みデータ線路の第
1端は、それぞれ、駆動トランジスタ22.23のペー
スに接続されている。トランジスタ22または23のい
ずれが論理0レベル1′g号を受取っても、この論理0
レベル信号を受取ったトランジスタは、論理12表すよ
り正の電圧を受取ったトランジスタ22または23より
も、エミッタ・インピーダンスに対しより低いコレクタ
・インピーダンスをもつであろう。プルアップ抵抗器2
0および21は、それぞれ、線路12および13によっ
て駆動トランジスタ22および23のペースと電源(図
示されていない)との間に接続されている。さらに、ト
ランジスタ14および15で構成されるクランプ回路は
、それらのコレクタが書込みデータ線路12および13
に接続され、そしてそれらのエミッタは共通接続されそ
して抵抗器16とコンデンサ17の並列接続体を通して
アースに接続されている。したかつて、トランジスタ1
4および15のエミッタのところで交流的アースかえら
れる。(他の形の交流的アースも可能である。)線路3
6上の読出し/書込み制御信号はトランジスタ14およ
び15のペースに送られる。この読出し/書込み制御信
号は、線路36上の読出し/書込み制御信号がその読出
し状態にある時、トランジスタ14および15が飽和し
たレベル分有し、そして線路36上の信号がその書込み
状態にある時、トランジスタ14および15がカット・
オフであるレベルを有する。
駆動トランジスタ22および23のエミッタはそれぞれ
巻線24の端タップに接続されている。
巻線24の中央タップ26は電流源37の正端子に接続
されている。この電流源は読出し動作および書込み動作
のさいに必要な電流を供給する。異った電流レベルが必
要であるから、すなわち、書込みの場合には高レベル電
流が必要でありそして読出しの場合には低レベル電流が
必要であるから、線路36上の読出し/書込み制御信号
はまた電流源37にも送られて、その出力レベルを変え
る。
すなわち、線路16上の制御信号が書込みモードを指示
している時、電流源の出力は高レベルであり、そして線
路16上の制御信号が読出しモードを指示している時、
電流源の出力は低レベル電流である。電流源37、の他
の端子は電源の負端子19bに接続されている。
駆動トランジスタ22および23のコレクタは読出しデ
ータ信号線路27および28の第1端に接続され、それ
により、この信号線路の第2端において、読出しモード
動作の間、従来の差動増幅器34にバイポーラ読出し信
号を供給する。これらの線路はアースされた遮蔽体分有
することが好ましい。非線形コレクタ・ゾルアップ・イ
ンピーダンスが、トランジスタ22および23のコレク
タから離れたところにある線路27および28の第2端
を終端している。これらの非線形インピーダンスはいろ
いろの形のものが可能であるけれども、1つの好ましい
形のものは、電源の正端子1.9aと書込みデータ線路
27との間に並列に接続されたダイオード30と抵抗器
31、で構成されたものである。ダイオード32と抵抗
器33で構成された同じような非線形コレクタ・プルア
ップ・インピーダンスが線路28と電源の端子19aと
の間にも接続されている。
書込みモードおよび読出しモードのいずれの動作のさい
にも、トラン苔スタ22と23は一緒になって差動増幅
器として動作する。書込み動作を行ないたい時、線路3
6上の読出し/書込み制御信号はその書込みモード状態
に設定される。この時、トランジスタ14および15は
カットオフになり、そして電流源35は高レベル′ル流
出力、典型的にはM100ミリアンペアの′電流を生ず
る。
線路10に供給された書込みデータは前記のようにJ−
にフリップ・フロップ11の出力を変えろ。
ここで、線路12上の論理ルベルは論理Dレベルより高
い電圧である。したがって、線路12上の論理ルベルは
トランジスタ22を導′屯状態に駆動し、電流源37か
らの電流の大部分は端子19aから、抵抗器31および
ダイオード30を通り、そして線路27を通って、トラ
ンジスタ22のコレクタからそのエミッタへと流れる。
トランジスタ22からの電流は巻線240半分体24a
を通ってその中央タップ26に流れ、そしてそれから定
電流源37を通゛って、端子19bへと流れる。同時に
、線路12上の電圧が論理ルベルの存在によって比較的
高レベルである時、線路13上の電圧はフリップ・フロ
ップ11のR端子からの論理Dレベルがその時に存在す
ることにより比較的低レベルである。このためにトラン
ジスタ23はカットオフ状態に駆動され、したがって、
ダイオード32および抵抗器33を通り、そして線路2
8と、トランジスタ23と、巻線の半分体24bと、中
央タップ26とを通って、電流源37を流れろ電流は比
較的低レベルである。したがって、巻線24によって生
ずる結果としての磁束は、巻線24の半分体24aをそ
の端タップから中央タップ26へ流れる電流が巻線24
の半分体24bをその端タップ0がら中央タップ26へ
流れる電流より大きいので、巻線半分体24aを流れる
′電流で指示される第1極性をもつ。
書込みデータ線路10上の信号が状態を変える時、J−
にフリップ・フリップ11の出力も変わり、したがって
、線路12上の信号は低い電圧レベルの論理0レベルに
なり、および線路13上の信号は比較的大きな電圧レベ
ルの論理ルベルになる。この場合には、トランジスタ2
2はカットオフの方向に駆動され、そしてトランジスタ
23は導電状態の方向に駆動され、電流源37からの電
流の大部分はトランジスタ23の方を流れる。
したがって、巻線の半分体24aと半分体24bを流れ
る′電流の相対的大きさは逆転し、逆向きの極性をもっ
た磁束が発生する。それは巻線半分体24bによって生
ずる磁束は半分体24ELによって生ずる磁束と反対向
きであり、そして半分体24bによって生ずる磁束の大
きさが半分体24aによって生ずる磁束の大きさよりも
太きいからである。書込み中は、電流源37を大きな電
流が流れるので、抵抗器31および33の両端の電圧降
下が大きくなって、ダイオード30および32を順方向
にバイアスするのに十分の大きさになり、したがって、
読出しデータ線路2Tおよび28の増幅器34に接続さ
れた端は1つのダイオード降下分だけ端子19aの電位
より降下する。
この回路を読出しモードにするには、読出し/書込み制
御信号の読出しモード状態が線路36に加えられ、それ
によりトランジスタ14および15が飽和し、そして電
流源37は読出しモード用のより小さな電流を生ずる。
トランジスタ14および15が飽和した場合、線路12
と13は、コンデンサ17とそれを分路している抵抗器
16の1つの端子へ、低インピーダンス路を通して共通
接続されている。このことは、線路12および13を事
実上接続し、そしてトランジスタ22および23のベー
スは相互に接続しておよび交流アース点に接続している
。トランジスタ22と23のベースが交流接地された場
合、トランジスタ22および23はベース接地増幅器と
して動作し、そして巻線24に加えられた変動する外部
磁界により誘起された電圧信号およびトランジスタ22
および23のエミッタに加えられた電圧信号は、トラン
ジスタ22および23のコレクタ電流を制御する。読出
し動作中に生ずる磁束がトランジスタ22のエミッタを
流れる′1流を減らす極性の信号電流を巻線半分体24
&内に誘起する時、その時には事実上同じ電流の減少が
抵抗器31を通って端子19aからトランジスタ22の
コレクタへの電流に生ずる。
同時に、同じ磁束が巻線半分体24bに作用し反対極性
の電流変化が誘起され、そしてトランジスタ23のエミ
ッタとコレクタを流れる電流はこの誘起坩だけ増加する
。したがって、トランジスタ23のコレクタからそのエ
ミッタへ流れる′市原はトランジスタ22のコレクタか
らそのエミッタに流れる電流よりも大きくなり、そして
抵抗器31を流れる電流は抵抗器33を流れる電流より
も小さくなる。このために、抵抗器31の両端の′電圧
降下は減少し、そして抵抗器33の両端の電圧降下は増
加する。したがって、抵抗器31と330両端の電圧降
下の差が比較的大きいために、比較的大きな差電圧が増
幅器34の入力に加″′−れる。この場合、線路27の
電圧は線路28の電圧に対してより正であり、そして第
1極性をもった読出し電圧信号が増幅器34の出力の線
路35上にえられる。抵抗器31および33の抵抗値は
、信号線路27と28および遮蔽体29とで構成される
伝送線路を適切に終端するように、周知の原理に従って
選定されるべきである。
磁束が逆転する時、この磁束貧化は巻線半分体24aと
24b内に逆方向の電流変化を誘起する。
このために、トランジスタ22のコレクタおよびエミッ
タを流れる電流が増加し、そしてトランジスタ23のコ
レクタおよびエミッタを流れる電流が減少する。この時
、線路21と抵抗器31との接続点および線路28と抵
抗器33との接続点の電位の状況が逆転し、そして増幅
器34は線路35上に異った極性レベルの出方を生ずる
。したがって、巻線24に加えられる変動する磁束によ
り、増幅器34の信号出力および線路35上の信号はそ
れに対応して変動し、そして巻線24に加えられる磁束
の変化の中に含まれている情報が変動する電気信号に変
換される。抵抗器31および33を流れる読出しモード
電流が非常に小さいので、ダイオード30および32は
導′屯状態にならない。したがって、増幅器34の入力
での電圧はトランジスタ22および23の実際の電流と
巻線24によって各時刻に検出された磁束とを反映して
いる。
この回路を用いた好ましい実施例では、巻線24とトラ
ンジスタ22および23(図面の点線の枠18内の素子
)を有するトランスジューサは、従来の技術によって、
同じ磁気ヘッド基板または磁気ヘッド保持装置内にすべ
て沈着されている。
このようにして沈着されたトランスジューサは常に小さ
なインピーダンスを有し、そしてこの小さなインピーダ
ンスは、読出しモードにおいてトランジスタ22および
23のベース接地構成の小さな入力インピーダンスとう
まく整合する。さらに、巻線24の端タップとトランジ
スタ22および2.3のエミッタとの間の信号路の長さ
が短いので、長いでき上路を用いた場合に生ずる雑音や
線路損失が大幅に小さくなる。書込み中のトランジスタ
22および23のコレクタ接地構成またはエミッタ・フ
ァロア構成は小さな出力インピーダンスを有し、このこ
とはまた巻線24との最も良い整合をうろことになる。
例示された実施例で+p駆動トランジスタとしてNPN
形トランジスタを用いたけれども、この回路をPNPN
上形ンジスタで動作するように変更することは容易であ
る。トランジスタ22および23がpnp形のものに置
き換えられ、そしてコレクタをコレクタに、エミッタを
エミッタに置き換えた時、電源端子19aおよび19b
と、ダイオード30および32と、電流源37との極性
を逆にしなければならない。
クランプ・フロップ11の出力回路とプルアップトラン
ジスタ14および15とに対応して変更を行なうことが
必要であるが、その内容は当業者にはすぐ解ることであ
る。
【図面の簡単な説明】
図面は本発明の好ましい実施例の回路図である。 22・・・第1トランジスタ 23・・・第2トランジスタ 20.21・・プルアップ抵抗器 12.13・・・書込みデータ線路 14.15,16.17・・・クランプ回路27.28
・・・読出しデータ機路 30.31,32.33・・・非線形コレクタ・プルア
ップ・インピーダンス 31.33・・・抵抗器 30.32・・・ダイオード 代理人 浅 村   皓

Claims (1)

  1. 【特許請求の範囲】 (1)  中央タップと第1端タツプと第2端タツプと
    を有する巻線をそなえた磁気トランスジューサと共に用
    いられることと、2つの端子を有しその第1端子が前記
    中央タップに接続されそして書込み/読出し制御信号の
    読出し状態および書込み状態にそれぞれ応答する読出し
    レベルおよび書込みレベルの電流を供給する電流源から
    電力の供給を受けることと、前記電流源の前記第1端子
    および前記第2端子の極性にそれぞれ整合した極性の第
    1端子および第2端子を有しそして前記第2端子が前記
    電流源の前記第2端子に接続された電源から電力の供給
    を受けることと、バイポーラ書込みデータ信号に応答し
    て前記巻線を流れる書込み電流を変調することと、前記
    巻線に加えられろ変動する磁界によって前記巻線内に発
    生する読出し信号を予−め増幅することとを有し、 (イ) 前記第1端タツプおよび前記第2端タツプにそ
    れぞれのエミッタが接続された第1トランジスタおよび
    第2トランジスタと、 (ロ) 1つのトランジスタのベースと前記電源の前記
    第1端子との間にそれぞれ接続された1対のプルアップ
    抵抗器と、 (ハ)第1端において1つのトランジスタのベースにそ
    れぞれ接続されおよび第2端においてバイポーラ書込み
    データ信号の半分をネれぞれ受取る1対の書込みデータ
    線路と、 に) 1つの書込み線路と交流アース点との間にそれぞ
    れ接続され、および読出し/書込み制御fK号を受取り
    、および前記読出し/書込み制御信号の読出しモード状
    態および書込みモード状態にそれぞれ応答して前記書込
    みデータ線路を交流アース点にクランプするおよびクラ
    ンプしない1対のクランプ回路と、(ホ)第1端が1つ
    のトランジスタのコレクタにそれぞれ接続され、および
    第2端において千′め増幅された前記読出し信号を供給
    する1対の読出しデータ線路と、 (へ) 1つの読出しデータ線路の前記第2端と前記電
    源の前記第1端子と−の間にそれぞれが接続された1対
    の非線形コレクタ・プルアップ・インピーダンスと、 をイfする駆動器と前記増幅器との組合せ回路。 (2、特許請求の範囲第1項において、プルアップ・イ
    ンピーダンスのおのおのが並列接続された抵抗器とダイ
    オードとを有し、前記ダイオードのおのおのが前記読出
    し/書込み制御信号の書込み状態の間導電状、雉である
    回路。 (3)%許請求の範囲第1項において、前記電流源のr
    4U記第1端子および前記電源の前記第1端子がそれぞ
    れ対応する前記第2端子よりもより正であり、および前
    記トランジスタがいずれもNPN形である回路。 (4)特許請求の範囲第1項において、前記電流源の前
    記第1端子および前記電源の前記第1端子がそれぞれ対
    応する前記第2端子よりもより負であり、および前記ト
    ランジスタがいずれもPNP形であろ回路。
JP58237138A 1983-02-15 1983-12-15 磁気ヘツド回路 Pending JPS59152511A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US466400 1983-02-15
US06/466,400 US4523238A (en) 1983-02-15 1983-02-15 Magnetic head preamplifier/driver

Publications (1)

Publication Number Publication Date
JPS59152511A true JPS59152511A (ja) 1984-08-31

Family

ID=23851611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58237138A Pending JPS59152511A (ja) 1983-02-15 1983-12-15 磁気ヘツド回路

Country Status (7)

Country Link
US (1) US4523238A (ja)
JP (1) JPS59152511A (ja)
AU (1) AU558325B2 (ja)
CA (1) CA1205906A (ja)
DE (1) DE3338992A1 (ja)
FR (1) FR2541028B1 (ja)
GB (1) GB2136189B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204788A (en) * 1990-06-15 1993-04-20 Mitsubishi Denki Kabushiki Kaisha Digital magnetic recording and reproducing circuit for suppressing generation of asymmetry
US5257146A (en) * 1990-06-28 1993-10-26 Vtc Inc. Magnetic head swing clamp and cross-talk eliminator for read/write preamplifier
DE4109589A1 (de) * 1991-03-20 1992-09-24 Tandberg Data Schaltungsanordnung zum selektiven durchschalten von lesesignalen eines mehrfachmagnetkopfes bei einem magnetschichtspeicher
US5287231A (en) * 1992-10-06 1994-02-15 Vtc Inc. Write circuit having current mirrors between predriver and write driver circuits for maximum head voltage swing
US5532631A (en) * 1994-11-17 1996-07-02 Vtc Inc. Active pull-down write driver for three-terminal inductive load
US5781046A (en) * 1995-03-22 1998-07-14 Vtc, Inc. Push-and-pull driver circuit for driving an H-bridge coupled to a two-terminal inductive load
DE19513302A1 (de) * 1995-04-07 1996-10-10 Agfa Gevaert Ag Verfahren und Vorrichtung zum Lesen magnetisch gespeicherter Signale
US5612828A (en) * 1995-09-11 1997-03-18 Vtc Inc. Write driver with improvements for risetime
US5877911A (en) * 1996-03-13 1999-03-02 International Business Machines Corporation Magneto-resistive head pre-amplifying circuit for avoiding output voltage transients
EP0999547A1 (en) * 1998-11-06 2000-05-10 Texas Instruments Incorporated Method and apparatus for active head mode control
US6175255B1 (en) * 1998-11-23 2001-01-16 National Seniconductor Corporation Line driver circuit for low voltage and low power applications
US6424227B1 (en) * 2001-05-23 2002-07-23 National Scientific Corporation Monolithic balanced RF power amplifier
US7209307B2 (en) * 2003-03-27 2007-04-24 Sony Corporation Variable read output impedance control circuit for a magnetic media storage system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2838675A (en) * 1955-05-02 1958-06-10 North American Aviation Inc Reversible current circuit
NL278307A (ja) * 1961-05-12
US3505662A (en) * 1967-08-22 1970-04-07 Burroughs Corp Read preamplifier with bypass circuitry
US4085383A (en) * 1976-10-07 1978-04-18 Control Data Corporation Matrix selection amplifier circuit for low impedance heads in a magnetic disc memory device
JPS54153615A (en) * 1978-05-24 1979-12-04 Hitachi Ltd Current driving circuit

Also Published As

Publication number Publication date
US4523238A (en) 1985-06-11
CA1205906A (en) 1986-06-10
AU558325B2 (en) 1987-01-29
GB8329581D0 (en) 1983-12-07
AU2117883A (en) 1984-08-23
FR2541028A1 (fr) 1984-08-17
FR2541028B1 (fr) 1988-09-30
GB2136189B (en) 1986-06-18
GB2136189A (en) 1984-09-12
DE3338992A1 (de) 1984-08-16

Similar Documents

Publication Publication Date Title
JPS59152511A (ja) 磁気ヘツド回路
JPS594769B2 (ja) トランスジュ−サの出力感知回路
JPS59123321A (ja) スイツチ回路
JPH0775043B2 (ja) 磁気デイスク装置のデ−タ読み出し及び書き込み回路
US6947238B2 (en) Bias circuit for magneto-resistive head
JP3516178B2 (ja) プリアンプ回路装置
JPS5847764B2 (ja) 双方向性電流を扱える特性を備えた磁気ヘツド・スイツチ・マトリツクス
US4085383A (en) Matrix selection amplifier circuit for low impedance heads in a magnetic disc memory device
JPS6121009U (ja) 再生前置増幅器
US4792868A (en) Recording/reproducing device with means for switching inductance of such device for use in a floppy disk apparatus
US3453612A (en) Magnetic head selection circuitry
JP2002304701A (ja) 再生アンプおよびこれを用いた磁気記録再生装置
JP2543211B2 (ja) 磁気記録再生装置の読み出し回路
JPS60616A (ja) 磁気ヘツドアセンブリ
US3261004A (en) Read-write amplifier circuit
JP2559810B2 (ja) 磁気ヘッド
JPS5864605A (ja) 磁気記録再生装置
JP2583916B2 (ja) 録音再生回路
JPH04307403A (ja) フレキシブルディスク装置のリード/ライト回路
JPS5836402B2 (ja) 磁気ヘツド選択回路
JPH0454564Y2 (ja)
JPH067443Y2 (ja) フレキシブルデイスク装置の書込電流生成回路
JPH0426966Y2 (ja)
JPS59110027A (ja) 磁気ヘツドアツセンブリ−
JPH0782605B2 (ja) 磁気記録再生回路