JP3173129B2 - ハード・ディスク書き込み回路 - Google Patents
ハード・ディスク書き込み回路Info
- Publication number
- JP3173129B2 JP3173129B2 JP15446792A JP15446792A JP3173129B2 JP 3173129 B2 JP3173129 B2 JP 3173129B2 JP 15446792 A JP15446792 A JP 15446792A JP 15446792 A JP15446792 A JP 15446792A JP 3173129 B2 JP3173129 B2 JP 3173129B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- transistor
- current
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パーソナル・コンピュ
ータあるいはワード・プロセッサ等の電子装置に用いら
れるハード・ディスク装置の書き込み用集積回路に係る
ものである。
ータあるいはワード・プロセッサ等の電子装置に用いら
れるハード・ディスク装置の書き込み用集積回路に係る
ものである。
【０００２】
【従来の技術】近年の急速なパーソナル・コンピュータ
の普及の中で、携帯に適した小型のパーソナル・コンピ
ュータあるいはワード・プロセッサが急速に普及しつつ
あり、特に外形が一般のビジネス文書と同じＡ４型の大
きさであるノート型と呼ばれるパーソナル・コンピュー
タあるいはワード・プロセッサは小型軽量であり携帯に
便利な上に価格が低廉であるということから人気があ
る。
の普及の中で、携帯に適した小型のパーソナル・コンピ
ュータあるいはワード・プロセッサが急速に普及しつつ
あり、特に外形が一般のビジネス文書と同じＡ４型の大
きさであるノート型と呼ばれるパーソナル・コンピュー
タあるいはワード・プロセッサは小型軽量であり携帯に
便利な上に価格が低廉であるということから人気があ
る。
【０００３】一方、最近はパーソナル・コンピュータあ
るいはワード・プロセッサに対する要望がますます高度
化し、ノート型の装置に対しても、メモリの大容量化、
ハード・ディスク・ドライブの内蔵等が行われている。
るいはワード・プロセッサに対する要望がますます高度
化し、ノート型の装置に対しても、メモリの大容量化、
ハード・ディスク・ドライブの内蔵等が行われている。
【０００４】携帯用のパーソナル・コンピュータ等は、
携行時は電池によって駆動されるが、使用する電池の容
量によって使用時間が制限される。したがって、より長
時間の使用を可能にするためには大容量の電池を使用す
ればよいが、電池は蓄えることのできる電力量と容積及
び重量とが比例するため、限られた容積・重量内で充分
な容量の電池を得ることは困難であり、大容量の電池を
採用すると小型・軽量との特長を損なうことになる。
携行時は電池によって駆動されるが、使用する電池の容
量によって使用時間が制限される。したがって、より長
時間の使用を可能にするためには大容量の電池を使用す
ればよいが、電池は蓄えることのできる電力量と容積及
び重量とが比例するため、限られた容積・重量内で充分
な容量の電池を得ることは困難であり、大容量の電池を
採用すると小型・軽量との特長を損なうことになる。
【０００５】一般的にパーソナル・コンピュータ等にお
いて使用されている集積回路素子の電源電圧定格はいわ
ゆるＴＴＬ規格の５Ｖであり、従来の携帯用のパーソナ
ル・コンピュータ等においてもこれらの集積回路をその
まま用いている。そのため、５Ｖ以上の電源電圧、すな
わち電池を用いた場合には起電力が１.５Ｖである通常
の２酸化マンガン電池で最低４個、起電力が１.２Ｖで
ある充電式のニッケル・カドミウム電池で最低５個が必
要である。
いて使用されている集積回路素子の電源電圧定格はいわ
ゆるＴＴＬ規格の５Ｖであり、従来の携帯用のパーソナ
ル・コンピュータ等においてもこれらの集積回路をその
まま用いている。そのため、５Ｖ以上の電源電圧、すな
わち電池を用いた場合には起電力が１.５Ｖである通常
の２酸化マンガン電池で最低４個、起電力が１.２Ｖで
ある充電式のニッケル・カドミウム電池で最低５個が必
要である。
【０００６】したがって、携帯用のパーソナル・コンピ
ュータ等をより小型・軽量化するために、電池の使用個
数の減を目的として当初１２Ｖ以上が必要であった電源
電圧を、５Ｖに低下させ、さらに３.３Ｖにすることが
行われているが、この装置においても駆動用の電池は３
個必要である。
ュータ等をより小型・軽量化するために、電池の使用個
数の減を目的として当初１２Ｖ以上が必要であった電源
電圧を、５Ｖに低下させ、さらに３.３Ｖにすることが
行われているが、この装置においても駆動用の電池は３
個必要である。
【０００７】このような状況において、現在は電池２〜
３個の電圧である３.３Ｖ±１０％、通常の２酸化マン
ガン電池を用いた場合で４.５Ｖ、充電式のニッケル・
カドミウム電池を用いた場合で３.６Ｖという電圧で携
帯用のパーソナル・コンピュータ等を駆動することを目
標とした開発が行われている。
３個の電圧である３.３Ｖ±１０％、通常の２酸化マン
ガン電池を用いた場合で４.５Ｖ、充電式のニッケル・
カドミウム電池を用いた場合で３.６Ｖという電圧で携
帯用のパーソナル・コンピュータ等を駆動することを目
標とした開発が行われている。
【０００８】電子装置において、電源電圧を低下させる
と電子装置内に流れる電流を小さくすることになり消費
電力を低下させることができるばかりでなく、信号振幅
が小さくなることによる低雑音化を図ることもできる。
と電子装置内に流れる電流を小さくすることになり消費
電力を低下させることができるばかりでなく、信号振幅
が小さくなることによる低雑音化を図ることもできる。
【０００９】このような電子装置のハード・ディスク・
ドライブにおける磁気メディアへの書き込みは書き込み
用のヘッド・コイルに流れる書き込み電流の向きを変え
ることで行われ、書き込み電流の立ち上がり立ち下がり
時間が速ければ速いほど高速にすなわち高密度にデータ
を記録することができる。
ドライブにおける磁気メディアへの書き込みは書き込み
用のヘッド・コイルに流れる書き込み電流の向きを変え
ることで行われ、書き込み電流の立ち上がり立ち下がり
時間が速ければ速いほど高速にすなわち高密度にデータ
を記録することができる。
【００１０】インダクタンスＬであるヘッド・コイルの
電流変化ΔＩと両端の電圧Ｖとの間には、Ｖ＝Ｌ（ΔＩ
／ΔＴ）なる関係があるから、立ち上がり立ち下がり時
間ΔＴ＝Ｌ（ΔＩ／Ｖ）である。
電流変化ΔＩと両端の電圧Ｖとの間には、Ｖ＝Ｌ（ΔＩ
／ΔＴ）なる関係があるから、立ち上がり立ち下がり時
間ΔＴ＝Ｌ（ΔＩ／Ｖ）である。
【００１１】この関係から明らかなように、書き込み電
流の立ち上がり立ち下がり時間ΔＴはヘッド・コイルの
両端にかけられる書き込み電圧に依存する。
流の立ち上がり立ち下がり時間ΔＴはヘッド・コイルの
両端にかけられる書き込み電圧に依存する。
【００１２】図２に、従来のハード・ディスク用書き込
み回路図を示す。この回路のトランジスタＱ11〜Ｑ19は
ＮＰＮトランジスタのみで構成されており、ＶPOS（ＶP
OSITIVE）は正電圧源、ＩWC（WRITE CURRENT）は書き込
み用定電流回路、ＩCは定電流回路、ＷＤＸ及びＷＤＹ
は書き込み信号である。
み回路図を示す。この回路のトランジスタＱ11〜Ｑ19は
ＮＰＮトランジスタのみで構成されており、ＶPOS（ＶP
OSITIVE）は正電圧源、ＩWC（WRITE CURRENT）は書き込
み用定電流回路、ＩCは定電流回路、ＷＤＸ及びＷＤＹ
は書き込み信号である。
【００１３】トランジスタＱ11，Ｑ12，Ｑ13，Ｑ14はＨ
ブリッジを構成しており、負荷であるヘッド・コイルＬ
HEADに書き込み電流を供給する。
ブリッジを構成しており、負荷であるヘッド・コイルＬ
HEADに書き込み電流を供給する。
【００１４】抵抗器Ｒ11，Ｒ12、トランジスタＱ15，Ｑ
16は、トランジスタＱ13，Ｑ14の入力に対してトランジ
スタＱ11，Ｑ12の入力を反転するためのインバータ・バ
ッファを構成している。
16は、トランジスタＱ13，Ｑ14の入力に対してトランジ
スタＱ11，Ｑ12の入力を反転するためのインバータ・バ
ッファを構成している。
【００１５】トランジスタＱ17，Ｑ18，Ｑ19、抵抗器Ｒ
13，Ｒ14，Ｒ15は、カレント・ミラー回路を構成してお
り、定電流源ＩWCからの書き込み電流ををＨブリッジに
供給する。
13，Ｒ14，Ｒ15は、カレント・ミラー回路を構成してお
り、定電流源ＩWCからの書き込み電流ををＨブリッジに
供給する。
【００１６】この回路において、ＷＤＸ＞ＷＤＹなる電
圧関係の書き込み信号が入力されると、トランジスタＱ
13，Ｑ15がオン、トランジスタＱ14，Ｑ16がオフとな
り、その結果トランジスタＱ11がオフ，トランジスタＱ
12がオンとなるため、ＶPOS→Ｑ12→Ｙ→ＬHEAD→Ｘ→
Ｑ13→Ｑ17→Ｒ13と書き込み電流が流れる。
圧関係の書き込み信号が入力されると、トランジスタＱ
13，Ｑ15がオン、トランジスタＱ14，Ｑ16がオフとな
り、その結果トランジスタＱ11がオフ，トランジスタＱ
12がオンとなるため、ＶPOS→Ｑ12→Ｙ→ＬHEAD→Ｘ→
Ｑ13→Ｑ17→Ｒ13と書き込み電流が流れる。
【００１７】逆にＷＤＸ＜ＷＤＹなる電圧関係の書き込
み信号が入力されると、トランジスタはＱ13，Ｑ15がオ
フ、トランジスタＱ14，Ｑ16がオンとなり、その結果ト
ランジスタＱ11がオン，Ｑ12がオフとなるため、ＶPOS
→Ｑ11→Ｘ→ＬHEAD→Ｙ→Ｑ14→Ｑ17→Ｒ13と書き込み
電流が流れる。
み信号が入力されると、トランジスタはＱ13，Ｑ15がオ
フ、トランジスタＱ14，Ｑ16がオンとなり、その結果ト
ランジスタＱ11がオン，Ｑ12がオフとなるため、ＶPOS
→Ｑ11→Ｘ→ＬHEAD→Ｙ→Ｑ14→Ｑ17→Ｒ13と書き込み
電流が流れる。
【００１８】このように、ヘッド・コイルＬHEADに流れ
る書き込み電流がＹ→Ｘ，Ｘ→Ｙと１回反転する度に１
ビットのデータが磁気メディアに書き込まれる。
る書き込み電流がＹ→Ｘ，Ｘ→Ｙと１回反転する度に１
ビットのデータが磁気メディアに書き込まれる。
【００１９】一方、Ｈブリッジを構成する電流吸い込み
トランジスタＱ13，Ｑ14の下にはトランジスタＱ17及び
抵抗器Ｒ13からなる定電流回路が必要であり、この定電
流回路を正常に動作させるための電圧を確保する必要が
ある。
トランジスタＱ13，Ｑ14の下にはトランジスタＱ17及び
抵抗器Ｒ13からなる定電流回路が必要であり、この定電
流回路を正常に動作させるための電圧を確保する必要が
ある。
【００２０】書き込み信号ＷＤＸ及びＷＤＹのハイレベ
ル電圧はトランジスタＱ17が飽和しないようにする必要
があり、ここでは一例として２Ｖとする。
ル電圧はトランジスタＱ17が飽和しないようにする必要
があり、ここでは一例として２Ｖとする。
【００２１】また、トランジスタＱ11，Ｑ12のベース電
圧のハイレベル電圧はほぼＶPOSであり、トランジスタ
Ｑ13，Ｑ14が飽和しないようにＶBＱ13＋ＶBEＱ11＝ＶB
Ｑ14＋ＶBEＱ12とされる。
圧のハイレベル電圧はほぼＶPOSであり、トランジスタ
Ｑ13，Ｑ14が飽和しないようにＶBＱ13＋ＶBEＱ11＝ＶB
Ｑ14＋ＶBEＱ12とされる。
【００２２】ＷＤＸ＞ＷＤＹなる電圧関係の書き込み信
号が入力されたとき、トランジスタＱ13，Ｑ12，Ｑ15が
オン、トランジスタＱ14，Ｑ11，Ｑ16がオフであるか
ら、トランジスタＱ12のベース電圧≒ＶPOS、ＶBEＱ11
＝０.８Ｖとすると、トランジスタＱ11のベース電圧ＶB
Ｑ11＝ＷＤＸ＋ＶBEＱ11＝２.０＋０.８＝２.８Ｖとな
る。
号が入力されたとき、トランジスタＱ13，Ｑ12，Ｑ15が
オン、トランジスタＱ14，Ｑ11，Ｑ16がオフであるか
ら、トランジスタＱ12のベース電圧≒ＶPOS、ＶBEＱ11
＝０.８Ｖとすると、トランジスタＱ11のベース電圧ＶB
Ｑ11＝ＷＤＸ＋ＶBEＱ11＝２.０＋０.８＝２.８Ｖとな
る。
【００２３】このとき、電流は上記したようにＶPOS→
Ｑ12→Ｙ→ＬHEAD→Ｘ→Ｑ13→Ｑ17→Ｒ13と流れるが、
トランジスタＱ13のコレクタ電圧（＝Ｘ点の電位）は、
電流を吸い込むためになるべく低い電位になろうとす
る。
Ｑ12→Ｙ→ＬHEAD→Ｘ→Ｑ13→Ｑ17→Ｒ13と流れるが、
トランジスタＱ13のコレクタ電圧（＝Ｘ点の電位）は、
電流を吸い込むためになるべく低い電位になろうとす
る。
【００２４】しかしながら、トランジスタＱ11のベース
電圧ＶBＱ11＝２.８Ｖであるために、Ｘ点の電位がＷＤ
Ｘ＋ＶBE−ＶBE＝ＷＤＸになると、トランジスタＱ11が
オンとなる。そのため、Ｘ点の電位はＷＤＸより下がる
ことができなくなる。
電圧ＶBＱ11＝２.８Ｖであるために、Ｘ点の電位がＷＤ
Ｘ＋ＶBE−ＶBE＝ＷＤＸになると、トランジスタＱ11が
オンとなる。そのため、Ｘ点の電位はＷＤＸより下がる
ことができなくなる。
【００２５】このようにして、従来回路では、ヘッド・
コイルＬHEADの両端Ｘ，Ｙにかけられる書き込み電圧Ｖ
Wが制限される。
コイルＬHEADの両端Ｘ，Ｙにかけられる書き込み電圧Ｖ
Wが制限される。
【００２６】通常用いられている電源装置の出力電圧値
には±１０％の許容範囲があるから、電源電圧５Ｖの装
置における電源装置の実際上の下限電圧は４.５Ｖであ
る。
には±１０％の許容範囲があるから、電源電圧５Ｖの装
置における電源装置の実際上の下限電圧は４.５Ｖであ
る。
【００２７】ヘッド・コイルＬHEADの両端Ｘ，Ｙにかけ
られる書き込み電圧ＶW＝ＶPOS−ＶBE−ＷＤＸであり、
この回路を電源電圧４.５Ｖで使用した場合にはＶPOS＝
４.５Ｖ，ＶBE＝０.８Ｖ、ＷＤＸ＝２.０Ｖであるか
ら、ＶW＝４.５−０.８−２.０＝１.７Ｖとなる。
られる書き込み電圧ＶW＝ＶPOS−ＶBE−ＷＤＸであり、
この回路を電源電圧４.５Ｖで使用した場合にはＶPOS＝
４.５Ｖ，ＶBE＝０.８Ｖ、ＷＤＸ＝２.０Ｖであるか
ら、ＶW＝４.５−０.８−２.０＝１.７Ｖとなる。
【００２８】また、この回路を電源電圧３Ｖで使用した
場合にはＶPOS＝３.０Ｖであるから、ヘッド・コイル書
き込み電圧ＶWは３.０−０.８−２.０＝０.２Ｖとな
る。
場合にはＶPOS＝３.０Ｖであるから、ヘッド・コイル書
き込み電圧ＶWは３.０−０.８−２.０＝０.２Ｖとな
る。
【００２９】ここで、ＬHEAD＝１μＨ、書き込み電流Ｉ
W＝±１０ｍＡとすると、ＶPOS＝３.０Ｖである場合の
書き込み電流の立ち上がり立ち下がり時間Ｔ＝Ｌ×Ｉ／
Ｖ＝１０-6×（１０＋１０）×１０-3／０.２＝１００
（ｎＳ）となり、前に述べたように１ビットのデータを
磁気メディアに書き込むには電流が１回反転する必要が
あるから、そのために要する最小時間は２００ｎＳ、書
き込み速度は５ＭＦＣ／Ｓ（Flux Change／Ｓ）とな
る。
W＝±１０ｍＡとすると、ＶPOS＝３.０Ｖである場合の
書き込み電流の立ち上がり立ち下がり時間Ｔ＝Ｌ×Ｉ／
Ｖ＝１０-6×（１０＋１０）×１０-3／０.２＝１００
（ｎＳ）となり、前に述べたように１ビットのデータを
磁気メディアに書き込むには電流が１回反転する必要が
あるから、そのために要する最小時間は２００ｎＳ、書
き込み速度は５ＭＦＣ／Ｓ（Flux Change／Ｓ）とな
る。
【００３０】最近用いられているハード・ディスク・ド
ライブにおいては２４ＭｂｐＳあるいは４８ＭｂｐＳと
いう高速書き込みが行われているが、このような高速書
き込みが行われているハード・ディスク・ドライブに高
データ・レートの変調方式であるＲＬＬ（１，７）変調
方式を採用しても１８ＭＦＣ／Ｓあるいは３６ＭＦＣ／
Ｓの磁化反転速度が必要であるため、３Ｖの電源電圧で
はこのような高速の書き込みを行うことができない。
ライブにおいては２４ＭｂｐＳあるいは４８ＭｂｐＳと
いう高速書き込みが行われているが、このような高速書
き込みが行われているハード・ディスク・ドライブに高
データ・レートの変調方式であるＲＬＬ（１，７）変調
方式を採用しても１８ＭＦＣ／Ｓあるいは３６ＭＦＣ／
Ｓの磁化反転速度が必要であるため、３Ｖの電源電圧で
はこのような高速の書き込みを行うことができない。
【００３１】このように、従来の書き込み回路は３Ｖの
電源電圧で動作させた場合には書き込み電圧を大きくす
ることができないため十分に大きな書き込み速度を得る
ことができないという問題点を有する。
電源電圧で動作させた場合には書き込み電圧を大きくす
ることができないため十分に大きな書き込み速度を得る
ことができないという問題点を有する。
【００３２】
【発明が解決しようとする課題】本願発明は、上記従来
の書き込み回路が有する３Ｖの電源電圧で動作させた場
合に大きな書き込み速度を得ることができないとの問題
点を解決することを課題とするものであり、３Ｖの電源
電圧で動作させた場合でも従来の５Ｖの電源電圧を用い
ていた回路と同等の書き込み速度を得ることが可能な書
き込み回路を提供することを目的する。
の書き込み回路が有する３Ｖの電源電圧で動作させた場
合に大きな書き込み速度を得ることができないとの問題
点を解決することを課題とするものであり、３Ｖの電源
電圧で動作させた場合でも従来の５Ｖの電源電圧を用い
ていた回路と同等の書き込み速度を得ることが可能な書
き込み回路を提供することを目的する。
【００３３】
【課題を解決するための手段】本願においては、上記課
題を解決するために、ＶBEによる電圧降下をなくすため
に電流吐き出し側のトランジスタをＰ型ＦＥＴとした発
明すなわち「各々２個の書き込み電流吐き出しトランジ
スタと書き込み電流吸い込みトランジスタによりＨブリ
ッジを構成し、各々の書き込み電流吐き出しトランジス
タ及び各々の書き込み電流吸い込みトランジスタを交互
にスイッチングすることにより、負荷であるヘッド・コ
イルに書き込み電流を供給するハード・ディスク書き込
み回路であって、書き込み電流吐き出しトランジスタを
Ｐ型ＦＥＴで構成したことを特徴とするハード・ディス
ク書き込み回路」であることを構成とする第１の発明及
び、スイッチ動作を行う書き込み電流吸い込みトランジ
スタを定電流供給用のカレント・ミラー回路を構成する
トランジスタの一方により構成することによりカレント
・ミラー回路のために確保していた電圧を不要とした発
明、すなわち「各々２個の書き込み電流吐き出しトラン
ジスタと書き込み電流吸い込みトランジスタによりＨブ
リッジを構成し、各々の書き込み電流吐き出しトランジ
スタ及び各々の書き込み電流吸い込みトランジスタを交
互にスイッチングすることにより、負荷であるヘッド・
コイルにカレント・ミラー回路から書き込み定電流を供
給するハード・ディスク書き込み回路であって、書き込
み電流吸い込みトランジスタをカレント・ミラー回路を
構成するトランジスタの一方で構成したことを特徴とす
るハード・ディスク書き込み回路」であることを構成と
する第２の発明を提供する。
題を解決するために、ＶBEによる電圧降下をなくすため
に電流吐き出し側のトランジスタをＰ型ＦＥＴとした発
明すなわち「各々２個の書き込み電流吐き出しトランジ
スタと書き込み電流吸い込みトランジスタによりＨブリ
ッジを構成し、各々の書き込み電流吐き出しトランジス
タ及び各々の書き込み電流吸い込みトランジスタを交互
にスイッチングすることにより、負荷であるヘッド・コ
イルに書き込み電流を供給するハード・ディスク書き込
み回路であって、書き込み電流吐き出しトランジスタを
Ｐ型ＦＥＴで構成したことを特徴とするハード・ディス
ク書き込み回路」であることを構成とする第１の発明及
び、スイッチ動作を行う書き込み電流吸い込みトランジ
スタを定電流供給用のカレント・ミラー回路を構成する
トランジスタの一方により構成することによりカレント
・ミラー回路のために確保していた電圧を不要とした発
明、すなわち「各々２個の書き込み電流吐き出しトラン
ジスタと書き込み電流吸い込みトランジスタによりＨブ
リッジを構成し、各々の書き込み電流吐き出しトランジ
スタ及び各々の書き込み電流吸い込みトランジスタを交
互にスイッチングすることにより、負荷であるヘッド・
コイルにカレント・ミラー回路から書き込み定電流を供
給するハード・ディスク書き込み回路であって、書き込
み電流吸い込みトランジスタをカレント・ミラー回路を
構成するトランジスタの一方で構成したことを特徴とす
るハード・ディスク書き込み回路」であることを構成と
する第２の発明を提供する。
【００３４】
【作用】上記構成を有する第１の発明においては、Ｐ型
ＦＥＴである電流吐き出しトランジスタはバイポーラ・
トランジスタより小さい電圧で動作し、上記構成を有す
る第２の発明においては、カレント・ミラー回路のため
に確保していた動作電圧が不要となる。
ＦＥＴである電流吐き出しトランジスタはバイポーラ・
トランジスタより小さい電圧で動作し、上記構成を有す
る第２の発明においては、カレント・ミラー回路のため
に確保していた動作電圧が不要となる。
【００３５】
【実施例】図１に本願発明の実施例の回路図を示す。こ
の図において、ＩWC1，ＩWC2は書き込み電流の基準とな
る電流を発生する定電流源、ＶPOSは正電圧源、ＷＤＸ
及びＷＤＹは書き込み信号である。
の図において、ＩWC1，ＩWC2は書き込み電流の基準とな
る電流を発生する定電流源、ＶPOSは正電圧源、ＷＤＸ
及びＷＤＹは書き込み信号である。
【００３６】この書き込み回路においては図２に示した
従来の回路と異なり、電流吐き出しＮＰＮトランジスタ
Ｑ11，Ｑ12に代えてＰ型ＦＥＴ−Ｍ1，Ｍ2が用いられて
おり、このＰ型ＦＥＴ−Ｍ1，Ｍ2と電流吸い込みＮＰＮ
トランジスタＱ2，Ｑ3とでＨブリッジを構成して、負荷
であるヘッド・コイルＬHEADに書き込み電流を供給す
る。
従来の回路と異なり、電流吐き出しＮＰＮトランジスタ
Ｑ11，Ｑ12に代えてＰ型ＦＥＴ−Ｍ1，Ｍ2が用いられて
おり、このＰ型ＦＥＴ−Ｍ1，Ｍ2と電流吸い込みＮＰＮ
トランジスタＱ2，Ｑ3とでＨブリッジを構成して、負荷
であるヘッド・コイルＬHEADに書き込み電流を供給す
る。
【００３７】また、電流吸い込みＮＰＮトランジスタＱ
2はＮＰＮトランジスタＱ1，Ｑ5，抵抗器Ｒ2，Ｒ4，Ｒ1
とでカレント・ミラー回路１を、電流吸い込みＮＰＮト
ランジスタＱ3はＮＰＮトランジスタＱ4，Ｑ6，抵抗器
Ｒ3，Ｒ5，Ｒ1とでカレント・ミラー回路２を構成して
おり、各々のカレント・ミラー回路を構成するエミッタ
・バラスト抵抗の一方Ｒ1はカレント・ミラー回路１，
２に共通のものとされている。なお、トランジスタＱ5
及びＱ6はベース電流増幅用である。
2はＮＰＮトランジスタＱ1，Ｑ5，抵抗器Ｒ2，Ｒ4，Ｒ1
とでカレント・ミラー回路１を、電流吸い込みＮＰＮト
ランジスタＱ3はＮＰＮトランジスタＱ4，Ｑ6，抵抗器
Ｒ3，Ｒ5，Ｒ1とでカレント・ミラー回路２を構成して
おり、各々のカレント・ミラー回路を構成するエミッタ
・バラスト抵抗の一方Ｒ1はカレント・ミラー回路１，
２に共通のものとされている。なお、トランジスタＱ5
及びＱ6はベース電流増幅用である。
【００３８】定電流源ＩWC1からの電流はカレント・ミ
ラー回路１により電流吸い込みトランジスタＱ2に供給
され、定電流源ＩWC2からの電流はカレント・ミラー回
路２により、電流吸い込みトランジスタＱ3に供給され
る。
ラー回路１により電流吸い込みトランジスタＱ2に供給
され、定電流源ＩWC2からの電流はカレント・ミラー回
路２により、電流吸い込みトランジスタＱ3に供給され
る。
【００３９】なお、これらのカレント・ミラー回路１，
２を構成するトランジスタＱ2とＱ1及びＱ3とＱ4の電流
増幅率は各々１：Ｎ（Ｎ≧１）の比をもっている。
２を構成するトランジスタＱ2とＱ1及びＱ3とＱ4の電流
増幅率は各々１：Ｎ（Ｎ≧１）の比をもっている。
【００４０】書き込み信号ＷＤＸは、Ｐ型ＦＥＴ−Ｍ1
のゲートに供給されるとともに、インバータＩＮＶ1に
より反転されてショットキー・トランジスタＱ7に供給
され、書き込み信号ＷＤＹは、Ｐ型ＦＥＴＭ2のゲート
に供給されるとともに、インバータＩＮＶ2により反転
されてショットキー・トランジスタＱ8に供給される。
のゲートに供給されるとともに、インバータＩＮＶ1に
より反転されてショットキー・トランジスタＱ7に供給
され、書き込み信号ＷＤＹは、Ｐ型ＦＥＴＭ2のゲート
に供給されるとともに、インバータＩＮＶ2により反転
されてショットキー・トランジスタＱ8に供給される。
【００４１】このように構成された回路において、ＷＤ
Ｘ＝ＧＮＤ，ＷＤＹ＝ＶPOSなる電圧関係の書き込み信
号が入力されると、Ｐ型ＦＥＴ−Ｍ1がオン，Ｍ2がオフ
となるとともに、ショットキー・トランジスタＱ7がオ
ン，Ｑ8がオフとなる。
Ｘ＝ＧＮＤ，ＷＤＹ＝ＶPOSなる電圧関係の書き込み信
号が入力されると、Ｐ型ＦＥＴ−Ｍ1がオン，Ｍ2がオフ
となるとともに、ショットキー・トランジスタＱ7がオ
ン，Ｑ8がオフとなる。
【００４２】また、ＷＤＸ＝ＶPOS，ＷＤＹ＝ＧＮＤな
る電圧関係の書き込み信号が入力されると、Ｐ型ＦＥＴ
−Ｍ1がオフ，Ｍ2がオンとなるとともに、ショットキー
・トランジスタＱ7がオフ，Ｑ8がオンとなる。
る電圧関係の書き込み信号が入力されると、Ｐ型ＦＥＴ
−Ｍ1がオフ，Ｍ2がオンとなるとともに、ショットキー
・トランジスタＱ7がオフ，Ｑ8がオンとなる。
【００４３】したがって、それぞれのカレント・ミラー
回路は、ショットキー・トランジスタＱ7，Ｑ8によりど
ちらか一方のみがカレント・ミラー回路として動作する
ようにスイッチされ、Ｐ型ＦＥＴ−Ｍ1はカレント・ミ
ラー回路２がオンのときにオン、Ｐ型−ＦＥＴＭ2はカ
レント・ミラー回路１がオンのときにオンとなるように
交互に動作する。
回路は、ショットキー・トランジスタＱ7，Ｑ8によりど
ちらか一方のみがカレント・ミラー回路として動作する
ようにスイッチされ、Ｐ型ＦＥＴ−Ｍ1はカレント・ミ
ラー回路２がオンのときにオン、Ｐ型−ＦＥＴＭ2はカ
レント・ミラー回路１がオンのときにオンとなるように
交互に動作する。
【００４４】その結果、ＷＤＸ＝ＧＮＤ，ＷＤＹ＝ＶPO
Sなる電圧関係の書き込み信号が入力されたときにはＶP
OS→Ｍ1→Ｘ→ＬHEAD→Ｙ→Ｑ3→Ｒ1と書き込み電流が
流れ、ＷＤＸ＝ＶPOS，ＷＤＹ＝ＧＮＤなる電圧関係の
書き込み信号が入力されたときにはＶPOS→Ｍ2→Ｙ→Ｌ
HEAD→Ｘ→Ｑ2→Ｒ1と書き込み電流が流れる。
Sなる電圧関係の書き込み信号が入力されたときにはＶP
OS→Ｍ1→Ｘ→ＬHEAD→Ｙ→Ｑ3→Ｒ1と書き込み電流が
流れ、ＷＤＸ＝ＶPOS，ＷＤＹ＝ＧＮＤなる電圧関係の
書き込み信号が入力されたときにはＶPOS→Ｍ2→Ｙ→Ｌ
HEAD→Ｘ→Ｑ2→Ｒ1と書き込み電流が流れる。
【００４５】このように、ヘッド・コイルＬHEADに流れ
る書き込み電流がＹ→Ｘ，Ｘ→Ｙと１回反転する度に１
ビットのデータが磁気メディアに書き込まれる。
る書き込み電流がＹ→Ｘ，Ｘ→Ｙと１回反転する度に１
ビットのデータが磁気メディアに書き込まれる。
【００４６】この回路において、書き込み電流をＩW
（＝Ｎ・ＩWC1＝Ｎ・ＩWC2）、Ｐ型ＦＥＴ−Ｍ1あるい
はＭ2のオン時の抵抗をＲONとすると、ヘッド・コイル
ＬHEAD両端にかかる書き込み電圧ＶWは、 ＶW＝ＶPOS−（ＲON×ＩW＋ＶCEＱ2＋Ｒ1×ＩW） ＝ＶPOS−（ＲON×ＩW＋ＶCEＱ3＋Ｒ1×ＩW） である。
（＝Ｎ・ＩWC1＝Ｎ・ＩWC2）、Ｐ型ＦＥＴ−Ｍ1あるい
はＭ2のオン時の抵抗をＲONとすると、ヘッド・コイル
ＬHEAD両端にかかる書き込み電圧ＶWは、 ＶW＝ＶPOS−（ＲON×ＩW＋ＶCEＱ2＋Ｒ1×ＩW） ＝ＶPOS−（ＲON×ＩW＋ＶCEＱ3＋Ｒ1×ＩW） である。
【００４７】このＰ型ＦＥＴ−Ｍ1あるいはＭ2のオン時
の抵抗ＲONは設計により１０Ω程度まで小さくすること
が可能であり、この場合の書き込み電流１０ｍＡにおけ
るＲONによる電圧降下＝ＲON×ＩW＝１０×１０×１０
-3＝０.１Ｖとなり、従来の回路におけるＮＰＮトラン
ジスタＱ11あるいはＱ12のオン時の電圧降下ＶBE＝０.
８Ｖと比較して十分に小さくすることができる。
の抵抗ＲONは設計により１０Ω程度まで小さくすること
が可能であり、この場合の書き込み電流１０ｍＡにおけ
るＲONによる電圧降下＝ＲON×ＩW＝１０×１０×１０
-3＝０.１Ｖとなり、従来の回路におけるＮＰＮトラン
ジスタＱ11あるいはＱ12のオン時の電圧降下ＶBE＝０.
８Ｖと比較して十分に小さくすることができる。
【００４８】また、ＶCEＱ2＝ＶCEＱ3＝０.５Ｖ、エミ
ッタ・バラスト抵抗Ｒ1＝１０Ωとした場合の電圧降下
はＲ1×ＩW＝１０×１０×１０-3＝０.１Ｖであるか
ら、電源電圧ＶPOS＝３.０Ｖのときの書き込み電圧ＶW
は、ＶPOS−（ＲON×ＩW＋ＶCEＱ2＋Ｒ1×ＩW）＝ＶPOS
−（ＲON×ＩW＋ＶCEＱ3＋Ｒ1×ＩW）＝３.０−（０.１
＋０.５＋０.１）＝２.３Ｖである。
ッタ・バラスト抵抗Ｒ1＝１０Ωとした場合の電圧降下
はＲ1×ＩW＝１０×１０×１０-3＝０.１Ｖであるか
ら、電源電圧ＶPOS＝３.０Ｖのときの書き込み電圧ＶW
は、ＶPOS−（ＲON×ＩW＋ＶCEＱ2＋Ｒ1×ＩW）＝ＶPOS
−（ＲON×ＩW＋ＶCEＱ3＋Ｒ1×ＩW）＝３.０−（０.１
＋０.５＋０.１）＝２.３Ｖである。
【００４９】その結果、ＬHEAD＝１μＨ、書き込み電流
ＩW＝±１０ｍＡとした場合の電流の立ち上がり立ち下
がり時間Ｔ＝Ｌ・Ｉ／Ｖ＝１０-6×（１０＋１０）×１
０-3／２.３＝８.７（ｎＳ）となり、１ビットのデータ
を磁気メディアに書き込むために要する最小時間は約１
７.４ｎＳ、書き込み速度は５７.５ＭＦＣ／Ｓとなる。
この回路にＲＬＬ（１，７）変調方式を採用して書き
込み速度を４／３にすると７６.６７ＭｂｐＳという高
速の書き込みを行うことができる。
ＩW＝±１０ｍＡとした場合の電流の立ち上がり立ち下
がり時間Ｔ＝Ｌ・Ｉ／Ｖ＝１０-6×（１０＋１０）×１
０-3／２.３＝８.７（ｎＳ）となり、１ビットのデータ
を磁気メディアに書き込むために要する最小時間は約１
７.４ｎＳ、書き込み速度は５７.５ＭＦＣ／Ｓとなる。
この回路にＲＬＬ（１，７）変調方式を採用して書き
込み速度を４／３にすると７６.６７ＭｂｐＳという高
速の書き込みを行うことができる。
【００５０】なお、カレント・ミラー回路の出力側トラ
ンジスタ＝電流吸い込みトランジスタＱ2及びＱ3のコレ
クタ電位は下がりすぎることがあるため、ベース−コレ
クタ間にショットキー・ダイオードを接続することによ
り飽和を防止してコレクタ電位を確保することが望まし
い。
ンジスタ＝電流吸い込みトランジスタＱ2及びＱ3のコレ
クタ電位は下がりすぎることがあるため、ベース−コレ
クタ間にショットキー・ダイオードを接続することによ
り飽和を防止してコレクタ電位を確保することが望まし
い。
【００５１】この場合、トランジスタＱ2のコレクタの
下限の電位ＶCEＱ2及びトランジスタＱ3のコレクタの下
限の電位ＶCEＱ3は接続されたショットキー・ダイオー
ドの電圧降下ＶFにより制限され、ＶCEＱ2＝ＶCEＱ3＝
ＶBE−ＶFである。ＶBEは０.８Ｖ、ＶFは通常０.４Ｖで
あるからＶCEＱ2＝ＶCEＱ3＝０.８−０.４＝０.４Ｖを
確保することができる。
下限の電位ＶCEＱ2及びトランジスタＱ3のコレクタの下
限の電位ＶCEＱ3は接続されたショットキー・ダイオー
ドの電圧降下ＶFにより制限され、ＶCEＱ2＝ＶCEＱ3＝
ＶBE−ＶFである。ＶBEは０.８Ｖ、ＶFは通常０.４Ｖで
あるからＶCEＱ2＝ＶCEＱ3＝０.８−０.４＝０.４Ｖを
確保することができる。
【００５２】通常のハード・ディスク装置は複数個のヘ
ッドを有し、そのうちの１つを選択して書き込みを行
う。図１におけるカレント・ミラー回路のベース電流増
幅用のトランジスタＱ5，Ｑ6のエミッタに挿入されたス
イッチ用Ｎ型ＦＥＴ−Ｍ3，Ｍ4は複数個ある書き込み回
路のうち１つだけを動作させるためのスイッチであり、
そのゲートにヘッド選択信号Head Selectを入力するこ
とにより、選択されたヘッドに書き込みを行う。
ッドを有し、そのうちの１つを選択して書き込みを行
う。図１におけるカレント・ミラー回路のベース電流増
幅用のトランジスタＱ5，Ｑ6のエミッタに挿入されたス
イッチ用Ｎ型ＦＥＴ−Ｍ3，Ｍ4は複数個ある書き込み回
路のうち１つだけを動作させるためのスイッチであり、
そのゲートにヘッド選択信号Head Selectを入力するこ
とにより、選択されたヘッドに書き込みを行う。
【００５３】以上説明した実施例においては、Ｈブリッ
ジの書き込み電流吐き出しトランジスタとしてＰ型ＦＥ
Ｔを用い、書き込み電流吸い込み側トランジスタを書き
込み用の定電流回路を供給するカレント・ミラー回路を
構成するトランジスタにより構成しているが、電流吐き
出し側トランジスタをＰ型ＦＥＴで構成することと、電
流吸い込み側トランジスタをカレント・ミラーを構成す
るトランジスタを兼用することは、同一の課題を達成す
るための異なる構成であるから、同時に行ってもよいが
必ずしも同時に行う必要はない。
ジの書き込み電流吐き出しトランジスタとしてＰ型ＦＥ
Ｔを用い、書き込み電流吸い込み側トランジスタを書き
込み用の定電流回路を供給するカレント・ミラー回路を
構成するトランジスタにより構成しているが、電流吐き
出し側トランジスタをＰ型ＦＥＴで構成することと、電
流吸い込み側トランジスタをカレント・ミラーを構成す
るトランジスタを兼用することは、同一の課題を達成す
るための異なる構成であるから、同時に行ってもよいが
必ずしも同時に行う必要はない。
【００５４】
【発明の効果】以上の説明から明らかなように、本願第
１番目の発明においては、Ｈブリッジの書き込み電流吐
き出しトランジスタとしてＰ型ＦＥＴを用い、本願第２
番目の発明においては、Ｈブリッジの書き込み電流吸い
込み側トランジスタを書き込み用の定電流回路を供給す
るカレント・ミラー回路を構成するトランジスタにより
構成されているため、書き込み回路中の電圧ロスを最小
限とすることができるので、３Ｖとの低電源電圧で動作
させた場合であってもにも十分な書き込み速度を得るこ
とが可能である。
１番目の発明においては、Ｈブリッジの書き込み電流吐
き出しトランジスタとしてＰ型ＦＥＴを用い、本願第２
番目の発明においては、Ｈブリッジの書き込み電流吸い
込み側トランジスタを書き込み用の定電流回路を供給す
るカレント・ミラー回路を構成するトランジスタにより
構成されているため、書き込み回路中の電圧ロスを最小
限とすることができるので、３Ｖとの低電源電圧で動作
させた場合であってもにも十分な書き込み速度を得るこ
とが可能である。
【図１】本発明のハード・ディスク書き込み回路実施例
の回路図。
の回路図。
【図２】従来例のハード・ディスク書き込み回路の回路
図。
図。
Ｑ1〜Ｑ6，Ｑ11〜Ｑ19 ＮＰＮトランジスタ Ｑ7，Ｑ8 ＮＰＮショットキイ・トランジスタ Ｒ1〜Ｒ15 抵抗器 Ｍ1，Ｍ2 Ｐ型ＦＥＴ Ｍ3，Ｍ4 Ｎ型ＦＥＴ ＩＮＶ1，ＩＮＶ2 インバータ ＬHEAD 書き込みヘッド・コイル ＶPOS 正電圧源 ＩWC1，ＩWC2，ＩWC，ＩC 定電流源 ＷＤＸ，ＷＤＹ 書き込み信号
Claims (2)
- 【請求項１】 各々２個の書き込み電流吐き出しトラン
ジスタと書き込み電流吸い込みトランジスタによりＨブ
リッジを構成し、各々の書き込み電流吐き出しトランジ
スタ及び各々の書き込み電流吸い込みトランジスタを交
互にスイッチングすることにより、負荷であるヘッド・
コイルに書き込み電流を供給するハード・ディスク書き
込み回路であって、前記書き込み電流吐き出しトランジ
スタをＰ型ＦＥＴで構成したことを特徴とするハード・
ディスク書き込み回路。 - 【請求項２】 各々２個の書き込み電流吐き出しトラン
ジスタと書き込み電流吸い込みトランジスタによりＨブ
リッジを構成し、各々の書き込み電流吐き出しトランジ
スタ及び各々の書き込み電流吸い込みトランジスタを交
互にスイッチングすることにより、負荷であるヘッド・
コイルにカレント・ミラー回路から書き込み定電流を供
給するハード・ディスク書き込み回路であって、前記書
き込み電流吸い込みトランジスタを前記カレント・ミラ
ー回路を構成するトランジスタの一方で構成したことを
特徴とするハード・ディスク書き込み回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15446792A JP3173129B2 (ja) | 1992-05-21 | 1992-05-21 | ハード・ディスク書き込み回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15446792A JP3173129B2 (ja) | 1992-05-21 | 1992-05-21 | ハード・ディスク書き込み回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05325118A JPH05325118A (ja) | 1993-12-10 |
| JP3173129B2 true JP3173129B2 (ja) | 2001-06-04 |
Family
ID=15584888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15446792A Expired - Fee Related JP3173129B2 (ja) | 1992-05-21 | 1992-05-21 | ハード・ディスク書き込み回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3173129B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3573997B2 (ja) * | 1999-03-31 | 2004-10-06 | 三洋電機株式会社 | 磁気ヘッド駆動回路および磁気記録装置 |
-
1992
- 1992-05-21 JP JP15446792A patent/JP3173129B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05325118A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7880989B1 (en) | Write driver circuit for magnetic data storage systems | |
| EP1603120A1 (en) | Disk drive write driver with boosting circuit to improve output voltage swing | |
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| US7365928B2 (en) | Write driver with improved boosting circuit and interconnect impedance matching | |
| WO2008106414A1 (en) | Low power write driver for a magnetic disk drive | |
| EP0609993B1 (en) | Assisted low voltage write circuit | |
| EP1587067A2 (en) | Write driver with power optimization and interconnect impedance matching | |
| JP3173129B2 (ja) | ハード・ディスク書き込み回路 | |
| JPH0775043B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| US7006314B2 (en) | Magnetic head driver circuit and magnetic storage device | |
| US6185057B1 (en) | Method and apparatus for increasing the speed of write driver circuitry | |
| JP3173130B2 (ja) | ハード・ディスク書き込み回路 | |
| US6487030B2 (en) | Write head with switchable impedance and method for operating same | |
| US20030151839A1 (en) | Magnetic disk drive | |
| JPS6316401A (ja) | 磁気デイスク記録再生装置の書き込み読み出し回路 | |
| JP2647645B2 (ja) | 磁気記録装置 | |
| US7113359B2 (en) | Impedance-controlled write driver for low power preamp | |
| US6282044B1 (en) | 8V ring clamp circuit | |
| JP2615340B2 (ja) | 磁気記録装置 | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JPH073446Y2 (ja) | 磁気記録回路 | |
| JP2615339B2 (ja) | 磁気記録装置 | |
| JP4099590B2 (ja) | 磁気ヘッド用ライトドライバー回路及び同回路を有する磁気記録装置 | |
| JPH0775044B2 (ja) | 磁気ヘツドの書き込み時ダンピング回路 | |
| JPS59110027A (ja) | 磁気ヘツドアツセンブリ− |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |