JPS6131521B2 - - Google Patents
Info
- Publication number
- JPS6131521B2 JPS6131521B2 JP53061056A JP6105678A JPS6131521B2 JP S6131521 B2 JPS6131521 B2 JP S6131521B2 JP 53061056 A JP53061056 A JP 53061056A JP 6105678 A JP6105678 A JP 6105678A JP S6131521 B2 JPS6131521 B2 JP S6131521B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistors
- terminals
- drive circuit
- induction coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006698 induction Effects 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 claims description 8
- 230000007423 decrease Effects 0.000 description 15
- 230000004907 flux Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000008929 regeneration Effects 0.000 description 4
- 238000011069 regeneration method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000013016 damping Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
Landscapes
- Digital Magnetic Recording (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は電気的スイツチ回路とくに、磁気ヘツ
ド駆動回路のように誘導コイルを駆動するのに適
した回路に関する。
ド駆動回路のように誘導コイルを駆動するのに適
した回路に関する。
このような回路は磁気記録ヘツド、ステツプモ
ータ、電気スイツチ、リレー等の種々の素子を駆
動するのに用いられる。本発明は、とくに、磁気
記録装置に用いられる磁気ヘツド書込み駆動回路
に特に適用されるので、以下、この種の回路を例
に取り説明する。
ータ、電気スイツチ、リレー等の種々の素子を駆
動するのに用いられる。本発明は、とくに、磁気
記録装置に用いられる磁気ヘツド書込み駆動回路
に特に適用されるので、以下、この種の回路を例
に取り説明する。
周知のように、磁気ヘツドは磁気コアに巻かれ
た誘導コイルを有し、コアは非磁性体のギヤツプ
を有する。この磁気ヘツドを駆動して、磁性体上
にデイジタル式に信号を記録するための磁気ヘツ
ド駆動回路では、コイルの中心にあるセンタタツ
プに、所定のバイアス電圧を印加する手段と、こ
のコイルに流す電流の方向を切換える書込み回路
と、上記コイルに並列に接続された再生回路とを
有する。とくに、集積回路技術を用いて構成する
場合には、複数の磁気ヘツドの各々に対して、書
込み回路および再生回路を別個独立に設ける。こ
の結果、複数の磁気ヘツドに対して共通に書込み
回路および再生回路を設けた場合に必要となるヘ
ツド切換え回路が省略できる。従つて、このヘツ
ド切換え回路による雑音が除去される。このよう
な集積回路技術を用いた磁気ヘツド駆動回路の再
生回路はエミツタが直接結合された一対のトラン
ジスタと、このエミツタに共通に接続された定電
流源を有する差動増巾器が用いられる。記録時に
書込み回路により、コイルに流す電流が切り換え
られると、コイルに逆起電力が発生し、この逆起
電力が再生回路の上記一対のトランジスタの各々
のベース間に印加される。この一対のトランジス
タのベース−ベース間の耐圧はベース−エミツタ
間順方向電圧降下（ＶBE）とエミツタ−ベース間
破壊電圧（ＶEBO）との和に等しい。上記の逆起
電力がこのＶBE＋ＶEBOより大になると、上記再
生回路のトランジスタのエミツタ接地の電流増巾
率（ｈFE）が、低下する。上記トランジスタのｈ
FEが低下すると、再生回路出力が低下する。すな
わち、このトランジスタのベースから入力抵抗Ｒ
Aは、ヘツド巻線のインダクタンス、ヘツドの巻
線容量、再生回路入力容量等とともに共振回路を
形成する。ｈFEが低下するとＲAが低下する。ＲA
が低下すると、この共振回路のダンピングが増大
し、共振周波数付近で再生回路に伝達される磁気
ヘツド読出し電圧が低下する。この結果再生回路
出力が低下する。この問題をなくすために、この
逆起電力が上記耐圧をこえないように制限する必
要がある。このために、誘導コイルの両端にクラ
ンプ回路を接続することが望ましい。クランプ回
路としては、次の条件を満すことが望ましい。
た誘導コイルを有し、コアは非磁性体のギヤツプ
を有する。この磁気ヘツドを駆動して、磁性体上
にデイジタル式に信号を記録するための磁気ヘツ
ド駆動回路では、コイルの中心にあるセンタタツ
プに、所定のバイアス電圧を印加する手段と、こ
のコイルに流す電流の方向を切換える書込み回路
と、上記コイルに並列に接続された再生回路とを
有する。とくに、集積回路技術を用いて構成する
場合には、複数の磁気ヘツドの各々に対して、書
込み回路および再生回路を別個独立に設ける。こ
の結果、複数の磁気ヘツドに対して共通に書込み
回路および再生回路を設けた場合に必要となるヘ
ツド切換え回路が省略できる。従つて、このヘツ
ド切換え回路による雑音が除去される。このよう
な集積回路技術を用いた磁気ヘツド駆動回路の再
生回路はエミツタが直接結合された一対のトラン
ジスタと、このエミツタに共通に接続された定電
流源を有する差動増巾器が用いられる。記録時に
書込み回路により、コイルに流す電流が切り換え
られると、コイルに逆起電力が発生し、この逆起
電力が再生回路の上記一対のトランジスタの各々
のベース間に印加される。この一対のトランジス
タのベース−ベース間の耐圧はベース−エミツタ
間順方向電圧降下（ＶBE）とエミツタ−ベース間
破壊電圧（ＶEBO）との和に等しい。上記の逆起
電力がこのＶBE＋ＶEBOより大になると、上記再
生回路のトランジスタのエミツタ接地の電流増巾
率（ｈFE）が、低下する。上記トランジスタのｈ
FEが低下すると、再生回路出力が低下する。すな
わち、このトランジスタのベースから入力抵抗Ｒ
Aは、ヘツド巻線のインダクタンス、ヘツドの巻
線容量、再生回路入力容量等とともに共振回路を
形成する。ｈFEが低下するとＲAが低下する。ＲA
が低下すると、この共振回路のダンピングが増大
し、共振周波数付近で再生回路に伝達される磁気
ヘツド読出し電圧が低下する。この結果再生回路
出力が低下する。この問題をなくすために、この
逆起電力が上記耐圧をこえないように制限する必
要がある。このために、誘導コイルの両端にクラ
ンプ回路を接続することが望ましい。クランプ回
路としては、次の条件を満すことが望ましい。
(1) 書込み特性が劣化されないこと。
すなわち、記録電流の最大値は低下しないこ
と、およびその記録電流の立上がり時間、立下
がり時間が格別低下しないこと。
と、およびその記録電流の立上がり時間、立下
がり時間が格別低下しないこと。
(2) 集積回路技術で作成されること。
とくにマスタスライス法で作成されること。
このために、通常の論理回路等を形成するに用
いられる回路素子により構成すること。
このために、通常の論理回路等を形成するに用
いられる回路素子により構成すること。
本発明は上記の従来の問題点を解決し、上記
(1)，(2)の条件を満たすクランプ回路を有する電流
駆動回路を提供することを目的とする。
(1)，(2)の条件を満たすクランプ回路を有する電流
駆動回路を提供することを目的とする。
第１図は本発明による電流駆動回路の一実施例
を示す。環状の磁気コア１０に誘導コイル１２
Ａ，１２Ｂが、同一方向に巻かれて磁気ヘツドが
構成される。両コイルはセンタタツプ１４で接続
されている。この図に示された回路部品のうち、
磁気コア１０、コイル１２Ａ，１２Ｂ以外の回路
部品はすべて同一半導体基板上に形成されてい
る。各コイルは枝路１８Ａ，１８Ｂを介して、書
込み回路２２に接続されている。書込み回路２２
は各枝路１８Ａ，１８Ｂにそれぞれコレクタが接
続されたトランジスタ２４Ａ，２４Ｂと、この両
トランジスタのエミツタに共通に接続された定電
流源２６からなる。枝路１８Ａ，１８Ｂには、さ
らに再生回路３０が接続されている。この再生回
路３０は、各枝路１８Ａ，１８Ｂに接続されたダ
ンピング抵抗２０と、各枝路にベースが接続され
たトランジスタ３２Ａ，３２Ｂと、これらのトラ
ンジスタ３２Ａ，３２Ｂのエミツタに共通に、コ
レクタが接続されたトランジスタ３４と、このト
ランジスタ３４のエミツタに一端を接続された抵
抗３６と、この抵抗３６の他端に接続された電源
ＶEE（−4V）と、トランジスタ３２Ａ，３２Ｂ
のコレクタに接続された抵抗３８Ａ，３８Ｂと、
これらのトランジスタのコレクタに接続された差
動増巾器４０からなる。抵抗３８Ａ，３８Ｂの一
端は電源ＶCE1（＋5.1V）に接続されている。
を示す。環状の磁気コア１０に誘導コイル１２
Ａ，１２Ｂが、同一方向に巻かれて磁気ヘツドが
構成される。両コイルはセンタタツプ１４で接続
されている。この図に示された回路部品のうち、
磁気コア１０、コイル１２Ａ，１２Ｂ以外の回路
部品はすべて同一半導体基板上に形成されてい
る。各コイルは枝路１８Ａ，１８Ｂを介して、書
込み回路２２に接続されている。書込み回路２２
は各枝路１８Ａ，１８Ｂにそれぞれコレクタが接
続されたトランジスタ２４Ａ，２４Ｂと、この両
トランジスタのエミツタに共通に接続された定電
流源２６からなる。枝路１８Ａ，１８Ｂには、さ
らに再生回路３０が接続されている。この再生回
路３０は、各枝路１８Ａ，１８Ｂに接続されたダ
ンピング抵抗２０と、各枝路にベースが接続され
たトランジスタ３２Ａ，３２Ｂと、これらのトラ
ンジスタ３２Ａ，３２Ｂのエミツタに共通に、コ
レクタが接続されたトランジスタ３４と、このト
ランジスタ３４のエミツタに一端を接続された抵
抗３６と、この抵抗３６の他端に接続された電源
ＶEE（−4V）と、トランジスタ３２Ａ，３２Ｂ
のコレクタに接続された抵抗３８Ａ，３８Ｂと、
これらのトランジスタのコレクタに接続された差
動増巾器４０からなる。抵抗３８Ａ，３８Ｂの一
端は電源ＶCE1（＋5.1V）に接続されている。
磁気コア１０内に所定の方向の磁束を発生さ
せ、外部の磁気記録媒体に信号を書込むには、中
間タツプ１４に線１６を介して供給される信号
WSを高レベル（＋3.5ボルト）に設定したうえ
で、トランジスタ２４Ａ，２４Ｂのベースに、コ
ア１０内にて発生すべき磁束の方向に応じて、高
レベルの電圧（−１ボルト）又は低レベルの電圧
（−1.4ボルト）の電圧を切換えてとる信号Ｗ，
をそれぞれ印加する。このときトランジスタ３４
のベースに印加する信号RSはトランジスタ３４
をオフ状態とするために低レベル（−４ボルト）
に設定する。一方、磁気記録媒体から発生され、
磁気コア１０に交叉する磁束を検出するには、信
号WSを低レベル（０ボルト）に保持し、かつ、
電流源２６をオフとした状態で、トランジスタ３
４に印加する信号RSを高レベル（−2.6ボルト）
に設定し、トランジスタ３４をオンとし、このト
ランジスタ３４、抵抗３６と電源ＶEEで形成され
る定電流源を実効的に、トランジスタ３２Ａ，３
２Ｂのエミツタに接続せしめる。このとき、コア
１０のギヤツプに交叉する磁束の方向に応じて、
コイル１２Ａ，１２Ｂに同一方向の誘起電力が生
じ、これにより枝路１８Ａ，１８Ｂの電圧の一方
が上記センタタツプの電圧ボルトより高くなり、
他方がより低くなる。この結果、トランジスタ３
２Ａ，３２Ｂのうち、ベースにより高い電圧が印
加されている方がオンとなり、他方がオフとな
る。その結果差動増巾器４０から、コア１０に交
叉する磁束の方向により、異なる電圧が出力され
る。第１図の回路のうち、以上で説明した部分は
公知である。本発明は、枝路１８Ａ，１８Ｂに接
続して、クランプ回路５６０を設けた点に特徴が
ある。このクランプ回路５６０のない従来の電流
駆動回路では、外部の磁気記録媒体に信号を書込
むときに、コイル１２Ａ，１２Ｂにて発生する逆
電力によりトランジスタ３２Ａ，３２Ｂのベース
間に、各トランジスタのベース−エミツタ間の耐
圧をこえる電圧が印加される。本発明のクランプ
回路５６０は枝路１８Ａ，１８Ｂに生じる逆起電
力を制限するためのものである。この、クランプ
回路５６０はスイツチ回路５０と、クランプ電圧
発生回路６０からなる。クランプ電圧発生回路６
０は、線７００上にクランプのための一定の電圧
（Typical1.4ボルト）を発生するために設けられ
ている。スイツチ回路５０はこの一定の電圧がベ
ースに印加されたトランジスタ５１Ａ，５１Ｂと
これらのコレクタにカソードが接続されたダイオ
ード５４Ａ，５４Ｂとからなる。
せ、外部の磁気記録媒体に信号を書込むには、中
間タツプ１４に線１６を介して供給される信号
WSを高レベル（＋3.5ボルト）に設定したうえ
で、トランジスタ２４Ａ，２４Ｂのベースに、コ
ア１０内にて発生すべき磁束の方向に応じて、高
レベルの電圧（−１ボルト）又は低レベルの電圧
（−1.4ボルト）の電圧を切換えてとる信号Ｗ，
をそれぞれ印加する。このときトランジスタ３４
のベースに印加する信号RSはトランジスタ３４
をオフ状態とするために低レベル（−４ボルト）
に設定する。一方、磁気記録媒体から発生され、
磁気コア１０に交叉する磁束を検出するには、信
号WSを低レベル（０ボルト）に保持し、かつ、
電流源２６をオフとした状態で、トランジスタ３
４に印加する信号RSを高レベル（−2.6ボルト）
に設定し、トランジスタ３４をオンとし、このト
ランジスタ３４、抵抗３６と電源ＶEEで形成され
る定電流源を実効的に、トランジスタ３２Ａ，３
２Ｂのエミツタに接続せしめる。このとき、コア
１０のギヤツプに交叉する磁束の方向に応じて、
コイル１２Ａ，１２Ｂに同一方向の誘起電力が生
じ、これにより枝路１８Ａ，１８Ｂの電圧の一方
が上記センタタツプの電圧ボルトより高くなり、
他方がより低くなる。この結果、トランジスタ３
２Ａ，３２Ｂのうち、ベースにより高い電圧が印
加されている方がオンとなり、他方がオフとな
る。その結果差動増巾器４０から、コア１０に交
叉する磁束の方向により、異なる電圧が出力され
る。第１図の回路のうち、以上で説明した部分は
公知である。本発明は、枝路１８Ａ，１８Ｂに接
続して、クランプ回路５６０を設けた点に特徴が
ある。このクランプ回路５６０のない従来の電流
駆動回路では、外部の磁気記録媒体に信号を書込
むときに、コイル１２Ａ，１２Ｂにて発生する逆
電力によりトランジスタ３２Ａ，３２Ｂのベース
間に、各トランジスタのベース−エミツタ間の耐
圧をこえる電圧が印加される。本発明のクランプ
回路５６０は枝路１８Ａ，１８Ｂに生じる逆起電
力を制限するためのものである。この、クランプ
回路５６０はスイツチ回路５０と、クランプ電圧
発生回路６０からなる。クランプ電圧発生回路６
０は、線７００上にクランプのための一定の電圧
（Typical1.4ボルト）を発生するために設けられ
ている。スイツチ回路５０はこの一定の電圧がベ
ースに印加されたトランジスタ５１Ａ，５１Ｂと
これらのコレクタにカソードが接続されたダイオ
ード５４Ａ，５４Ｂとからなる。
トランジスタ５１Ａ，５１Ｂのエミツタは枝路
１８Ａ，１８Ｂにそれぞれ接続されており、ダイ
オード５４Ａ，５４Ｂのアノードはそれぞれ枝路
１８Ｂ，１８Ａに接続されている。
１８Ａ，１８Ｂにそれぞれ接続されており、ダイ
オード５４Ａ，５４Ｂのアノードはそれぞれ枝路
１８Ｂ，１８Ａに接続されている。
以下、この回路の動作を説明するために、信号
Ｗが、−1.4ボルトから−１ボルトへ、信号が−
１ボルトから−1.4ボルトへ切換わる場合につい
て説明する。この場合、トランジスタ２４Ａ，２
４Ｂはそれぞれオフ状態からオン状態へ、オン状
態からオフ状態へ変化する。この結果、枝路１８
Ａには電流が急速に流れ出し、枝路１８Ｂでは今
まで流れていた電流が急速に減少する。この結
果、枝路１８Ａおよび１８Ｂにはそれぞれ信号
WS（＋３，５ボルト）を下げる方向の電圧（負
電圧）および信号WSを上げる方向の電圧（正電
圧）を発生する。この負の逆起電力により枝路１
８Ａの電圧がトランジスタ５１Ａのベースの電圧
（約1.4ボルト）よりＶBE（約0.7ボルト）だけ低
い値（すなわち＋0.7ボルト）に達つしたとき、
トランジスタ５１Ａはオン状態となる。その結
果、枝路１８Ａの電圧は＋0.7ボルトにクランプ
され、それ以下の電圧にはならない。すなわち、
コイル１２Ａで発生される逆起電力は最大2.8ボ
ルトに制限される。コイル１２Ｂは、コイル１２
Ａと密に結合されているため、コイル１２Ｂで発
生する逆起電力も最大2.8ボルトに制限される。
ただし、コイル１２Ａと１２Ｂで発生する逆起電
力の符号は異なる。この結果、枝路１８Ｂの電圧
は元の＋3.5ボルトから最大6.3ボルトに変化する
がそれ以上にはならない。一方、枝路１８Ｂにお
いて、トランジスタ２４Ｂがオン状態で流れてい
た電流は、トランジスタ２４Ｂがオン状態へと変
化する過程において、オンとなつたトランジスタ
５１Ａ、ダイオード５４Ａ、オフ状態からオン状
態へと変化するトランジスタ２４Ａを介して流れ
る。従つて、枝路１８Ｂの電流は急速に減少す
る。その結果コイル１２Ｂを流れる電流の立下
り、したがつて記録電流の立下りは、逆起電力の
クランプにもかかわらず、あまり遅くならない。
このように、コイル１８Ｂに流れていた電流を、
トランジスタ２４Ａを介して流しつづけることに
より、書込み時の電流変化をある程度急激に行わ
せ、これにより記録特性の低下を防止する所に１
つの特徴がある。
Ｗが、−1.4ボルトから−１ボルトへ、信号が−
１ボルトから−1.4ボルトへ切換わる場合につい
て説明する。この場合、トランジスタ２４Ａ，２
４Ｂはそれぞれオフ状態からオン状態へ、オン状
態からオフ状態へ変化する。この結果、枝路１８
Ａには電流が急速に流れ出し、枝路１８Ｂでは今
まで流れていた電流が急速に減少する。この結
果、枝路１８Ａおよび１８Ｂにはそれぞれ信号
WS（＋３，５ボルト）を下げる方向の電圧（負
電圧）および信号WSを上げる方向の電圧（正電
圧）を発生する。この負の逆起電力により枝路１
８Ａの電圧がトランジスタ５１Ａのベースの電圧
（約1.4ボルト）よりＶBE（約0.7ボルト）だけ低
い値（すなわち＋0.7ボルト）に達つしたとき、
トランジスタ５１Ａはオン状態となる。その結
果、枝路１８Ａの電圧は＋0.7ボルトにクランプ
され、それ以下の電圧にはならない。すなわち、
コイル１２Ａで発生される逆起電力は最大2.8ボ
ルトに制限される。コイル１２Ｂは、コイル１２
Ａと密に結合されているため、コイル１２Ｂで発
生する逆起電力も最大2.8ボルトに制限される。
ただし、コイル１２Ａと１２Ｂで発生する逆起電
力の符号は異なる。この結果、枝路１８Ｂの電圧
は元の＋3.5ボルトから最大6.3ボルトに変化する
がそれ以上にはならない。一方、枝路１８Ｂにお
いて、トランジスタ２４Ｂがオン状態で流れてい
た電流は、トランジスタ２４Ｂがオン状態へと変
化する過程において、オンとなつたトランジスタ
５１Ａ、ダイオード５４Ａ、オフ状態からオン状
態へと変化するトランジスタ２４Ａを介して流れ
る。従つて、枝路１８Ｂの電流は急速に減少す
る。その結果コイル１２Ｂを流れる電流の立下
り、したがつて記録電流の立下りは、逆起電力の
クランプにもかかわらず、あまり遅くならない。
このように、コイル１８Ｂに流れていた電流を、
トランジスタ２４Ａを介して流しつづけることに
より、書込み時の電流変化をある程度急激に行わ
せ、これにより記録特性の低下を防止する所に１
つの特徴がある。
以上の結果、枝路１８Ａと１８Ｂ間の電圧差は
5.6ボルトになる。一方、トランジスタ３２Ａの
ベースとトランジスタ３２Ｂのベース間の耐圧
は、トランジスタ３２Ａ，３２ＢのＶBE≒0.7ボ
ルト、ＶEBO≒5.6ボルト（Typical）とすると、
6.3ボルトになる。これらのトランジスタの耐圧
よりも、枝路１８Ａと１８Ｂの電圧差は小さいた
め、トランジスタ３２Ａ，３２ＢのｈFEは低下す
ることはない。なお、本発明のクランプ回路を用
いない従来の回路では、枝路１８Ａ，１８Ｂ間の
電圧は最大＋８ボルトに達つし、トランジスタ３
２Ａ，３２ＢのｈFEを低下させた。
5.6ボルトになる。一方、トランジスタ３２Ａの
ベースとトランジスタ３２Ｂのベース間の耐圧
は、トランジスタ３２Ａ，３２ＢのＶBE≒0.7ボ
ルト、ＶEBO≒5.6ボルト（Typical）とすると、
6.3ボルトになる。これらのトランジスタの耐圧
よりも、枝路１８Ａと１８Ｂの電圧差は小さいた
め、トランジスタ３２Ａ，３２ＢのｈFEは低下す
ることはない。なお、本発明のクランプ回路を用
いない従来の回路では、枝路１８Ａ，１８Ｂ間の
電圧は最大＋８ボルトに達つし、トランジスタ３
２Ａ，３２ＢのｈFEを低下させた。
さて、次にクランプ電圧発生回路６０について
説明する。クランプ電圧発生回路６０は４つの信
号WS，CE1，CEW1，ＶEE（＝−4.0V）が印加
され、線１２０に書込み時に＋2.1V、読み出し
時には−0.7Vの電圧を発生させ、その結果、書
込み時には線７００上に＋1.4Vを出力し、読出
し時には、トランジスタ１０８，１１０，５１
Ａ，５１Ｂをカツトオフ状態とする。信号WSは
書込み時に正の高圧ＶA例えば＋3.5V、読出し時
には0Vとなる信号である。信号CE1は本発明の
回路の動作時に＋5.1Vになり、それ以外のとき
はオフとなる信号である。信号CEW1は、書込み
時には−2.6V、それ以外の時には−4.0Vになる
信号である。
説明する。クランプ電圧発生回路６０は４つの信
号WS，CE1，CEW1，ＶEE（＝−4.0V）が印加
され、線１２０に書込み時に＋2.1V、読み出し
時には−0.7Vの電圧を発生させ、その結果、書
込み時には線７００上に＋1.4Vを出力し、読出
し時には、トランジスタ１０８，１１０，５１
Ａ，５１Ｂをカツトオフ状態とする。信号WSは
書込み時に正の高圧ＶA例えば＋3.5V、読出し時
には0Vとなる信号である。信号CE1は本発明の
回路の動作時に＋5.1Vになり、それ以外のとき
はオフとなる信号である。信号CEW1は、書込み
時には−2.6V、それ以外の時には−4.0Vになる
信号である。
まず、書込み時について本回路の動作の説明を
しながら、本回路の構成を説明する。書込み時に
は信号CE1は＋5.1V、信号WSは＋3.5V、信号
CEW1は−2.6Vにある。
しながら、本回路の構成を説明する。書込み時に
は信号CE1は＋5.1V、信号WSは＋3.5V、信号
CEW1は−2.6Vにある。
この結果、トランジスタ６６、６２はオンとな
りトランジスタ６２のエミツタの電圧はＶA−ＶB
E（具体的には＋2.8V）となる。トランジスタ６
２のエミツタからの電流は２つの並列に接続した
PNPトランジスタ７０，７２および逆方向に接続
したダイオード７４、抵抗８０を通つて電源ＶEE
（−4.0V）に流れる。このPNPトランジスタ７０
のコレクタ電位はそのエミツタの電位より約
0.1V低い値であり、従つて、ＶA−ＶBE−0.1、
（具体的には＋2.7V）となる。ダイオード７４で
はＶEBOに等しい電圧降下が生じる。このダイオ
ード７４には並列に、同一の抵抗値をもつ抵抗７
６，７８が接続されている。これらの抵抗の接続
点の電位は従つてＶA−ＶBE−0.1−１／２ＶEBO、（具 体的には、−0.1V）となる。この接続点はさらに
トランジスタ８２のベースに印加される。信号
CEW1が−2.6V、トランジスタ８２のベースの電
位が−0.1Vで信号CE1が＋5.1Vの状態では、トラ
ンジスタ８２，８６はともにオンの状態にあり、
ダイオード８４はオフの状態にある。従つて、ト
ランジスタ８２のエミツタの電位はＶA−2VBE−
0.1−１／２ＶEBO（具体的には−0.8V）となる。信号 CE1が＋5.1V、CEW1が−2.6V、トランジスタ８
２のエミツタの電位が−0.8Vのときには、トラ
ンジスタ９０，９４，１００はいずれもオンの状
態にある。一方、抵抗１０４，１０２は1KΩ，
3.1KΩに選ばれる。その結果、線１２０の電位
はＶA＋2.1VBE−0.1−１／２ＶEBO（具体的には＋ 2.1V）になる。従つて、枝路１８Ａの電位がＶA
−0.1−１／２ＶEBO以下になるとトランジスタ１１ ０，５１Ａがオンとなり、枝路１８Ｂからダイオ
ード５４Ａ、トランジスタ５１Ａを通して、枝路
１８Ａに電流が流れ込むとともに、枝路１８Ａの
電位はＶA−１／２ＶEBOにクランプされる。
りトランジスタ６２のエミツタの電圧はＶA−ＶB
E（具体的には＋2.8V）となる。トランジスタ６
２のエミツタからの電流は２つの並列に接続した
PNPトランジスタ７０，７２および逆方向に接続
したダイオード７４、抵抗８０を通つて電源ＶEE
（−4.0V）に流れる。このPNPトランジスタ７０
のコレクタ電位はそのエミツタの電位より約
0.1V低い値であり、従つて、ＶA−ＶBE−0.1、
（具体的には＋2.7V）となる。ダイオード７４で
はＶEBOに等しい電圧降下が生じる。このダイオ
ード７４には並列に、同一の抵抗値をもつ抵抗７
６，７８が接続されている。これらの抵抗の接続
点の電位は従つてＶA−ＶBE−0.1−１／２ＶEBO、（具 体的には、−0.1V）となる。この接続点はさらに
トランジスタ８２のベースに印加される。信号
CEW1が−2.6V、トランジスタ８２のベースの電
位が−0.1Vで信号CE1が＋5.1Vの状態では、トラ
ンジスタ８２，８６はともにオンの状態にあり、
ダイオード８４はオフの状態にある。従つて、ト
ランジスタ８２のエミツタの電位はＶA−2VBE−
0.1−１／２ＶEBO（具体的には−0.8V）となる。信号 CE1が＋5.1V、CEW1が−2.6V、トランジスタ８
２のエミツタの電位が−0.8Vのときには、トラ
ンジスタ９０，９４，１００はいずれもオンの状
態にある。一方、抵抗１０４，１０２は1KΩ，
3.1KΩに選ばれる。その結果、線１２０の電位
はＶA＋2.1VBE−0.1−１／２ＶEBO（具体的には＋ 2.1V）になる。従つて、枝路１８Ａの電位がＶA
−0.1−１／２ＶEBO以下になるとトランジスタ１１ ０，５１Ａがオンとなり、枝路１８Ｂからダイオ
ード５４Ａ、トランジスタ５１Ａを通して、枝路
１８Ａに電流が流れ込むとともに、枝路１８Ａの
電位はＶA−１／２ＶEBOにクランプされる。
同様に枝路１８Ｂの電位がＶA−0.1−１／２ＶEBO以
下になると、トランジスタ１０８，５１Ｂがオン
となり、枝路１８Ｂの電位はＶA−１／２ＶEBOにクラ ンプされる。
となり、枝路１８Ｂの電位はＶA−１／２ＶEBOにクラ ンプされる。
本回路を用いて、磁気ヘツドにより信号をよみ
出す場合には、信号CE1は＋5.1Vに保持したま
ま、信号CEW1を−4.0Vに降下せしめる。その結
果、回路６０内のトランジスタはすべてオフとな
る。すなわち、回路６０内のトランジスタ１０
８，１１０を除くトランジスタはすべてオフとな
り、線１２０の電位はダイオード１０６により−
ＶBEにクランプされる。線１２０の電位は書込み
時には＋2.1Vにあるため、書込み状態から読出
し状態へ切換わつたとき、線１２０は抵抗１０
２，１０４、ダイオード８４、抵抗７８，８０を
介して電源ＶEB（−4.0V）に接続され、高速に
放電を行う。この放電の結果、線１２０は−ＶEE
Ｖにクランプされる。従つて、枝路１８Ａ又は１
８Ｂが−3VBE（具体的には−2.1V）以下の電圧
にならない限り、トランジスタ５１Ａ，５１Ｂ，
１０８Ａ，１０８Ｂはオンとならない。通常の磁
気記録に用いられる磁気ヘツドでは、逆起電力に
よりこのような低い値になることはない。従つ
て、読出し時には、クランプ回路５６０は枝路１
８Ａ，１８Ｂから分離され、再生回路３０には何
の影響をも与えない。
出す場合には、信号CE1は＋5.1Vに保持したま
ま、信号CEW1を−4.0Vに降下せしめる。その結
果、回路６０内のトランジスタはすべてオフとな
る。すなわち、回路６０内のトランジスタ１０
８，１１０を除くトランジスタはすべてオフとな
り、線１２０の電位はダイオード１０６により−
ＶBEにクランプされる。線１２０の電位は書込み
時には＋2.1Vにあるため、書込み状態から読出
し状態へ切換わつたとき、線１２０は抵抗１０
２，１０４、ダイオード８４、抵抗７８，８０を
介して電源ＶEB（−4.0V）に接続され、高速に
放電を行う。この放電の結果、線１２０は−ＶEE
Ｖにクランプされる。従つて、枝路１８Ａ又は１
８Ｂが−3VBE（具体的には−2.1V）以下の電圧
にならない限り、トランジスタ５１Ａ，５１Ｂ，
１０８Ａ，１０８Ｂはオンとならない。通常の磁
気記録に用いられる磁気ヘツドでは、逆起電力に
よりこのような低い値になることはない。従つ
て、読出し時には、クランプ回路５６０は枝路１
８Ａ，１８Ｂから分離され、再生回路３０には何
の影響をも与えない。
また、一般にＶBE0.7±0.02V、ＶEBOは5.6±
0.25V程度にばらつく。再生回路のトランジスタ
３２Ａ，３２Ｂの耐圧はＶEB＋ＶEBOであるの
で、ＶBE，ＶEBOがばらついても、クランプ回路
は、枝路１８Ａ，１８Ｂ間の電圧を、この耐圧以
下にクランプしなければならない。上述のクラン
プ回路により、枝路１８Ａ，１８Ｂの電位差は２
×（0.1＋１／２ＶEBO）＝0.2＋ＶEBOであり、これは、 信号WS，ＶBE，ＶEBOの変動にかかわらず先の
耐圧（ＶBE＋ＶEBO）より常に小さくすることが
できる。このように、製造プロセスに依存してば
らつくＶEBOに依存して、クランプ電圧を定める
ことは、枝路１８Ａ，１８Ｂ間の電位差を所要の
耐圧以下にすることに対して有効である。
0.25V程度にばらつく。再生回路のトランジスタ
３２Ａ，３２Ｂの耐圧はＶEB＋ＶEBOであるの
で、ＶBE，ＶEBOがばらついても、クランプ回路
は、枝路１８Ａ，１８Ｂ間の電圧を、この耐圧以
下にクランプしなければならない。上述のクラン
プ回路により、枝路１８Ａ，１８Ｂの電位差は２
×（0.1＋１／２ＶEBO）＝0.2＋ＶEBOであり、これは、 信号WS，ＶBE，ＶEBOの変動にかかわらず先の
耐圧（ＶBE＋ＶEBO）より常に小さくすることが
できる。このように、製造プロセスに依存してば
らつくＶEBOに依存して、クランプ電圧を定める
ことは、枝路１８Ａ，１８Ｂ間の電位差を所要の
耐圧以下にすることに対して有効である。
このように、本発明に係るクランプ回路は、通
常のトランジスタ、ダイオード、抵抗等の基本素
子から構成されており、かつ、プロセスのバラツ
キによる素子変動にかかわらず、所期のクランプ
を行なうことができる点に特徴がある。
常のトランジスタ、ダイオード、抵抗等の基本素
子から構成されており、かつ、プロセスのバラツ
キによる素子変動にかかわらず、所期のクランプ
を行なうことができる点に特徴がある。
以上のごとく、本発明によれば、集積回路技術
に適しかつ、再生回路のトランジスタのｈFEの低
下をきたさないように動作しうる、かつ、書込み
性能の低下しない電流駆動回路がえられる。しか
も、この回路は通常の回路素子のみから構成され
マスタスライス方式の集積回路にて構成でき、低
価格化に寄与する。なお、ダイオード７４は逆方
向に使用されるため、特殊のダイオードを必要と
するかにみえるが、ここに流れる電流は、1mA
程度の直流であり、何ら特殊のダイオードを要し
ない。
に適しかつ、再生回路のトランジスタのｈFEの低
下をきたさないように動作しうる、かつ、書込み
性能の低下しない電流駆動回路がえられる。しか
も、この回路は通常の回路素子のみから構成され
マスタスライス方式の集積回路にて構成でき、低
価格化に寄与する。なお、ダイオード７４は逆方
向に使用されるため、特殊のダイオードを必要と
するかにみえるが、ここに流れる電流は、1mA
程度の直流であり、何ら特殊のダイオードを要し
ない。
第１図は本発明の実施例の説明図である。
５６０……クランプ回路、５０……スイツチ回
路、６０……クランプ電圧発生回路、２２……書
込み回路、２４Ａ，２４Ｂ……書込み用トランジ
スタ、３０……再生回路、３２Ａ，３２Ｂ……読
出し用トランジスタ。
路、６０……クランプ電圧発生回路、２２……書
込み回路、２４Ａ，２４Ｂ……書込み用トランジ
スタ、３０……再生回路、３２Ａ，３２Ｂ……読
出し用トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ (a) 誘導コイルと、 (b) 上記誘導コイルの第１および第２の端子に接
続され上記誘導コイルに交互に電流を供給する
手段と、 (c) 上記誘導コイルのセンタタツプに接続された
電圧源と、 (d) 上記誘導コイルの上記第１と第２の端子の電
圧差により動作する手段と、 (e) 上記誘導コイルに並列に接続されたクランプ
回路であつて、所定の基準電圧を発生する手段
と、 上記所定の基準電圧を発生する手段に接続され
た制御電極と、上記第１および第２の端子にそれ
ぞれ接続された出力電極および入力電極とを有
し、上記第１の端子の電圧と上記基準電圧との差
が所定値に達したとき、上記第１の端子の電圧を
上記基準電圧で定まる所定の電圧に保持する第１
スイツチング手段と、 上記所定の基準電圧を発生する手段に接続され
た制御電極と、上記第２および第１の端子にそれ
ぞれ接続された出力電極および入力電極とを有
し、上記第２の端子の電圧と上記基準電圧との差
が所定値に達したとき、上記第２の端子の電圧を
上記基準電圧で定まる所定の電圧に保持する第２
スイツチング手段と、 を有するクランプ回路とを有することを特徴とす
る電流駆動回路。 ２ 上記第１および第２のスイツチング手段の出
力電極はそれぞれ、上記誘導コイルの上記第２お
よび第１の端子から、それぞれの出力電極に向け
てのみ電流を流しうる整流素子を介して、それぞ
れ上記第２および第１の端子に接続されているこ
とを特徴とする特許請求の範囲第１項記載の電流
駆動回路。 ３ 上記誘導コイルの上記第１と第２の端子の電
圧差により動作する手段は、上記誘導コイルの上
記第１および第２の端子にそれぞれベースが接続
されている２個のトランジスタを有し、両トラン
ジスタのエミツタは互いに共通に接続されている
ことを特徴とする特許請求の範囲第１項または第
２項記載の電流駆動回路。 ４ 上記第１および第２のスイツチング手段は、
それぞれ上記誘導コイルの上記第２および第１の
端子に接続されたコレクタと、上記第２および第
１の端子にそれぞれ接続されたエミツタと、上記
基準電圧を発生する手段に接続されたベースとを
有する第１および第２のトランジスタからなるこ
とを特徴とする特許請求の範囲第１項、第２項又
は第３項に記載の電流駆動回路。 ５ 上記基準電圧を発生する手段は、エミツター
が上記第１および第２のトランジスタのベースに
それぞれ接続されている第３および第４のトラン
ジスタを有し、上記第３および第４のトランジス
タは、それぞれのベースに印加される電圧に応じ
てそれぞれのエミツタから上記基準電圧を出力す
ることを特徴とする特許請求の範囲第４項記載の
電流駆動回路。 ６ 上記第１および第２のトランジスタは同一の
順方向電圧降下およびエミツタ−ベース間破壊電
圧とを有するトランジスタであり、上記基準電圧
を発生する手段は上記エミツタ−ベース間破壊電
圧の１／２に比例して変化し、かつ上記電圧源の出力 電圧に比例して変化する電圧を出力する電圧源で
あることを特徴とする特許請求の範囲第４項記載
の電流駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6105678A JPS54153615A (en) | 1978-05-24 | 1978-05-24 | Current driving circuit |
| DE2921084A DE2921084C2 (de) | 1978-05-24 | 1979-05-23 | Steuerschaltung für eine Induktionsspulenanordnung mit Mittenabgriff |
| US06/042,590 US4249219A (en) | 1978-05-24 | 1979-05-24 | Current drive circuit for an induction coil |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6105678A JPS54153615A (en) | 1978-05-24 | 1978-05-24 | Current driving circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54153615A JPS54153615A (en) | 1979-12-04 |
| JPS6131521B2 true JPS6131521B2 (ja) | 1986-07-21 |
Family
ID=13160151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6105678A Granted JPS54153615A (en) | 1978-05-24 | 1978-05-24 | Current driving circuit |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4249219A (ja) |
| JP (1) | JPS54153615A (ja) |
| DE (1) | DE2921084C2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3045544A1 (de) * | 1980-12-03 | 1982-07-01 | Robert Bosch Gmbh, 7000 Stuttgart | Vorrichtung zur aufzeichnung digitaler signale auf einem magnetband |
| US4675559A (en) * | 1981-12-21 | 1987-06-23 | International Business Machines Corporation | Differential circuit having a high voltage switch |
| US4477846A (en) * | 1981-12-21 | 1984-10-16 | International Business Machines Corporation | Sensitive amplifier having a high voltage switch |
| US4523238A (en) * | 1983-02-15 | 1985-06-11 | Control Data Corporation | Magnetic head preamplifier/driver |
| JPH0610845B2 (ja) * | 1984-02-18 | 1994-02-09 | ティアツク株式会社 | デジタル磁気記録再生装置 |
| US4647988A (en) * | 1985-03-04 | 1987-03-03 | Motorola, Inc. | Magnetic write circuit |
| JPH0668810B2 (ja) * | 1985-09-30 | 1994-08-31 | 株式会社東芝 | フロッピーディスク装置 |
| JPH02158903A (ja) * | 1988-12-09 | 1990-06-19 | Mitsubishi Electric Corp | ヘッドドライバー |
| US5257146A (en) * | 1990-06-28 | 1993-10-26 | Vtc Inc. | Magnetic head swing clamp and cross-talk eliminator for read/write preamplifier |
| US5132852A (en) * | 1990-06-28 | 1992-07-21 | Vtc Bipolar Corporation | Read/write preamplifier with head isolation |
| US5363249A (en) * | 1992-02-20 | 1994-11-08 | Silicon Systems, Inc. | Self switching head damping |
| JPH06274805A (ja) * | 1993-03-19 | 1994-09-30 | Hitachi Ltd | リード／ライト集積回路 |
| JP3686954B2 (ja) * | 1996-01-24 | 2005-08-24 | ローム株式会社 | モータの駆動回路 |
| JP2001023262A (ja) | 1999-07-12 | 2001-01-26 | Fujitsu Ltd | 磁気ヘッドの巻線構造及び駆動回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3512171A (en) * | 1967-08-17 | 1970-05-12 | Burroughs Corp | Drive circuitry for high frequency digital recording |
| US3763383A (en) * | 1972-08-21 | 1973-10-02 | Ibm | Drive circuit for inductive device |
| US4063293A (en) * | 1976-04-19 | 1977-12-13 | Sperry Rand Corporation | Magnetic head switching matrix with bi-directional current capability |
-
1978
- 1978-05-24 JP JP6105678A patent/JPS54153615A/ja active Granted
-
1979
- 1979-05-23 DE DE2921084A patent/DE2921084C2/de not_active Expired
- 1979-05-24 US US06/042,590 patent/US4249219A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54153615A (en) | 1979-12-04 |
| US4249219A (en) | 1981-02-03 |
| DE2921084C2 (de) | 1986-05-22 |
| DE2921084A1 (de) | 1979-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920000212B1 (ko) | 자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입 회로 | |
| JPS6131521B2 (ja) | ||
| KR100627536B1 (ko) | 기록 드라이버 회로 및 그 제조 방법 | |
| US5257146A (en) | Magnetic head swing clamp and cross-talk eliminator for read/write preamplifier | |
| WO1995035563A2 (en) | Arrangement comprising a magnetic write head, and write amplifier with capacitive current compensation | |
| JP3281093B2 (ja) | ダンピング回路 | |
| JP2701652B2 (ja) | 磁気ヘッド駆動回路 | |
| US5532631A (en) | Active pull-down write driver for three-terminal inductive load | |
| JPS63108505A (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| JP3942470B2 (ja) | 磁気ヘッドの駆動回路及び磁気記憶装置 | |
| JPH08235507A (ja) | 二方向電流制限用出力段を有する差動高速誘導性ドライバ | |
| US5739706A (en) | Magnetically recording apparatus | |
| US4792868A (en) | Recording/reproducing device with means for switching inductance of such device for use in a floppy disk apparatus | |
| US6665135B2 (en) | Magnetic write circuit with pulse mode power supply | |
| EP0117508B1 (en) | Current driving circuit | |
| JPH0447881B2 (ja) | ||
| US5650884A (en) | Magnetic recording and reproducing apparatus having a high-speed changeover | |
| US6078446A (en) | Semiconductor integrated circuit device for reading and writing | |
| US5680268A (en) | Apparatus for magnetic recording and playback having a recording/playback coil split by a center tap and supplying an unbalanced write current | |
| JPH05282614A (ja) | 磁気記録再生回路 | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JP2636251B2 (ja) | 差動スイッチ型のドライブ回路 | |
| JP3107936B2 (ja) | 磁気ヘッド駆動回路 | |
| JPH04188405A (ja) | コイル駆動回路 | |
| JPH0697486B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 |