JP2701652B2 - 磁気ヘッド駆動回路 - Google Patents
磁気ヘッド駆動回路Info
- Publication number
- JP2701652B2 JP2701652B2 JP4086810A JP8681092A JP2701652B2 JP 2701652 B2 JP2701652 B2 JP 2701652B2 JP 4086810 A JP4086810 A JP 4086810A JP 8681092 A JP8681092 A JP 8681092A JP 2701652 B2 JP2701652 B2 JP 2701652B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- magnetic head
- current source
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Digital Magnetic Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は磁気ヘッド駆動回路に関
し、特に情報処理装置におけるハードディスク装置ある
いはフレキシブルディスク装置のデータ書込駆動用の磁
気ヘッド駆動回路に関する。
し、特に情報処理装置におけるハードディスク装置ある
いはフレキシブルディスク装置のデータ書込駆動用の磁
気ヘッド駆動回路に関する。
【０００２】
【従来の技術】ハードディスク装置あるいはフレキシブ
ルディスク装置のような磁気記録装置では、データ書込
のために磁気ヘッドの駆動電流を反転する必要がある。
薄膜ヘッドのように、巻線の中点がない磁気ヘッドを駆
動する従来の磁気ヘッド駆動回路は、図３に示すよう
に、磁気ヘッド４を電流駆動するブリッジ回路２と、ブ
リッジ回路２をドライブするドライバ回路４とを備えて
構成されていた。
ルディスク装置のような磁気記録装置では、データ書込
のために磁気ヘッドの駆動電流を反転する必要がある。
薄膜ヘッドのように、巻線の中点がない磁気ヘッドを駆
動する従来の磁気ヘッド駆動回路は、図３に示すよう
に、磁気ヘッド４を電流駆動するブリッジ回路２と、ブ
リッジ回路２をドライブするドライバ回路４とを備えて
構成されていた。
【０００３】ブリッジ回路３は、直列接続され中点に出
力端子Ｏ１を有するバイポーラ型のトランジスタＱ２
１，Ｑ２３と、同様に直列接続され中点に出力端子Ｏ２
を有するバイポーラ型のトランジスタＱ２２，Ｑ２４と
でブリッジ回路を構成し、トランジスタＱ２１，Ｑ２２
のコレクタが共通接続されてさらに電源ＶＣＣに接続さ
れ、トランジスタＱ２３，Ｑ２４のエミッタが共通接続
されて定電流源Ｉ２１を経由して接地Ｇに接続されてい
る。定電流源Ｉ２１はカレントミラー回路の入力回路で
構成される基準電流源ＲＩ２１で制御されるランジスタ
Ｑ２５と、トランジスタＱ２５のエミッタ側に接続した
一方が接地Ｇに接続されている抵抗Ｒ２１を有して構成
されている。
力端子Ｏ１を有するバイポーラ型のトランジスタＱ２
１，Ｑ２３と、同様に直列接続され中点に出力端子Ｏ２
を有するバイポーラ型のトランジスタＱ２２，Ｑ２４と
でブリッジ回路を構成し、トランジスタＱ２１，Ｑ２２
のコレクタが共通接続されてさらに電源ＶＣＣに接続さ
れ、トランジスタＱ２３，Ｑ２４のエミッタが共通接続
されて定電流源Ｉ２１を経由して接地Ｇに接続されてい
る。定電流源Ｉ２１はカレントミラー回路の入力回路で
構成される基準電流源ＲＩ２１で制御されるランジスタ
Ｑ２５と、トランジスタＱ２５のエミッタ側に接続した
一方が接地Ｇに接続されている抵抗Ｒ２１を有して構成
されている。
【０００４】ドライバ回路３は、差動増幅器を構成しそ
れぞれ電源ＶＣＣに接続された負荷抗Ｒ３１，Ｒ３２を
有するるトランジスタＱ３１，Ｑ３２と、トランジスタ
Ｑ３１，Ｑ３２のエミッタ共通接続点に接続された定電
流源Ｉ３１と、トランジスタＱ３１，Ｑ３２のそれぞれ
のベースに同一振幅で互いに逆極性となる矩形波の切替
信号を入力する切替信号源Ｓ３１，Ｓ３２と、バイアス
電源ＶＢ３１とを備えて構成されている。定電流源Ｉ３
１は基準電流源ＲＩ３１で制御されるトランジスタＱ３
３と、トランジスタＱ３３のエミッタ側に接続した一方
が接地Ｇに接続されている抵抗Ｒ３３を有して構成され
ている。
れぞれ電源ＶＣＣに接続された負荷抗Ｒ３１，Ｒ３２を
有するるトランジスタＱ３１，Ｑ３２と、トランジスタ
Ｑ３１，Ｑ３２のエミッタ共通接続点に接続された定電
流源Ｉ３１と、トランジスタＱ３１，Ｑ３２のそれぞれ
のベースに同一振幅で互いに逆極性となる矩形波の切替
信号を入力する切替信号源Ｓ３１，Ｓ３２と、バイアス
電源ＶＢ３１とを備えて構成されている。定電流源Ｉ３
１は基準電流源ＲＩ３１で制御されるトランジスタＱ３
３と、トランジスタＱ３３のエミッタ側に接続した一方
が接地Ｇに接続されている抵抗Ｒ３３を有して構成され
ている。
【０００５】ドライバ回路３のトランジスタＱ３１，Ｑ
３２のそれぞれのコレクタはブリッジ回路２のトランジ
スタＱ２１，Ｑ２２のそれぞれのベースに接続されてい
る。、また、ドライバ回路３のトランジスタＱ３１，Ｑ
３２のそれぞれのベースはブリッジ回路２のトランジス
タＱ２３，Ｑ２４のそれぞれのベースに接続されてい
る。
３２のそれぞれのコレクタはブリッジ回路２のトランジ
スタＱ２１，Ｑ２２のそれぞれのベースに接続されてい
る。、また、ドライバ回路３のトランジスタＱ３１，Ｑ
３２のそれぞれのベースはブリッジ回路２のトランジス
タＱ２３，Ｑ２４のそれぞれのベースに接続されてい
る。
【０００６】次に、従来の磁気ヘッド駆動回路の動作に
ついて説明する。
ついて説明する。
【０００７】まず、切替信号源Ｓ３１の出力極性が正
（約０．２５Ｖ）で切替信号源Ｓ３２の出力極性が負の
場合は、ブリッジ回路２の差動増幅器を構成するトラン
ジスタＱ２３がオン、トランジスタＱ２４がオフとな
る。したがって、定電流源Ｉ２１の出力電流は全てトラ
ンジスタＱ２３のエミッタ電流となり、また、ほぼ同一
のコレクタ電流となる。同時に、ドライバ回路３の差動
増幅器を構成するトランジスタＱ３１がオン、トランジ
スタＱ３２がオフとなる。したがって、定電流源Ｉ３１
の出力電流は全てトランジスタＱ３１のエミッタ電流と
なり、また、ほぼ同一のコレクタ電流となる。したがっ
て、トランジスタＱ３１の負荷抵抗Ｒ３１の両端では電
圧降下が発生するが、トランジスタＱ３２の負荷抵抗Ｒ
３２の両端では電圧降下が発生しない。この結果、ブリ
ッジ回路２のトランジスタＱ２１のベース電位はトラン
ジスタＱ２２のベース電位より低くなる。ここで、磁気
ヘッド４は、直流的には抵抗値がほぼ０と見なせるの
で、出力端子Ｏ１，Ｏ２は短絡状態であり、したがっ
て、直流的にはトランジスタＱ２１，Ｑ２２のエミッタ
が共通接続されて差動増幅器を構成すると見なせる。こ
の結果、トランジスタＱ２１はオフ、トランジスタＱ２
２はオンとなる。以上の結果、磁気ヘッド４の駆動電流
は、電源ＶＣＣからトランジスタＱ２２、出力端子Ｏ
２、磁気ヘッド４、出力端子Ｏ１、トランジンスタＱ２
３の順でそれぞれ経由して定電流源Ｉ２１に流入するこ
とになる。
（約０．２５Ｖ）で切替信号源Ｓ３２の出力極性が負の
場合は、ブリッジ回路２の差動増幅器を構成するトラン
ジスタＱ２３がオン、トランジスタＱ２４がオフとな
る。したがって、定電流源Ｉ２１の出力電流は全てトラ
ンジスタＱ２３のエミッタ電流となり、また、ほぼ同一
のコレクタ電流となる。同時に、ドライバ回路３の差動
増幅器を構成するトランジスタＱ３１がオン、トランジ
スタＱ３２がオフとなる。したがって、定電流源Ｉ３１
の出力電流は全てトランジスタＱ３１のエミッタ電流と
なり、また、ほぼ同一のコレクタ電流となる。したがっ
て、トランジスタＱ３１の負荷抵抗Ｒ３１の両端では電
圧降下が発生するが、トランジスタＱ３２の負荷抵抗Ｒ
３２の両端では電圧降下が発生しない。この結果、ブリ
ッジ回路２のトランジスタＱ２１のベース電位はトラン
ジスタＱ２２のベース電位より低くなる。ここで、磁気
ヘッド４は、直流的には抵抗値がほぼ０と見なせるの
で、出力端子Ｏ１，Ｏ２は短絡状態であり、したがっ
て、直流的にはトランジスタＱ２１，Ｑ２２のエミッタ
が共通接続されて差動増幅器を構成すると見なせる。こ
の結果、トランジスタＱ２１はオフ、トランジスタＱ２
２はオンとなる。以上の結果、磁気ヘッド４の駆動電流
は、電源ＶＣＣからトランジスタＱ２２、出力端子Ｏ
２、磁気ヘッド４、出力端子Ｏ１、トランジンスタＱ２
３の順でそれぞれ経由して定電流源Ｉ２１に流入するこ
とになる。
【０００８】次に、切替信号源Ｓ３２の出力極性が正で
切替信号源Ｓ３１の出力極性が負の場合は、それぞれ差
動増幅器を構成するブリッジ回路２のトランジスタＱ２
１，Ｑ２２およびトランジスタＱ２３，Ｑ２４と、ドラ
イバ回路３のトランジスタＱ３１，Ｑ３２とのオンオフ
の状態が逆となり、したがって、磁気ヘッド４の駆動電
流の方向が反転するというものであった。
切替信号源Ｓ３１の出力極性が負の場合は、それぞれ差
動増幅器を構成するブリッジ回路２のトランジスタＱ２
１，Ｑ２２およびトランジスタＱ２３，Ｑ２４と、ドラ
イバ回路３のトランジスタＱ３１，Ｑ３２とのオンオフ
の状態が逆となり、したがって、磁気ヘッド４の駆動電
流の方向が反転するというものであった。
【０００９】定常状態では、以上の通りであるが、駆動
電流反転時の過度状態では次のような問題点がある。
電流反転時の過度状態では次のような問題点がある。
【００１０】まず、ブリッジ回路のトランジスタＱ２
１，Ｑ２４がオン状態であり、駆動電流が出力端子Ｏ１
から磁気ヘッド４を経由して出力端子Ｏ２に流入してい
るものとする。ここで、駆動電流の反転のため、切替信
号源Ｓ３１，Ｓ３２の出力極性を反転すると、トランジ
スタＱ２４がオフし、同時にトランジスタＱ２３がオン
状態になって出力端子Ｏ２からの流入電流を引込もうと
する。その際に、磁気ヘッド４のインダクタンスによ
り、出力端子Ｏ１の電圧が低く出力端子Ｏ２の電圧が高
くなるようなパルス状の電圧であるフライバックパルス
が発生する。このため、オン状態のトランジスタＱ２３
のコレクタ電位が低下し遂には飽和して駆動電流の引込
が不可能になる。さらに、定常状態であればオン状態の
トランジスタＱ２２のエミッタ電位も上昇することによ
りオフとなり、その代りにエミッタ電位が低下するトラ
ンジスタＱ２１がオンしてしまうという不具合が発生す
る。以上の状態をフライバックパルスのクランプと呼
ぶ。
１，Ｑ２４がオン状態であり、駆動電流が出力端子Ｏ１
から磁気ヘッド４を経由して出力端子Ｏ２に流入してい
るものとする。ここで、駆動電流の反転のため、切替信
号源Ｓ３１，Ｓ３２の出力極性を反転すると、トランジ
スタＱ２４がオフし、同時にトランジスタＱ２３がオン
状態になって出力端子Ｏ２からの流入電流を引込もうと
する。その際に、磁気ヘッド４のインダクタンスによ
り、出力端子Ｏ１の電圧が低く出力端子Ｏ２の電圧が高
くなるようなパルス状の電圧であるフライバックパルス
が発生する。このため、オン状態のトランジスタＱ２３
のコレクタ電位が低下し遂には飽和して駆動電流の引込
が不可能になる。さらに、定常状態であればオン状態の
トランジスタＱ２２のエミッタ電位も上昇することによ
りオフとなり、その代りにエミッタ電位が低下するトラ
ンジスタＱ２１がオンしてしまうという不具合が発生す
る。以上の状態をフライバックパルスのクランプと呼
ぶ。
【００１１】この種の磁気記録装置においては、一般
に、磁気ヘッドの書込時における駆動電流の反転速度が
速いほど、読出し時における磁気ヘッドの出力電圧が大
きくなるとともに記録信号間の干渉が少なくなるので、
エラーレートが低減し、記録密度を向上できる。駆動電
流の反転速度を向上するためには、上述のフライバック
パルスがクランプされないようにすればよい。
に、磁気ヘッドの書込時における駆動電流の反転速度が
速いほど、読出し時における磁気ヘッドの出力電圧が大
きくなるとともに記録信号間の干渉が少なくなるので、
エラーレートが低減し、記録密度を向上できる。駆動電
流の反転速度を向上するためには、上述のフライバック
パルスがクランプされないようにすればよい。
【００１２】ブリッジ回路２のトランジスタＱ２２がオ
ンできる限度は、エミッタの電位が電源ＶＣＣの電圧か
らオン状態のトランジスタＱ２２のベースエミッタ間電
圧、すなわち０．７５Ｖ低下した電位である。電源ＶＣ
Ｃの電圧を５Ｖとすると、この電位は４．２５Ｖ以下と
なる。また、定電流源Ｉ２１が正常動作するためには、
通常の設計で抵抗Ｒ２１の両端の電圧を０．３Ｖとし、
トランジスタＱ２５のコレクタエミッタ間電圧は０．５
Ｖ必要であるので、トランジスタＱ２５のコレクタ最低
電位は０．８Ｖとなる。また、トランジスタＱ２４が飽
和しないように動作できるコレクタエミッタ間電圧は
０．５Ｖである。したがって、トランジスタＱ２４のコ
レクタの最低電位は、確実にオン状態とするための余裕
の０．２Ｖを加えて１．５Ｖとなる。この結果、トラン
ジスタＱ２２，Ｑ２４をオン状態に保持するよう磁気ヘ
ッド４で発生するフライバックパルスがクランプされな
いための限度は４．２５Ｖ−１．５＝２．７５Ｖとなる
というものであった。
ンできる限度は、エミッタの電位が電源ＶＣＣの電圧か
らオン状態のトランジスタＱ２２のベースエミッタ間電
圧、すなわち０．７５Ｖ低下した電位である。電源ＶＣ
Ｃの電圧を５Ｖとすると、この電位は４．２５Ｖ以下と
なる。また、定電流源Ｉ２１が正常動作するためには、
通常の設計で抵抗Ｒ２１の両端の電圧を０．３Ｖとし、
トランジスタＱ２５のコレクタエミッタ間電圧は０．５
Ｖ必要であるので、トランジスタＱ２５のコレクタ最低
電位は０．８Ｖとなる。また、トランジスタＱ２４が飽
和しないように動作できるコレクタエミッタ間電圧は
０．５Ｖである。したがって、トランジスタＱ２４のコ
レクタの最低電位は、確実にオン状態とするための余裕
の０．２Ｖを加えて１．５Ｖとなる。この結果、トラン
ジスタＱ２２，Ｑ２４をオン状態に保持するよう磁気ヘ
ッド４で発生するフライバックパルスがクランプされな
いための限度は４．２５Ｖ−１．５＝２．７５Ｖとなる
というものであった。
【００１３】
【発明が解決しようとする課題】上述した従来の磁気ヘ
ッド駆動回路は、磁気ヘッドのインダクタンスにより発
生するフライバックパルスがクランプされる電圧が低い
ため、書込速度向上のための磁気ヘッド駆動電流の反転
速度の増大が困難であるという欠点があった。
ッド駆動回路は、磁気ヘッドのインダクタンスにより発
生するフライバックパルスがクランプされる電圧が低い
ため、書込速度向上のための磁気ヘッド駆動電流の反転
速度の増大が困難であるという欠点があった。
【００１４】
【課題を解決するための手段】本発明の磁気ヘッド駆動
回路は、直列接続されその中点を第一の出力端子としソ
ースが第一の電源に接続した第一の導電型の第一のＭＯ
Ｓトランジスタおよびエミッタが電流源を経由して第二
の電源に接続した第二の導電型の第一のバイポーラトラ
ンジスタと、直列接続されその中点を第二の出力端子と
しソースが前記第一のＭＯＳトランジスタのソースに共
通接続され前記第一の導電型の第二のＭＯＳトランジス
タおよびエミッタが電流源を経由して前記第二の電源に
接続した前記第二の導電型の第二のバイポーラトランジ
スタとを有するブリッジ回路を備えて構成されている。
回路は、直列接続されその中点を第一の出力端子としソ
ースが第一の電源に接続した第一の導電型の第一のＭＯ
Ｓトランジスタおよびエミッタが電流源を経由して第二
の電源に接続した第二の導電型の第一のバイポーラトラ
ンジスタと、直列接続されその中点を第二の出力端子と
しソースが前記第一のＭＯＳトランジスタのソースに共
通接続され前記第一の導電型の第二のＭＯＳトランジス
タおよびエミッタが電流源を経由して前記第二の電源に
接続した前記第二の導電型の第二のバイポーラトランジ
スタとを有するブリッジ回路を備えて構成されている。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１は本発明の磁気ヘッド駆動回路の第一
の実施例を示す回路図である。
の実施例を示す回路図である。
【００１７】本実施例の磁気ヘッド駆動回路は、図１に
示すように、磁気ヘッド４を電流駆動するブリッジ回路
１と、ブリッジ回路１をドライブする切替信号源Ｓ１１
〜Ｓ１４と、バイアス電ＶＢ１とを備えて構成されてい
る。
示すように、磁気ヘッド４を電流駆動するブリッジ回路
１と、ブリッジ回路１をドライブする切替信号源Ｓ１１
〜Ｓ１４と、バイアス電ＶＢ１とを備えて構成されてい
る。
【００１８】ブリッジ回路１は、直列接続され中点に出
力端子Ｏ１を有するＰチャンネル型のＭＯＳトランジス
タＭ１１およびバイポーラ型のＮＰＮ型トランジスタＱ
１１と、同様に直列接続され中点に出力端子Ｏ２を有す
るＰチャンネル型のＭＯＳトランジスタＭ１２およびバ
イポーラ型ののＮＰＮ型トランジスタＱ１２とでブリッ
ジ回路を構成し、ＭＯＳトランジスタＭ１１，Ｍ１２の
ソースが共通接続されてさらに電源ＶＣＣに接続され、
トランジスタＱ１１，Ｑ１２のエミッタが共通接続され
て定電流源Ｉ１１を経由して接地Ｇに接続されている。
定電流源Ｉ１１は、カレントミラー回路の入力回路で構
成される基準電流源ＲＩ１１で制御されるトランジスタ
Ｑ１３と、トランジスタＱ１３のエミッタ側に接続した
一方が接地Ｇに接続されている抵抗Ｒ１１を有して構成
されている。
力端子Ｏ１を有するＰチャンネル型のＭＯＳトランジス
タＭ１１およびバイポーラ型のＮＰＮ型トランジスタＱ
１１と、同様に直列接続され中点に出力端子Ｏ２を有す
るＰチャンネル型のＭＯＳトランジスタＭ１２およびバ
イポーラ型ののＮＰＮ型トランジスタＱ１２とでブリッ
ジ回路を構成し、ＭＯＳトランジスタＭ１１，Ｍ１２の
ソースが共通接続されてさらに電源ＶＣＣに接続され、
トランジスタＱ１１，Ｑ１２のエミッタが共通接続され
て定電流源Ｉ１１を経由して接地Ｇに接続されている。
定電流源Ｉ１１は、カレントミラー回路の入力回路で構
成される基準電流源ＲＩ１１で制御されるトランジスタ
Ｑ１３と、トランジスタＱ１３のエミッタ側に接続した
一方が接地Ｇに接続されている抵抗Ｒ１１を有して構成
されている。
【００１９】それぞれ同相の切替信号源Ｓ１１，Ｓ１３
はそれぞれ同相のＳ１２，Ｓ１４と互いに逆相関係にあ
る。
はそれぞれ同相のＳ１２，Ｓ１４と互いに逆相関係にあ
る。
【００２０】次に、本実施例の動作について説明する。
【００２１】まず、切替信号源Ｓ１１，Ｓ１３の出力極
性が正で切替信号源Ｓ１２，Ｓ１４の出力極性が負の場
合は、ブリッジ回路１のＭＯＳトランジスタＭ１２とト
ラジスタＱ１１とがオン、ＭＯＳトランジスタＭ１１と
トランジスタＱ１２がオフとなる。したがって、磁気ヘ
ッド４の駆動電流は、電源ＶＣＣからＭＯＳトランジス
タＭ１２、出力端子Ｏ２、磁気ヘッド４、出力端子Ｏ
１、トランジンスタＱ１１の順でそれぞれ経由して定電
流源Ｉ１１に流入する。
性が正で切替信号源Ｓ１２，Ｓ１４の出力極性が負の場
合は、ブリッジ回路１のＭＯＳトランジスタＭ１２とト
ラジスタＱ１１とがオン、ＭＯＳトランジスタＭ１１と
トランジスタＱ１２がオフとなる。したがって、磁気ヘ
ッド４の駆動電流は、電源ＶＣＣからＭＯＳトランジス
タＭ１２、出力端子Ｏ２、磁気ヘッド４、出力端子Ｏ
１、トランジンスタＱ１１の順でそれぞれ経由して定電
流源Ｉ１１に流入する。
【００２２】次に、切替信号源Ｓ１１，Ｓ１３の出力極
性が負で切替信号源Ｓ１２，Ｓ１４の出力極性が正の場
合は、逆に、ブリッジ回路１のＭＯＳトランジスタＭ１
１とトラジスタＱ１２とがオン、ＭＯＳトランジスタＭ
１２とトランジスタＱ１１がオフとなる。したがって、
磁気ヘッド４の駆動電流は、電源ＶＣＣからＭＯＳトラ
ンジスタＭ１１、出力端子Ｏ１、磁気ヘッド４、出力端
子Ｏ２、トランジンスタＱ１２の順でそれぞれ経由して
定電流源Ｉ１１に流入するように反転する。
性が負で切替信号源Ｓ１２，Ｓ１４の出力極性が正の場
合は、逆に、ブリッジ回路１のＭＯＳトランジスタＭ１
１とトラジスタＱ１２とがオン、ＭＯＳトランジスタＭ
１２とトランジスタＱ１１がオフとなる。したがって、
磁気ヘッド４の駆動電流は、電源ＶＣＣからＭＯＳトラ
ンジスタＭ１１、出力端子Ｏ１、磁気ヘッド４、出力端
子Ｏ２、トランジンスタＱ１２の順でそれぞれ経由して
定電流源Ｉ１１に流入するように反転する。
【００２３】ここで、駆動電流反転時に発生するフライ
バックパルスがクランプされない限度の電圧について検
討する。定電流源Ｉ１１およびトランジスタＱ１２につ
いては、前述の従来例における定電流源Ｉ２１およびト
ランジスタＱ２４の場合と同様であり、トランジスタＱ
１４のコレクタの最低電位は１．５Ｖである。一方、Ｍ
ＯＳトランジスタＭ１１がオン状態を保持するために必
要なソースドレンイン間電圧は、電流値およびトランジ
スタサイズにもよるが０．３Ｖ程度である。したがっ
て、磁気ヘッド４で発生するフライバックパルスがクラ
ンプされないための限度は従来例と同様の計算により
３．２Ｖとなる。すなわち、従来例よりも０．４５Ｖ高
くなる。
バックパルスがクランプされない限度の電圧について検
討する。定電流源Ｉ１１およびトランジスタＱ１２につ
いては、前述の従来例における定電流源Ｉ２１およびト
ランジスタＱ２４の場合と同様であり、トランジスタＱ
１４のコレクタの最低電位は１．５Ｖである。一方、Ｍ
ＯＳトランジスタＭ１１がオン状態を保持するために必
要なソースドレンイン間電圧は、電流値およびトランジ
スタサイズにもよるが０．３Ｖ程度である。したがっ
て、磁気ヘッド４で発生するフライバックパルスがクラ
ンプされないための限度は従来例と同様の計算により
３．２Ｖとなる。すなわち、従来例よりも０．４５Ｖ高
くなる。
【００２４】次に、本発明の第二の実施例について説明
する。
する。
【００２５】図２は、本発明の第二の実施例を示す回路
図である。
図である。
【００２６】本実施例の前述の第一の実施例に対する相
違点は、図１に示すトランジスタＱ１１，Ｑ１２と定電
流源Ｉ１１を有するブリッジ回路１の代りに、トランジ
スタＱ５１とＮチャンネル型のＭＯＳトラジスタＭ５１
１，Ｍ５１２と抵抗Ｒ５１とを有する定電流源Ｉ５１
と、トランジスタＱ５２とＮチャンネル型のＭＯＳトラ
ジスタＭ５２１，Ｍ５２２と抵抗Ｒ５２とを有する定電
流源Ｉ５２とブリッジ回路５を備えることである。定電
流源Ｉ５１，Ｉ５２は、カレントミラー入力回路で構成
される基準電流源ＲＩ５１により制御される。また、切
替信号源Ｓ１１，Ｓ１２のみを用いる。ＭＯＳトランジ
スタＭ５１１，Ｍ５２２のゲートは切替信号源Ｓ１１
に、ＭＯＳトランジスタＭ５１２，Ｍ５２１のゲートは
切替信号源Ｓ１２にそれぞれ接続されている。
違点は、図１に示すトランジスタＱ１１，Ｑ１２と定電
流源Ｉ１１を有するブリッジ回路１の代りに、トランジ
スタＱ５１とＮチャンネル型のＭＯＳトラジスタＭ５１
１，Ｍ５１２と抵抗Ｒ５１とを有する定電流源Ｉ５１
と、トランジスタＱ５２とＮチャンネル型のＭＯＳトラ
ジスタＭ５２１，Ｍ５２２と抵抗Ｒ５２とを有する定電
流源Ｉ５２とブリッジ回路５を備えることである。定電
流源Ｉ５１，Ｉ５２は、カレントミラー入力回路で構成
される基準電流源ＲＩ５１により制御される。また、切
替信号源Ｓ１１，Ｓ１２のみを用いる。ＭＯＳトランジ
スタＭ５１１，Ｍ５２２のゲートは切替信号源Ｓ１１
に、ＭＯＳトランジスタＭ５１２，Ｍ５２１のゲートは
切替信号源Ｓ１２にそれぞれ接続されている。
【００２７】次に、本実施例の動作について説明する。
【００２８】まず、切替信号源Ｓ１１の出力極性が正で
切替信号源Ｓ１２の出力極性が負の場合は、ＭＯＳトラ
ンジスタＭ１２，Ｍ５１１，Ｍ５２２がオン状態であ
り、ＭＯＳトランジスタＭ１１，Ｍ５１２，Ｍ５２１が
オフ状態である。定電流源Ｉ５１では、トランジスタＱ
５１のベースがオン状態のＭＯＳトランジスタＭ５１１
を介してカレントミラー入力回路のトランジスタＱ５３
に接続され、これにより駆動されて、トラジスタＱ５１
は定電流のコレクタ電流を流す。また、定電流源Ｉ５２
では、トランジスタＱ５２のベースがオン状態のＭＯＳ
トランジスタＭ５２２を介して接地Ｇに接続され、これ
により、トラジスタＱ５２はオフ状態となる。したがっ
て、磁気ヘッド４の駆動電流は、電源ＶＣＣからＭＯＳ
トランジスタＭ１２、出力端子Ｏ２、磁気ヘッド４、出
力端子Ｏ１、トランジンスタＱ５１の順でそれぞれ経由
して流れる。
切替信号源Ｓ１２の出力極性が負の場合は、ＭＯＳトラ
ンジスタＭ１２，Ｍ５１１，Ｍ５２２がオン状態であ
り、ＭＯＳトランジスタＭ１１，Ｍ５１２，Ｍ５２１が
オフ状態である。定電流源Ｉ５１では、トランジスタＱ
５１のベースがオン状態のＭＯＳトランジスタＭ５１１
を介してカレントミラー入力回路のトランジスタＱ５３
に接続され、これにより駆動されて、トラジスタＱ５１
は定電流のコレクタ電流を流す。また、定電流源Ｉ５２
では、トランジスタＱ５２のベースがオン状態のＭＯＳ
トランジスタＭ５２２を介して接地Ｇに接続され、これ
により、トラジスタＱ５２はオフ状態となる。したがっ
て、磁気ヘッド４の駆動電流は、電源ＶＣＣからＭＯＳ
トランジスタＭ１２、出力端子Ｏ２、磁気ヘッド４、出
力端子Ｏ１、トランジンスタＱ５１の順でそれぞれ経由
して流れる。
【００２９】次に、切替信号源Ｓ１１の出力極性が負で
切替信号源Ｓ１２の出力極性が正の場合は、ＭＯＳトラ
ンジスタＭ１２，Ｍ５１１，Ｍ５２２およびトランジス
タＱ５１と、ＭＯＳトランジスタＭ１１，Ｍ５１２，Ｍ
５２１およびトランジスタＱ５２とのオンオフ状態が逆
転し、磁気ヘッド４の駆動電流が反転する。
切替信号源Ｓ１２の出力極性が正の場合は、ＭＯＳトラ
ンジスタＭ１２，Ｍ５１１，Ｍ５２２およびトランジス
タＱ５１と、ＭＯＳトランジスタＭ１１，Ｍ５１２，Ｍ
５２１およびトランジスタＱ５２とのオンオフ状態が逆
転し、磁気ヘッド４の駆動電流が反転する。
【００３０】ここで、駆動電流反転時に発生するフライ
バックパルスがクランプされない限度の電圧について検
討する。定電流源Ｉ５２のトランジスタＱ５２について
は、前述の従来例における定電流源Ｉ２１のトランジス
タＱ２５の場合と同様であり、抵抗Ｒ５２の両端の電圧
０．３Ｖ、トランジスタＱ５２のコレクタエミッタ間電
圧は０．５Ｖであるので、トランジスタＱ５２のコレク
タの最低電位は０．８Ｖである。一方、ＭＯＳトランジ
スタＭ１１のオン状態を保持するために必要なソースド
レンイン間電圧は、第一の実施例と同様に０．３Ｖ程度
である。したがって、磁気ヘッド４で発生するフライバ
ックパルスがクランプされないための限度は従来例と同
様の計算により３．９Ｖとなる。すなわち、従来例より
も１．１５Ｖ高くなる。
バックパルスがクランプされない限度の電圧について検
討する。定電流源Ｉ５２のトランジスタＱ５２について
は、前述の従来例における定電流源Ｉ２１のトランジス
タＱ２５の場合と同様であり、抵抗Ｒ５２の両端の電圧
０．３Ｖ、トランジスタＱ５２のコレクタエミッタ間電
圧は０．５Ｖであるので、トランジスタＱ５２のコレク
タの最低電位は０．８Ｖである。一方、ＭＯＳトランジ
スタＭ１１のオン状態を保持するために必要なソースド
レンイン間電圧は、第一の実施例と同様に０．３Ｖ程度
である。したがって、磁気ヘッド４で発生するフライバ
ックパルスがクランプされないための限度は従来例と同
様の計算により３．９Ｖとなる。すなわち、従来例より
も１．１５Ｖ高くなる。
【００３１】
【発明の効果】以上説明したように、本発明の磁気ヘッ
ド駆動回路は、磁気ヘッドのインダクタンスにより発生
するフライバックパルスがクランプされる電圧を大きと
れるので、磁気ヘッド駆動電流の反転速度を増大し、書
込速度を向上することができるという効果がある。
ド駆動回路は、磁気ヘッドのインダクタンスにより発生
するフライバックパルスがクランプされる電圧を大きと
れるので、磁気ヘッド駆動電流の反転速度を増大し、書
込速度を向上することができるという効果がある。
【図１】本発明の磁気ヘッド駆動回路の第一の実施例を
示す回路図である。
示す回路図である。
【図２】本発明の磁気ヘッド駆動回路の第一の実施例を
示す回路図である。
示す回路図である。
【図３】従来の磁気ヘッド駆動回路の一例を示す回路図
である。
である。
１，２，５ ブリッジ回路 ３ ドライバ回路 ４ 磁気ヘッド Ｍ１１，Ｍ１２，Ｍ５１１，Ｍ５１２，Ｍ５２１，Ｍ５
２２ ＭＯＳトランジスタ Ｑ１１，Ｑ１２，Ｑ２１〜Ｑ２５，Ｑ３１〜Ｑ３３，Ｑ
５１，Ｑ５２ トランジスタ Ｉ１１，Ｉ２１，Ｉ３１，Ｉ５１，Ｉ５２ 定電流源 Ｓ１１〜Ｓ１４，Ｓ３１，Ｓ３２ 切替信号源
２２ ＭＯＳトランジスタ Ｑ１１，Ｑ１２，Ｑ２１〜Ｑ２５，Ｑ３１〜Ｑ３３，Ｑ
５１，Ｑ５２ トランジスタ Ｉ１１，Ｉ２１，Ｉ３１，Ｉ５１，Ｉ５２ 定電流源 Ｓ１１〜Ｓ１４，Ｓ３１，Ｓ３２ 切替信号源
Claims (3)
- 【請求項１】 直列接続されその中点を第一の出力端子
としソースが第一の電源に接続した第一の導電型の第一
のＭＯＳトランジスタおよびエミッタが電流源を経由し
て第二の電源に接続した第二の導電型の第一のバイポー
ラトランジスタと、 直列接続されその中点を第二の出力端子としソースが前
記第一のＭＯＳトランジスタのソースに共通接続され前
記第一の導電型の第二のＭＯＳトランジスタおよびエミ
ッタが電流源を経由して前記第二の電源に接続した前記
第二の導電型の第二のバイポーラトランジスタとを有す
るブリッジ回路を備えることを特徴とする磁気ヘッド駆
動回路。 - 【請求項２】 前記第一および第二のバイポーラトラン
ジスタのエミッタが共通接続されて前記電流源に接続さ
れていることを特徴とする請求項１記載の磁気ヘッド駆
動回路。 - 【請求項３】 前記電流源の代りに、前記第一のバイポ
ーラトランジスタのベースを第一の基準電流源と前記第
二の電源とのいずれかに接続するように切替る第一のス
イッチ回路を有する第一の定電流回路と、前記第二のバ
イポーラトランジスタのベースを第二の基準電流源と前
記第二の電源とのいずれかに接続するように切替る第二
のスイッチ回路を有する第二の定電流回路とを備えるこ
とを特徴とする請求項１記載の磁気ヘッド駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4086810A JP2701652B2 (ja) | 1992-04-08 | 1992-04-08 | 磁気ヘッド駆動回路 |
| US08/042,940 US5280196A (en) | 1992-04-08 | 1993-04-05 | Magnetic head drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4086810A JP2701652B2 (ja) | 1992-04-08 | 1992-04-08 | 磁気ヘッド駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05298604A JPH05298604A (ja) | 1993-11-12 |
| JP2701652B2 true JP2701652B2 (ja) | 1998-01-21 |
Family
ID=13897173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4086810A Expired - Fee Related JP2701652B2 (ja) | 1992-04-08 | 1992-04-08 | 磁気ヘッド駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5280196A (ja) |
| JP (1) | JP2701652B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455816A (en) * | 1992-05-18 | 1995-10-03 | At&T Global Information Solutions Company | MOS amplifier with gain control |
| JP2760237B2 (ja) * | 1992-10-07 | 1998-05-28 | 日本電気株式会社 | Ｈブリッジ回路 |
| JP2586802B2 (ja) * | 1993-10-12 | 1997-03-05 | 日本電気株式会社 | 磁気記録・再生装置 |
| US5539342A (en) * | 1993-11-09 | 1996-07-23 | International Business Machines Corporation | Low distortion memory write current head drive |
| US5852526A (en) * | 1996-09-25 | 1998-12-22 | Silicon Systems, Inc. | Low bias voltage write driver using a low bias voltage to reduce the risk of head arcing |
| GB2319413B (en) * | 1996-11-12 | 2001-06-06 | Lsi Logic Corp | Driver circuits |
| US5757215A (en) * | 1997-03-10 | 1998-05-26 | Vtc Inc. | Common-gate pre-driver for disc drive write circuit |
| US5872477A (en) * | 1997-06-13 | 1999-02-16 | Vtc Inc. | Multiplexer with CMOS break-before-make circuit |
| DE19735749C1 (de) * | 1997-08-18 | 1998-10-01 | Siemens Ag | Leistungsverstärker und Kernspintomograph |
| US6252440B1 (en) | 1997-09-22 | 2001-06-26 | Matsushita Electric Industrial Co., Ltd. | Write-driver circuit |
| US6222695B1 (en) | 1998-08-10 | 2001-04-24 | Siemens Microelectronics, Inc. | System and method for a preamplifier write circuit with reduced rise/fall time |
| DE102007040063B4 (de) * | 2007-08-24 | 2012-12-13 | Sta - Vertriebs-Gmbh | Aktive Brückenschaltung für bipolare Stromerregung um periodische Magnetfelder zu erzeugen |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2352381C3 (de) * | 1973-10-18 | 1979-12-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Impulsgeber |
| JPS6022827A (ja) * | 1983-07-19 | 1985-02-05 | Hitachi Ltd | 電流スイツチ |
| US5155387A (en) * | 1989-12-28 | 1992-10-13 | North American Philips Corp. | Circuit suitable for differential multiplexers and logic gates utilizing bipolar and field-effect transistors |
| US5166837A (en) * | 1990-11-20 | 1992-11-24 | Kabushiki Kaisha Toshiba | Magnetic disc regenerating circuit |
-
1992
- 1992-04-08 JP JP4086810A patent/JP2701652B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-05 US US08/042,940 patent/US5280196A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05298604A (ja) | 1993-11-12 |
| US5280196A (en) | 1994-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2701652B2 (ja) | 磁気ヘッド駆動回路 | |
| US5612828A (en) | Write driver with improvements for risetime | |
| US5296975A (en) | High-transition-rate, low-supply-voltage write driver circuitry for magnetic inductive write head | |
| KR960014972A (ko) | 기록 드라이버 회로 | |
| JP2990889B2 (ja) | 磁気ヘッドドライブ回路 | |
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| JPS5910031A (ja) | スイツチ回路 | |
| JP2885151B2 (ja) | 演算増幅器 | |
| JPS6131521B2 (ja) | ||
| JP3613595B2 (ja) | 磁気ヘッド駆動回路 | |
| JP2760237B2 (ja) | Ｈブリッジ回路 | |
| KR0138485B1 (ko) | 자기헤드 구동회로 및 이를 포함하는 자기 기록 / 재생 장치 | |
| JP2518068B2 (ja) | 電流切換回路 | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| JPS6020169Y2 (ja) | 記録再生兼用ヘツドの切換回路 | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| JPS61170909A (ja) | 半導体集積回路 | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JPH0581088B2 (ja) | ||
| KR0135186Y1 (ko) | 개선된 출력속도를 가지는 비교기회로 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JPH04257906A (ja) | 定電流回路 | |
| JPH0359805A (ja) | デジタル磁気記録回路 | |
| JPH04295603A (ja) | 磁気ヘッド駆動回路 | |
| JPH07163184A (ja) | 駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |