JP2760237B2 - Ｈブリッジ回路 - Google Patents
Ｈブリッジ回路Info
- Publication number
- JP2760237B2 JP2760237B2 JP4268295A JP26829592A JP2760237B2 JP 2760237 B2 JP2760237 B2 JP 2760237B2 JP 4268295 A JP4268295 A JP 4268295A JP 26829592 A JP26829592 A JP 26829592A JP 2760237 B2 JP2760237 B2 JP 2760237B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- load
- gate
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 20
- 230000007704 transition Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/022—H-Bridge head driver circuit, the "H" configuration allowing to inverse the current direction in the head
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/661—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals
- H03K17/662—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals each output circuit comprising more than one controlled bipolar transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Digital Magnetic Recording (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、Ｈブリッジ回路に関
し、特にハードディスクドライブやフロッピーディスク
ドライブ等の磁気記録のデータ書き込みのために、薄膜
ヘッドなどの中点の無い磁気ヘッドに流す書き込み電流
の反転に用いる定電流の反転回路に関する。
し、特にハードディスクドライブやフロッピーディスク
ドライブ等の磁気記録のデータ書き込みのために、薄膜
ヘッドなどの中点の無い磁気ヘッドに流す書き込み電流
の反転に用いる定電流の反転回路に関する。
【０００２】
【従来の技術】磁気記録において、データ書き込みのた
めに薄膜ヘッドのような、中点の無い磁気ヘッドに流す
書き込み電流を反転させるための、従来のＨブリッジ回
路は、図３に示すような構成になっている。
めに薄膜ヘッドのような、中点の無い磁気ヘッドに流す
書き込み電流を反転させるための、従来のＨブリッジ回
路は、図３に示すような構成になっている。
【０００３】磁気ヘッドＨ３１は、出力端子Ｈ３Ｘ、Ｈ
３Ｙにつながり、出力端子Ｈ３Ｘは、トランジスタＱ３
１のエミッタとトランジスタＱ３３のコレクタに接続さ
れる。出力端子Ｈ３Ｙは、トランジスタＱ３２のエミッ
タとトランジスタＱ３４のコレクタに接続されている。
トランジスタＱ３１、Ｑ３２のコレクタは、電源端子Ｖ
ＣＣに接続される。トランジスタＱ３３、Ｑ３４のエミ
ッタは共通接続されて、トランジスタＱ３７のコレクタ
に接続されている。以上のトランジスタＱ３１，Ｑ３
２，Ｑ３３，Ｑ３４によりＨブリッジ回路が構成されて
いる。
３Ｙにつながり、出力端子Ｈ３Ｘは、トランジスタＱ３
１のエミッタとトランジスタＱ３３のコレクタに接続さ
れる。出力端子Ｈ３Ｙは、トランジスタＱ３２のエミッ
タとトランジスタＱ３４のコレクタに接続されている。
トランジスタＱ３１、Ｑ３２のコレクタは、電源端子Ｖ
ＣＣに接続される。トランジスタＱ３３、Ｑ３４のエミ
ッタは共通接続されて、トランジスタＱ３７のコレクタ
に接続されている。以上のトランジスタＱ３１，Ｑ３
２，Ｑ３３，Ｑ３４によりＨブリッジ回路が構成されて
いる。
【０００４】トランジスタＱ３７のエミッタは、抵抗Ｒ
３３を通して接地端子ＧＮＤに接続され、ベースはカレ
ントミラー回路の一方の入力側回路（図示せず）に接続
されていものるとする。
３３を通して接地端子ＧＮＤに接続され、ベースはカレ
ントミラー回路の一方の入力側回路（図示せず）に接続
されていものるとする。
【０００５】トランジスタＱ３７と抵抗Ｒ３３により、
カレントミラー回路の一方の出力側回路が構成され、定
電流源Ｉ３１となっている。トランジスタＱ３７のコレ
クタからは、定電流を吸い込むことになる。
カレントミラー回路の一方の出力側回路が構成され、定
電流源Ｉ３１となっている。トランジスタＱ３７のコレ
クタからは、定電流を吸い込むことになる。
【０００６】トランジスタＱ３１、Ｑ３２のベースは、
それぞれ抵抗Ｒ３１、Ｒ３２を通して電源端子ＶＣＣに
接続され、かつトランジスタＱ３５、Ｑ３６の各コレク
タに接続されている。トランジスタＱ３５、Ｑ３６のエ
ミッタは共通接続されてトランジスタＱ３８のコレクタ
に接続されている。
それぞれ抵抗Ｒ３１、Ｒ３２を通して電源端子ＶＣＣに
接続され、かつトランジスタＱ３５、Ｑ３６の各コレク
タに接続されている。トランジスタＱ３５、Ｑ３６のエ
ミッタは共通接続されてトランジスタＱ３８のコレクタ
に接続されている。
【０００７】また、トランジスタＱ３８のエミッタは、
抵抗Ｒ３４を通して接地端子ＧＮＤにつながっており、
ベースはカレントミラー回路の他方の入力側回路に接続
されている。トランジスタＱ３８と抵抗Ｒ３４によりカ
レントミラー回路の他方の出力側回路が構成され、定電
流源Ｉ３２となっている。トランジスタＱ３８のコレク
タからは、定電流を吸い込むことになる。
抵抗Ｒ３４を通して接地端子ＧＮＤにつながっており、
ベースはカレントミラー回路の他方の入力側回路に接続
されている。トランジスタＱ３８と抵抗Ｒ３４によりカ
レントミラー回路の他方の出力側回路が構成され、定電
流源Ｉ３２となっている。トランジスタＱ３８のコレク
タからは、定電流を吸い込むことになる。
【０００８】トランジスタＱ３３、Ｑ３５のベースは共
通接続され、切換信号源Ｓ３１の一端に接続され、ま
た、トランジスタＱ３４、Ｑ３６のベースは、切換信号
源Ｓ３２の一端に接続されている。切換信号源Ｓ３１、
Ｓ３２の他端は共通接続され、バイアス電源ＶＢ３を通
して接地端子ＧＮＤに接続されている。
通接続され、切換信号源Ｓ３１の一端に接続され、ま
た、トランジスタＱ３４、Ｑ３６のベースは、切換信号
源Ｓ３２の一端に接続されている。切換信号源Ｓ３１、
Ｓ３２の他端は共通接続され、バイアス電源ＶＢ３を通
して接地端子ＧＮＤに接続されている。
【０００９】切換信号源Ｓ３１、Ｓ３２は、それぞれ振
幅が同じで（約０．２５ＶP-P ）、位相が１８０度異な
って方形波を出力するものとする。
幅が同じで（約０．２５ＶP-P ）、位相が１８０度異な
って方形波を出力するものとする。
【００１０】次に、回路の動作について説明する。
【００１１】切換信号源Ｓ３１が、Ｓ３２より高い電圧
を出しているとすると（約０．２５Ｖ）、トランジスタ
Ｑ３３、Ｑ３４によって構成された差動増幅器は、Ｑ３
４が非導通でＱ３３が導通する。従って定電流源Ｉ３１
の出力電流は、すべてトランジスタＱ３３のエミッタ電
流となり、ほぼ同じ電流がコレクタ電流となる。
を出しているとすると（約０．２５Ｖ）、トランジスタ
Ｑ３３、Ｑ３４によって構成された差動増幅器は、Ｑ３
４が非導通でＱ３３が導通する。従って定電流源Ｉ３１
の出力電流は、すべてトランジスタＱ３３のエミッタ電
流となり、ほぼ同じ電流がコレクタ電流となる。
【００１２】また、トランジスタＱ３５、Ｑ３６によっ
て構成された差動増幅器も、Ｑ３６が非導通でＱ３５が
導通する。従って定電流源Ｉ３２の出力電流はすべてＱ
３５のエミッタ電流となり、ほぼ同じ電流がコレクタ電
流となる。
て構成された差動増幅器も、Ｑ３６が非導通でＱ３５が
導通する。従って定電流源Ｉ３２の出力電流はすべてＱ
３５のエミッタ電流となり、ほぼ同じ電流がコレクタ電
流となる。
【００１３】よって、その電流が流れる抵抗Ｒ３１の両
端には電圧降下を生じるが、抵抗Ｒ３２には電圧降下が
生じない。また、トランジスタＱ３１のベース電位は、
トランジスタＱ３２のベース電位より低くなる。
端には電圧降下を生じるが、抵抗Ｒ３２には電圧降下が
生じない。また、トランジスタＱ３１のベース電位は、
トランジスタＱ３２のベース電位より低くなる。
【００１４】磁気ヘッドＨ３１は、直流的にみるとほぼ
抵抗値は、０Ωと見なせるのでトランジスタＱ３１とＱ
３２は、直流的には、差動増幅器を構成している。よっ
て、トランジスタＱ３１は、非導通でトランジスタＱ３
２は、導通している。
抵抗値は、０Ωと見なせるのでトランジスタＱ３１とＱ
３２は、直流的には、差動増幅器を構成している。よっ
て、トランジスタＱ３１は、非導通でトランジスタＱ３
２は、導通している。
【００１５】従って、この状態での磁気ヘッドＨ３１に
流れる電流は、電源端子ＶＣＣからトランジスタＱ３２
を通り出力端子Ｈ３Ｙから磁気ヘッドＨ３１に流れ、出
力端子Ｈ３ＸからトランジスタＱ３３を通って定電流源
Ｉ３１に流れ込む。電流値は、定電流源Ｉ３１の電流値
と等しい。
流れる電流は、電源端子ＶＣＣからトランジスタＱ３２
を通り出力端子Ｈ３Ｙから磁気ヘッドＨ３１に流れ、出
力端子Ｈ３ＸからトランジスタＱ３３を通って定電流源
Ｉ３１に流れ込む。電流値は、定電流源Ｉ３１の電流値
と等しい。
【００１６】次に、切換信号源Ｓ３２がＳ３１より高い
電圧を出しているとすると、トランジスタＱ３１とＱ３
２、トランジスタＱ３３とＱ３４、トランジスタＱ３５
とＱ３６のそれぞれの状態が逆となり、磁気ヘッドＨ３
１に流れる電流は逆方向に流れる。
電圧を出しているとすると、トランジスタＱ３１とＱ３
２、トランジスタＱ３３とＱ３４、トランジスタＱ３５
とＱ３６のそれぞれの状態が逆となり、磁気ヘッドＨ３
１に流れる電流は逆方向に流れる。
【００１７】
【発明が解決しようとする課題】定常状態における動作
の説明は、従来技術の項で述べた通りであるが、電流を
反転させた瞬間の状態には以下に述べるような課題があ
る。
の説明は、従来技術の項で述べた通りであるが、電流を
反転させた瞬間の状態には以下に述べるような課題があ
る。
【００１８】図３において、トランジスタＱ３１とＱ３
４が導通しており、磁気ヘッドＨ３１に流れる電流は、
出力端子Ｈ３Ｘから流れ出して出力端子Ｈ３Ｙに流れ込
んでいるとする。ここで磁気ヘッドに流れる電流を反転
させるために、切換信号源Ｓ３１とＳ３２の出力電圧を
逆転させると、トランジスタＱ３４が非導通となりトラ
ンジスタＱ３３が導通して、出力端子Ｈ３Ｙから電流を
引き込もうとする。
４が導通しており、磁気ヘッドＨ３１に流れる電流は、
出力端子Ｈ３Ｘから流れ出して出力端子Ｈ３Ｙに流れ込
んでいるとする。ここで磁気ヘッドに流れる電流を反転
させるために、切換信号源Ｓ３１とＳ３２の出力電圧を
逆転させると、トランジスタＱ３４が非導通となりトラ
ンジスタＱ３３が導通して、出力端子Ｈ３Ｙから電流を
引き込もうとする。
【００１９】その際、出力端子Ｈ３Ｘが低くＨ３Ｙが高
くなるようなフライバックパルスが磁気ヘッドに生ず
る。すると、定常状態であれば導通しているトランジス
タであるＱ３２のエミッタ電位が上がり非導通となって
しまい、そのかわりに、エミッタ電位の下がるトランジ
スタＱ３１が導通してしまう。
くなるようなフライバックパルスが磁気ヘッドに生ず
る。すると、定常状態であれば導通しているトランジス
タであるＱ３２のエミッタ電位が上がり非導通となって
しまい、そのかわりに、エミッタ電位の下がるトランジ
スタＱ３１が導通してしまう。
【００２０】そのため、トランジスタＱ３３のコレクタ
が引き込んでいる電流が出力端子Ｈ３Ｘから引き込まれ
なくなり、トランジスタＱ３１のエミッタから供給され
る。
が引き込んでいる電流が出力端子Ｈ３Ｘから引き込まれ
なくなり、トランジスタＱ３１のエミッタから供給され
る。
【００２１】それを防ぐためフライバックパルスは、ト
ランジスタＱ３１が導通しない程度の電圧にクランプさ
れる。
ランジスタＱ３１が導通しない程度の電圧にクランプさ
れる。
【００２２】よって、磁気ヘッドＨ３１に流れる書き込
み電流は、トランジスタＱ３１が導通しない程度のフラ
イバックパルスが発生する反転スピードに制限される。
み電流は、トランジスタＱ３１が導通しない程度のフラ
イバックパルスが発生する反転スピードに制限される。
【００２３】磁気記録においては、一般的に磁気ヘッド
に流す書き込み電流の反転スピードが速いほど、読み出
し時に磁気ヘッドからの出力電圧が大きくなり、また記
録信号間の干渉が少なくなり、エラーレートが下がり、
記録密度が上げられる。この電流の反転スピードを速く
するためには、フライバックパルスが小さい電圧でクラ
ンプされないようにすれば良い。
に流す書き込み電流の反転スピードが速いほど、読み出
し時に磁気ヘッドからの出力電圧が大きくなり、また記
録信号間の干渉が少なくなり、エラーレートが下がり、
記録密度が上げられる。この電流の反転スピードを速く
するためには、フライバックパルスが小さい電圧でクラ
ンプされないようにすれば良い。
【００２４】即ち、図３に示した従来の回路において、
フライバックパルスを小さい電圧でクランプされないよ
うにするには、トランジスタＱ３１のベース電位を低く
しておき、フライバックパルスによってエミッタ電位が
下げられても、小さい電圧でクランプされないようにし
ておけば良い。
フライバックパルスを小さい電圧でクランプされないよ
うにするには、トランジスタＱ３１のベース電位を低く
しておき、フライバックパルスによってエミッタ電位が
下げられても、小さい電圧でクランプされないようにし
ておけば良い。
【００２５】トランジスタＱ３１のベース電位を下げる
ためには抵抗Ｒ３１の抵抗値を大きくするか、または、
定電流源Ｉ３２の電流値を大きくすれば良い。
ためには抵抗Ｒ３１の抵抗値を大きくするか、または、
定電流源Ｉ３２の電流値を大きくすれば良い。
【００２６】しかし、トランジスタＱ３１のエミッタか
ら磁気ヘッドＨ３１に流れる電流（定電流源Ｉ３１の電
流値）は、一般的に２０ｍＡ程度であるため、トランジ
スタＱ３１のＨFEの最小値を５０とすると、トランジス
タＱ３１のベース電流の最大値は、０．４ｍＡとなる。
ら磁気ヘッドＨ３１に流れる電流（定電流源Ｉ３１の電
流値）は、一般的に２０ｍＡ程度であるため、トランジ
スタＱ３１のＨFEの最小値を５０とすると、トランジス
タＱ３１のベース電流の最大値は、０．４ｍＡとなる。
【００２７】磁気ヘッドＨ３１に流れる電流が反転した
際に発生するフライバックパルスにより、トランジスタ
Ｑ３２が非導通になることを前述したが、トランジスタ
Ｑ３２が非導通になることにより、磁気ヘッドＨ３１に
電流を供給できなくなり、電流の反転スピードが遅くな
ってしまう。
際に発生するフライバックパルスにより、トランジスタ
Ｑ３２が非導通になることを前述したが、トランジスタ
Ｑ３２が非導通になることにより、磁気ヘッドＨ３１に
電流を供給できなくなり、電流の反転スピードが遅くな
ってしまう。
【００２８】つまり、導通している時のトランジスタＱ
３２のベース電位を極力高くし、フライバックパルスを
大きな電圧にして、トランジスタＱ３２を導通し難くす
れば、電流の反転スピードを早くできる。このことは、
電流の反転方向が逆である場合、トランジスタＱ３１に
おいても同じである。
３２のベース電位を極力高くし、フライバックパルスを
大きな電圧にして、トランジスタＱ３２を導通し難くす
れば、電流の反転スピードを早くできる。このことは、
電流の反転方向が逆である場合、トランジスタＱ３１に
おいても同じである。
【００２９】ここで、前述のように、トランジスタＱ３
１のべース電流の最大値が０．４ｍＡである。また、ト
ランジスタＱ３１が非導通になっているときのトランジ
スタＱ３１のべース電位は極力低い方がよいため、定電
流源Ｉ３２の電流が少ないときは抵抗Ｒ３１の値は大き
くなる。また、抵抗Ｒ３１の値が小さいときは定電流源
Ｉ３２の値が大きくなる。
１のべース電流の最大値が０．４ｍＡである。また、ト
ランジスタＱ３１が非導通になっているときのトランジ
スタＱ３１のべース電位は極力低い方がよいため、定電
流源Ｉ３２の電流が少ないときは抵抗Ｒ３１の値は大き
くなる。また、抵抗Ｒ３１の値が小さいときは定電流源
Ｉ３２の値が大きくなる。
【００３０】導通しているトランジスタのベース・エミ
ッタ間電圧を０．７Ｖとし、抵抗Ｒ３１の値を５００Ω
とし、トランジスタＱ３１が非導通状態になっていると
きのエミッタ電位を１．５Ｖ、電源端子ＶＣＣの電位を
５Ｖとすると、定電流源Ｉ３２の値は５．６ｍＡとな
る。
ッタ間電圧を０．７Ｖとし、抵抗Ｒ３１の値を５００Ω
とし、トランジスタＱ３１が非導通状態になっていると
きのエミッタ電位を１．５Ｖ、電源端子ＶＣＣの電位を
５Ｖとすると、定電流源Ｉ３２の値は５．６ｍＡとな
る。
【００３１】ここで、電流の反転が終了し定常状態であ
る場合を考える。この場合磁気ヘッドＨ３１の直流抵抗
はほぼ０Ωと考えられるので、トランジスタＱ３１とＱ
３２は差動増幅器を構成している。そして、それぞれの
ベースの電位差が０．１Ｖ以上あれば、定電流源Ｉ３１
からの電流は、トランジスタＱ３１、Ｑ３２のほぼどち
らか一方に切り替わっている。
る場合を考える。この場合磁気ヘッドＨ３１の直流抵抗
はほぼ０Ωと考えられるので、トランジスタＱ３１とＱ
３２は差動増幅器を構成している。そして、それぞれの
ベースの電位差が０．１Ｖ以上あれば、定電流源Ｉ３１
からの電流は、トランジスタＱ３１、Ｑ３２のほぼどち
らか一方に切り替わっている。
【００３２】抵抗Ｒ３１、Ｒ３２の値を前記同様５００
Ωとすると、定電流源Ｉ３２の電流値は２００μＡ以上
あれば良い。つまり、電流反転時に大きなフライバック
パルスが発生しても、磁気ヘッドＨ３１に電流を流し続
けられるように定電流源Ｉ３２の電流は大きな値になっ
ており、定常状態では、その電流は無駄になっている。
Ωとすると、定電流源Ｉ３２の電流値は２００μＡ以上
あれば良い。つまり、電流反転時に大きなフライバック
パルスが発生しても、磁気ヘッドＨ３１に電流を流し続
けられるように定電流源Ｉ３２の電流は大きな値になっ
ており、定常状態では、その電流は無駄になっている。
【００３３】本発明の目的は、上述の欠点を除去するこ
とにより、磁気ヘッド等のインダクタンスに流す電流を
反転させるときに発生するフライバックパルスがクラン
プされ、反転スピードが遅くなるのを防止することにあ
る。
とにより、磁気ヘッド等のインダクタンスに流す電流を
反転させるときに発生するフライバックパルスがクラン
プされ、反転スピードが遅くなるのを防止することにあ
る。
【００３４】
【課題を解決するための手段】本発明のＨブリッジ回路
の特徴は、磁気ヘッドに流すデータの書き込み電流を反
転させるスイッチング機能を有し、前記スイッチングの
制御信号であって、互に逆相の関係にある第１および第
２の切換信号源を各差動入力とする第１および第２の差
動増幅器を並列接続し、前記第１の差動増幅器の第１の
負荷素子が接続される第１の出力端を、前記第２の差動
増幅器の第１の負荷トランジスタの制御端子に、前記第
２の差動増幅器の第２の負荷素子が接続される第２の出
力端を、前記第２の差動増幅器の第２の負荷トランジス
タの制御端子にそれぞれ接続し、前記第２の差動動増幅
器の出力端に前記磁気ヘッドを接続するＨブリッジ回路
において、前記書き込み電流の反転時に、前記磁気ヘッ
ドに発生するフライバックパルスによって前記第１およ
び前記第２の負荷トランジスタが導通状態から非導通状
態に遷移するときにのみ、前記第１の負荷トランジスタ
の制御端子または前記第２の負荷トランジスタの制御端
子に、パルス状の電圧を印加して前記非導通状態への反
転を防止する手段を有することにある。
の特徴は、磁気ヘッドに流すデータの書き込み電流を反
転させるスイッチング機能を有し、前記スイッチングの
制御信号であって、互に逆相の関係にある第１および第
２の切換信号源を各差動入力とする第１および第２の差
動増幅器を並列接続し、前記第１の差動増幅器の第１の
負荷素子が接続される第１の出力端を、前記第２の差動
増幅器の第１の負荷トランジスタの制御端子に、前記第
２の差動増幅器の第２の負荷素子が接続される第２の出
力端を、前記第２の差動増幅器の第２の負荷トランジス
タの制御端子にそれぞれ接続し、前記第２の差動動増幅
器の出力端に前記磁気ヘッドを接続するＨブリッジ回路
において、前記書き込み電流の反転時に、前記磁気ヘッ
ドに発生するフライバックパルスによって前記第１およ
び前記第２の負荷トランジスタが導通状態から非導通状
態に遷移するときにのみ、前記第１の負荷トランジスタ
の制御端子または前記第２の負荷トランジスタの制御端
子に、パルス状の電圧を印加して前記非導通状態への反
転を防止する手段を有することにある。
【００３５】また、前記非導通状態への反転を防止する
手段は、前記スイッチングの制御信号を微分した信号に
より、前記第１または前記第２の負荷素子に流れる電流
を増加させて、電圧降下を大きくする制御回路により行
うことができる。
手段は、前記スイッチングの制御信号を微分した信号に
より、前記第１または前記第２の負荷素子に流れる電流
を増加させて、電圧降下を大きくする制御回路により行
うことができる。
【００３６】さらに、前記制御回路は、前記スイッチン
グの制御信号であって、互に逆相の関係にある第３およ
び第４の切換信号源を有し、前記第３の切換信号源を第
１の抵抗と第１のコンデンサとを介して、第１のダイオ
ードのカソードと第１のトランジスタのゲートとに接続
し、前記第１のダイオードのアノードと前記第１のトラ
ンジスタのエミッタとを接地電位に共通接続し、前記第
１のトランジスタのコレクタを前記第２の負荷トランジ
スタのゲートに接続し、前記第４の切換信号源を第２の
抵抗と第２のコンデンサとを介して、第２のダイオード
のカソードと第２のトランジスタのゲートとに接続し、
前記第２のダイオードのアノードと前記第２のトランジ
スタのエミッタとを接地電位に共通接続し、前記第２の
トランジスタのコレクタを前記第１の負荷トランジスタ
のゲートに接続して構成することができる。
グの制御信号であって、互に逆相の関係にある第３およ
び第４の切換信号源を有し、前記第３の切換信号源を第
１の抵抗と第１のコンデンサとを介して、第１のダイオ
ードのカソードと第１のトランジスタのゲートとに接続
し、前記第１のダイオードのアノードと前記第１のトラ
ンジスタのエミッタとを接地電位に共通接続し、前記第
１のトランジスタのコレクタを前記第２の負荷トランジ
スタのゲートに接続し、前記第４の切換信号源を第２の
抵抗と第２のコンデンサとを介して、第２のダイオード
のカソードと第２のトランジスタのゲートとに接続し、
前記第２のダイオードのアノードと前記第２のトランジ
スタのエミッタとを接地電位に共通接続し、前記第２の
トランジスタのコレクタを前記第１の負荷トランジスタ
のゲートに接続して構成することができる。
【００３７】さらにまた、前記非導通状態への反転を防
止する手段は、前記第１および前記第２の負荷トランジ
スタの各ゲート電位を検知し、その検知結果の信号を微
分した信号により、前記第１または前記第２の負荷素子
に流れる電流を増加させて、電圧降下を大きくする正帰
還の回路により行うこともできる。
止する手段は、前記第１および前記第２の負荷トランジ
スタの各ゲート電位を検知し、その検知結果の信号を微
分した信号により、前記第１または前記第２の負荷素子
に流れる電流を増加させて、電圧降下を大きくする正帰
還の回路により行うこともできる。
【００３８】また、前記正帰還の回路は、一端を電源電
位に接続する第３の抵抗と接地電位との間に第３のトラ
ンジスタと第４の抵抗とを直列接続し、その直列接続点
から第３のコンデンサを介して第３のダイオードのカソ
ードと第４のトランジスタのゲートとに接続し、前記第
３のダイオードのアノードと前記第４のトランジスタの
エミッタとを接地電位に共通接続し、前記第４のトラン
ジスタのコレクタを前記第１の負荷トランジスタのゲー
トに接続し、前記第３の抵抗と前記第３のトランジスタ
との接続点と接地電位との間に第５のトランジスタと第
５の抵抗とを直列接続し、その直列接続点から第４のコ
ンデンサを介して第４のダイオードのカソードと第６の
トランジスタのゲートとに接続され、前記第４のダイオ
ードのアノードと前記第６のトランジスタのエミッタと
を接地電位に共通接続し、前記第６のトランジスタのコ
レクタを前記第１の負荷トランジスタのゲートに接続し
て構成することができる。
位に接続する第３の抵抗と接地電位との間に第３のトラ
ンジスタと第４の抵抗とを直列接続し、その直列接続点
から第３のコンデンサを介して第３のダイオードのカソ
ードと第４のトランジスタのゲートとに接続し、前記第
３のダイオードのアノードと前記第４のトランジスタの
エミッタとを接地電位に共通接続し、前記第４のトラン
ジスタのコレクタを前記第１の負荷トランジスタのゲー
トに接続し、前記第３の抵抗と前記第３のトランジスタ
との接続点と接地電位との間に第５のトランジスタと第
５の抵抗とを直列接続し、その直列接続点から第４のコ
ンデンサを介して第４のダイオードのカソードと第６の
トランジスタのゲートとに接続され、前記第４のダイオ
ードのアノードと前記第６のトランジスタのエミッタと
を接地電位に共通接続し、前記第６のトランジスタのコ
レクタを前記第１の負荷トランジスタのゲートに接続し
て構成することができる。
【００３９】
【実施例】本発明の第１の実施例を図面を参照して説明
する。
する。
【００４０】図１に示す回路は、図３に示してある従来
例の回路に対し、定電流源Ｉ１２の電流値を少なくし、
かつ、電流の反転する遷移時に流れる電流を多くする回
路をつけ加えている。
例の回路に対し、定電流源Ｉ１２の電流値を少なくし、
かつ、電流の反転する遷移時に流れる電流を多くする回
路をつけ加えている。
【００４１】トランジスタＱ１Ａは、コレクタを抵抗Ｒ
１２の一端に、エミッタを接地端子ＧＮＤに接続してい
る。また、ベースは、ダイオードＤ１Ａのカソードとコ
ンデンサＣ１Ａの一端に接続されている。ダイオードＤ
１Ａのアノードは、接地端子ＧＮＤに接続されている。
コンデンサＣ１Ａの他端は、抵抗Ｒ１Ａの一端に接続さ
れ抵抗Ｒ１Ａの他端は、切換信号源Ｓ１Ａの一端に接続
され、切換信号源Ｓ１Ａの他端は、接地端子ＧＮＤの接
続されている。トランジスタＱ１Ｂは、コレクタを抵抗
Ｒ１１の一端に接続されており、トランジスタＱ１Ｂの
その他の端子及びダイオードＤ１Ｂ、コンデンサＣ１
Ｂ、抵抗Ｒ１Ｂ、切換信号源Ｓ１Ｂの接続関係は、上述
のトランジスタＱ１Ａのときと同様に接続されている。
１２の一端に、エミッタを接地端子ＧＮＤに接続してい
る。また、ベースは、ダイオードＤ１Ａのカソードとコ
ンデンサＣ１Ａの一端に接続されている。ダイオードＤ
１Ａのアノードは、接地端子ＧＮＤに接続されている。
コンデンサＣ１Ａの他端は、抵抗Ｒ１Ａの一端に接続さ
れ抵抗Ｒ１Ａの他端は、切換信号源Ｓ１Ａの一端に接続
され、切換信号源Ｓ１Ａの他端は、接地端子ＧＮＤの接
続されている。トランジスタＱ１Ｂは、コレクタを抵抗
Ｒ１１の一端に接続されており、トランジスタＱ１Ｂの
その他の端子及びダイオードＤ１Ｂ、コンデンサＣ１
Ｂ、抵抗Ｒ１Ｂ、切換信号源Ｓ１Ｂの接続関係は、上述
のトランジスタＱ１Ａのときと同様に接続されている。
【００４２】ここで、切換信号源Ｓ１Ａ、Ｓ１Ｂともに
低電位が０Ｖ、高電位は導通しているトランジスタのべ
ース・エミッタ間電圧より高い電圧である方形波を出力
しており、位相は、互いに逆相である。また、切換信号
源Ｓ１１とＳ１Ｂ、Ｓ１２とＳ１Ａの位相は、同相であ
る。
低電位が０Ｖ、高電位は導通しているトランジスタのべ
ース・エミッタ間電圧より高い電圧である方形波を出力
しており、位相は、互いに逆相である。また、切換信号
源Ｓ１１とＳ１Ｂ、Ｓ１２とＳ１Ａの位相は、同相であ
る。
【００４３】次に動作について説明する。
【００４４】今、定常状態であり、切換信号源Ｓ１１の
電位が高く、Ｓ１２の電位が低いとすると、トランジス
タＱ１３、Ｑ１５が導通し、トランジスタＱ１４、Ｑ１
６が非導通になっている。また、トランジスタＱ１１が
非導通であり、トランジスタＱ１２が導通しているが、
定電流源Ｉ１２の電流が従来例の場合より小さくなって
いるので、トランジスタＱ１１のベース電位は、従来例
より高くなっている。
電位が高く、Ｓ１２の電位が低いとすると、トランジス
タＱ１３、Ｑ１５が導通し、トランジスタＱ１４、Ｑ１
６が非導通になっている。また、トランジスタＱ１１が
非導通であり、トランジスタＱ１２が導通しているが、
定電流源Ｉ１２の電流が従来例の場合より小さくなって
いるので、トランジスタＱ１１のベース電位は、従来例
より高くなっている。
【００４５】トランジスタＱ１Ａ、Ｑ１Ｂに関しては抵
抗Ｒ１ＡとコンデンサＣ１Ａ、抵抗Ｒ１Ｂとコンデンサ
Ｃ１Ｂにより微分回路が形成されているため、定常状態
では、トランジスタＱ１Ａ、Ｑ１Ｂ共に非導通状態にな
っている。
抗Ｒ１ＡとコンデンサＣ１Ａ、抵抗Ｒ１Ｂとコンデンサ
Ｃ１Ｂにより微分回路が形成されているため、定常状態
では、トランジスタＱ１Ａ、Ｑ１Ｂ共に非導通状態にな
っている。
【００４６】まず、切換信号源Ｓ１１とＳ１Ｂが高電位
レベルから低電位レベルへ、切換信号源Ｓ１２とＳ１Ａ
が低電位レベルから高電位レベルへ切り替わったとす
る。すると、トランジスタＱ１２、Ｑ１３、Ｑ１５が非
導通となり、トランジスタＱ１１、Ｑ１４、Ｑ１６が導
通する。但し、前述の従来例にて説明したようにフライ
バックパルスにより、トランジスタＱ１１は非導通とな
り、トランジスタＱ１２は導通させられる。
レベルから低電位レベルへ、切換信号源Ｓ１２とＳ１Ａ
が低電位レベルから高電位レベルへ切り替わったとす
る。すると、トランジスタＱ１２、Ｑ１３、Ｑ１５が非
導通となり、トランジスタＱ１１、Ｑ１４、Ｑ１６が導
通する。但し、前述の従来例にて説明したようにフライ
バックパルスにより、トランジスタＱ１１は非導通とな
り、トランジスタＱ１２は導通させられる。
【００４７】ここで、切換信号源Ｓ１Ａの電位は低電位
レベルから高電位レベルに変化するため、抵抗Ｒ１Ａ、
コンデンサＣ１Ａによる微分回路により、トランジスタ
Ｑ１Ａのベースには、スパイクパルス状の電圧が印加さ
れ、コレクタ電流もスパイクパルス状の電流が流れる。
レベルから高電位レベルに変化するため、抵抗Ｒ１Ａ、
コンデンサＣ１Ａによる微分回路により、トランジスタ
Ｑ１Ａのベースには、スパイクパルス状の電圧が印加さ
れ、コレクタ電流もスパイクパルス状の電流が流れる。
【００４８】よって、抵抗Ｒ１２での電圧降下は、電流
の反転するときのみ充分に下がることになり、電流が反
転している際のフライバックパルスにより非導通になっ
ているべきトランジスタＱ１２が導通し難くなる。
の反転するときのみ充分に下がることになり、電流が反
転している際のフライバックパルスにより非導通になっ
ているべきトランジスタＱ１２が導通し難くなる。
【００４９】切換信号源の切り替わりが逆であっても同
様である。
様である。
【００５０】次に第２の実施例を図面を参照して説明す
る。
る。
【００５１】図２に第２の実施例のＨブリッジ回路の回
路図を示す。
路図を示す。
【００５２】図３に示してある従来例の回路に対し、定
電流源Ｉ２２の電流値を少なくし、その電流値が全て抵
抗Ｒ２１またはＲ２２に流れたとした場合の、抵抗Ｒ２
１又はＲ２２における電圧降下がトランジスタＱ２Ａま
たはＱ２Ｂが導通しているときのベース・エミッタ間電
圧よりやや大きく設定されている。また、電流の反転す
る遷移時に抵抗Ｒ２１またはＲ２２に流れる電流を多く
して、電圧降下を増加させる回路を追加している。
電流源Ｉ２２の電流値を少なくし、その電流値が全て抵
抗Ｒ２１またはＲ２２に流れたとした場合の、抵抗Ｒ２
１又はＲ２２における電圧降下がトランジスタＱ２Ａま
たはＱ２Ｂが導通しているときのベース・エミッタ間電
圧よりやや大きく設定されている。また、電流の反転す
る遷移時に抵抗Ｒ２１またはＲ２２に流れる電流を多く
して、電圧降下を増加させる回路を追加している。
【００５３】ここで、トランジスタＱ２Ａ、Ｑ２Ｂが導
通しているときのベース・エミッタ間電圧を０．７Ｖと
して、抵抗Ｒ２１、Ｒ２２の抵抗値を従来例同様５００
Ωとすると、定電流源Ｉ２２の電流値は２ｍＡに設定す
れば良い。
通しているときのベース・エミッタ間電圧を０．７Ｖと
して、抵抗Ｒ２１、Ｒ２２の抵抗値を従来例同様５００
Ωとすると、定電流源Ｉ２２の電流値は２ｍＡに設定す
れば良い。
【００５４】トランジスタＱ２Ａ、Ｑ２ＢはＰＮＰ型で
あり、他のトランジスタはＮＰＮ型である。トランジス
タＱ２Ａ、Ｑ２Ｂは、エミッタが共通に接続され、その
共通接続点から抵抗Ｒ２Ｃを介して電源端子ＶＣＣに接
続されており、差動増幅器を構成し、ここでは比較器と
して動作する。
あり、他のトランジスタはＮＰＮ型である。トランジス
タＱ２Ａ、Ｑ２Ｂは、エミッタが共通に接続され、その
共通接続点から抵抗Ｒ２Ｃを介して電源端子ＶＣＣに接
続されており、差動増幅器を構成し、ここでは比較器と
して動作する。
【００５５】トランジスタＱ２Ａは、ベースを抵抗Ｒ２
１の一端と、トランジスタＱ２１のベースとトランジス
タＱ２５のコレクタの接続点（以下、Ａ点と称す）に接
続し、コレクタは抵抗Ｒ２Ａ（抵抗値を３ＫΩとする）
を介して接地端子ＧＮＤに接続されている。コンデンサ
Ｃ２Ａは、一端をトランジスタＱ２Ａのコレクタと抵抗
Ｒ２Ａとに共通接続し、他端をダイオードＤ２Ａのカソ
ードとトランジスタＱ２Ｃのベースとに共通接続されて
いる。ダイオードＤ２Ａのアノードは、接地端子ＧＮＤ
に接続されている。
１の一端と、トランジスタＱ２１のベースとトランジス
タＱ２５のコレクタの接続点（以下、Ａ点と称す）に接
続し、コレクタは抵抗Ｒ２Ａ（抵抗値を３ＫΩとする）
を介して接地端子ＧＮＤに接続されている。コンデンサ
Ｃ２Ａは、一端をトランジスタＱ２Ａのコレクタと抵抗
Ｒ２Ａとに共通接続し、他端をダイオードＤ２Ａのカソ
ードとトランジスタＱ２Ｃのベースとに共通接続されて
いる。ダイオードＤ２Ａのアノードは、接地端子ＧＮＤ
に接続されている。
【００５６】トランジスタＱ２Ｃは、エミッタを接地端
子ＧＮＤに接続し、コレクタはＡ点に接続されている。
トランジスタＱ２Ｂは、ベースを抵抗Ｒ２２の一端と、
トランジスタＱ２２のベースと、トランジスタＱ２６の
コレクタの接続点（以下Ｂ点と称す）とに接続し、コレ
クタは抵抗Ｒ２Ｂを介して接地端子ＧＮＤに接続されて
いる。コンデンサＣ２Ｂは、一端をトランジスタＱ２Ｂ
のコレクタと抵抗Ｒ２Ｂに共通接続し、他端をダイオー
ドＤ２ＢのカソードとトランジスタＱ２Ｄのベースとに
共通接続されている。ダイオードＤ２Ｂのアノードは、
接地端子ＧＮＤに接続されている。
子ＧＮＤに接続し、コレクタはＡ点に接続されている。
トランジスタＱ２Ｂは、ベースを抵抗Ｒ２２の一端と、
トランジスタＱ２２のベースと、トランジスタＱ２６の
コレクタの接続点（以下Ｂ点と称す）とに接続し、コレ
クタは抵抗Ｒ２Ｂを介して接地端子ＧＮＤに接続されて
いる。コンデンサＣ２Ｂは、一端をトランジスタＱ２Ｂ
のコレクタと抵抗Ｒ２Ｂに共通接続し、他端をダイオー
ドＤ２ＢのカソードとトランジスタＱ２Ｄのベースとに
共通接続されている。ダイオードＤ２Ｂのアノードは、
接地端子ＧＮＤに接続されている。
【００５７】トランジスタＱ２Ｄは、エミッタを接地端
子ＧＮＤに接続し、コレクタは、Ｂ点に接続されてい
る。抵抗Ｒ２Ａ、Ｒ２Ｂの抵抗値は、１０ＫΩ程度とす
る。
子ＧＮＤに接続し、コレクタは、Ｂ点に接続されてい
る。抵抗Ｒ２Ａ、Ｒ２Ｂの抵抗値は、１０ＫΩ程度とす
る。
【００５８】次に動作について説明する。
【００５９】今、切換信号源Ｓ２１の電位が高電位であ
り、切換信号源Ｓ２２の電位が低電位である定常状態で
ある場合を考える。
り、切換信号源Ｓ２２の電位が低電位である定常状態で
ある場合を考える。
【００６０】トランジスタＱ２２、Ｑ２３、Ｑ２５が導
通し、トランジスタＱ２１、Ｑ２４、Ｑ２６が非導通に
なっている。また、抵抗Ｒ２１の電圧降下が抵抗Ｒ２２
の電圧降下より大きいため、トランジスタＱ２Ａが導通
し、トランジスタＱ２Ｂは、非導通になっている。
通し、トランジスタＱ２１、Ｑ２４、Ｑ２６が非導通に
なっている。また、抵抗Ｒ２１の電圧降下が抵抗Ｒ２２
の電圧降下より大きいため、トランジスタＱ２Ａが導通
し、トランジスタＱ２Ｂは、非導通になっている。
【００６１】よって、抵抗Ｒ２Ｃには０．３Ｖ印加され
ており、トランジスタＱ２Ａを通って抵抗Ｒ２Ａに流
れ、１Ｖの電圧降下を生じている。今、定常状態である
ためコンデンサＣ２Ａには、電流が流れていない。
ており、トランジスタＱ２Ａを通って抵抗Ｒ２Ａに流
れ、１Ｖの電圧降下を生じている。今、定常状態である
ためコンデンサＣ２Ａには、電流が流れていない。
【００６２】次に、切換信号源Ｓ２１が高電位レベルか
ら低電位レベルへ、切換信号源Ｓ２２が低電位レベルか
ら高電位レベルへ切り替わったとすると、トランジスタ
Ｑ２１、Ｑ２４、Ｑ２６は導通しており、トランジスタ
Ｑ２２、Ｑ２３、Ｑ２５は非導通となる。但し、前述の
従来例にて説明したように、フライバックパルスにより
トランジスタＱ２１は非導通となり、トランジスタＱ２
２は導通する。
ら低電位レベルへ、切換信号源Ｓ２２が低電位レベルか
ら高電位レベルへ切り替わったとすると、トランジスタ
Ｑ２１、Ｑ２４、Ｑ２６は導通しており、トランジスタ
Ｑ２２、Ｑ２３、Ｑ２５は非導通となる。但し、前述の
従来例にて説明したように、フライバックパルスにより
トランジスタＱ２１は非導通となり、トランジスタＱ２
２は導通する。
【００６３】次にＡ点とＢ点の電位について注目する。
切換信号源Ｓ２１、Ｓ２２が切り替わる前は、Ａ点の電
位が低くＢ点の電位が高かったが、切り替わった直後は
逆になりＡ点の電位が高くなりＢ点の電位は、電源端子
ＶＣＣの電位に対して１Ｖ低い電位となり、トランジス
タＱ２Ｂが導通し、電流が抵抗Ｒ２Ｂに流れ、抵抗Ｒ２
Ｂでの電圧降下が増加する。
切換信号源Ｓ２１、Ｓ２２が切り替わる前は、Ａ点の電
位が低くＢ点の電位が高かったが、切り替わった直後は
逆になりＡ点の電位が高くなりＢ点の電位は、電源端子
ＶＣＣの電位に対して１Ｖ低い電位となり、トランジス
タＱ２Ｂが導通し、電流が抵抗Ｒ２Ｂに流れ、抵抗Ｒ２
Ｂでの電圧降下が増加する。
【００６４】すると、コンデンサＣ２Ｂを通ってトラン
ジスタＱ２Ｄにベース電流が流れ、更にコレクタ電流が
流れる。その電流は抵抗Ｒ２２に流れ、抵抗Ｒ２２での
電圧降下を増加させ益々Ｂての電位を下げ、トランジス
タＱ２Ｂに流れる電流を増加させる。つまり、正帰還が
掛かっていることになる。
ジスタＱ２Ｄにベース電流が流れ、更にコレクタ電流が
流れる。その電流は抵抗Ｒ２２に流れ、抵抗Ｒ２２での
電圧降下を増加させ益々Ｂての電位を下げ、トランジス
タＱ２Ｂに流れる電流を増加させる。つまり、正帰還が
掛かっていることになる。
【００６５】この正帰還は、Ｂ点つまりトランジスタＱ
２６のコレクタの電位が下がり、トランジスタＱ２６が
飽和したところで止まり、コンデンサＣ２Ｂが充電され
きって、トランジスタＱ２Ｄにベース電流が流れなくな
る。従って、コレクタ電流も流れなくなり定常状態にな
る。つまり、遷移時のみ抵抗Ｒ２２に大きな電流が流
れ、トランジスタＱ２２のベース電位が下げられ、フラ
イバックパルスによっても導通し難くなっている。
２６のコレクタの電位が下がり、トランジスタＱ２６が
飽和したところで止まり、コンデンサＣ２Ｂが充電され
きって、トランジスタＱ２Ｄにベース電流が流れなくな
る。従って、コレクタ電流も流れなくなり定常状態にな
る。つまり、遷移時のみ抵抗Ｒ２２に大きな電流が流
れ、トランジスタＱ２２のベース電位が下げられ、フラ
イバックパルスによっても導通し難くなっている。
【００６６】切換信号源の切り替わりが逆であっても同
様である。
様である。
【００６７】なお、第１および第２の各実施例ともバイ
ポーラトランジスタで説明したが、ＭＯＳトランジスタ
で構成してもよい。
ポーラトランジスタで説明したが、ＭＯＳトランジスタ
で構成してもよい。
【００６８】
【発明の効果】以上説明したように、本発明のＨブリッ
ジ回路は、電流の反転する遷移時のみ磁気ヘッドに電流
を流すトランジスタが非導通となる側のベース電位を下
げることにより、大きなフライバックパルスが発生して
も、電流の反転スピードが遅くならないようにし、その
方法として、そのトランジスタにベース電流を供給する
抵抗を流れる電流が、電流の反転する遷移時にのみ大き
くなるように構成する。
ジ回路は、電流の反転する遷移時のみ磁気ヘッドに電流
を流すトランジスタが非導通となる側のベース電位を下
げることにより、大きなフライバックパルスが発生して
も、電流の反転スピードが遅くならないようにし、その
方法として、そのトランジスタにベース電流を供給する
抵抗を流れる電流が、電流の反転する遷移時にのみ大き
くなるように構成する。
【００６９】従って、定常状態にあまり電流を流す必要
がなく、フライバックパルスがクランプされる電圧が大
きくとれ、書き込み電流のスイッチングスピードが速く
なるという効果がある。
がなく、フライバックパルスがクランプされる電圧が大
きくとれ、書き込み電流のスイッチングスピードが速く
なるという効果がある。
【図１】本発明の第１の実施例の回路図である。
【図２】本発明の第２の実施例の回路図である。
【図３】従来例の回路図である。
Ｑ１１〜Ｑ１８，Ｑ１Ａ，Ｑ１Ｂ，Ｑ２１〜Ｑ２８，Ｑ
２Ｃ，Ｑ２Ｄ，Ｑ３１〜Ｑ３８ ＮＰＮトランジスタ Ｑ２Ａ，Ｑ２Ｂ ＰＮＰトランジスタ Ｄ１Ａ，Ｄ１Ｂ，Ｄ２Ａ，Ｄ２Ｂ ダイオード Ｒ１１〜Ｒ１４，Ｒ１Ａ，Ｒ１Ｂ，Ｒ２１〜Ｒ２８，Ｒ
２Ａ，Ｒ２Ｂ 抵抗 Ｃ１Ａ，Ｃ１Ｂ，Ｃ２Ａ，Ｃ２Ｂ コンデンサ Ｓ１Ａ，Ｓ１Ｂ，Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，Ｓ
３１，Ｓ３２ 切変信号源 ＶＢ１，ＶＢ２，ＶＢ３，Ｈ１１，Ｈ１２，Ｈ１３
磁気ヘッド Ｈ１Ｘ，Ｈ１Ｙ，Ｈ２Ｘ，Ｈ２Ｙ，Ｈ３Ｘ，Ｈ３Ｙ
出力端子
２Ｃ，Ｑ２Ｄ，Ｑ３１〜Ｑ３８ ＮＰＮトランジスタ Ｑ２Ａ，Ｑ２Ｂ ＰＮＰトランジスタ Ｄ１Ａ，Ｄ１Ｂ，Ｄ２Ａ，Ｄ２Ｂ ダイオード Ｒ１１〜Ｒ１４，Ｒ１Ａ，Ｒ１Ｂ，Ｒ２１〜Ｒ２８，Ｒ
２Ａ，Ｒ２Ｂ 抵抗 Ｃ１Ａ，Ｃ１Ｂ，Ｃ２Ａ，Ｃ２Ｂ コンデンサ Ｓ１Ａ，Ｓ１Ｂ，Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，Ｓ
３１，Ｓ３２ 切変信号源 ＶＢ１，ＶＢ２，ＶＢ３，Ｈ１１，Ｈ１２，Ｈ１３
磁気ヘッド Ｈ１Ｘ，Ｈ１Ｙ，Ｈ２Ｘ，Ｈ２Ｙ，Ｈ３Ｘ，Ｈ３Ｙ
出力端子
Claims (5)
- 【請求項１】 磁気ヘッドに流すデータの書き込み電流
を反転させるスイッチング機能を有し、前記スイッチン
グの制御信号であって、互に逆相の関係にある第１およ
び第２の切換信号源を各差動入力とする第１および第２
の差動増幅器を並列接続し、前記第１の差動増幅器の第
１の負荷素子が接続される第１の出力端を、前記第２の
差動増幅器の第１の負荷トランジスタの制御端子に、前
記第２の差動増幅器の第２の負荷素子が接続される第２
の出力端を、前記第２の差動増幅器の第２の負荷トラン
ジスタの制御端子にそれぞれ接続し、前記第２の差動動
増幅器の出力端に前記磁気ヘッドを接続するＨブリッジ
回路において、前記書き込み電流の反転時に、前記磁気
ヘッドに発生するフライバックパルスによって前記第１
および前記第２の負荷トランジスタが導通状態から非導
通状態に遷移するときにのみ、前記第１の負荷トランジ
スタの制御端子または前記第２の負荷トランジスタの制
御端子に、パルス状の電圧を印加して前記非導通状態へ
の反転を防止する手段を有することを特徴とするＨブリ
ッジ回路。 - 【請求項２】前記非導通状態への反転を防止する手段
は、前記スイッチングの制御信号を微分した信号によ
り、前記第１または前記第２の負荷素子に流れる電流を
増加させて、電圧降下を大きくする制御回路により行う
請求項１記載のＨブリッジ回路。 - 【請求項３】 前記制御回路は、前記スイッチングの制
御信号であって、互に逆相の関係にある第３および第４
の切換信号源を有し、前記第３の切換信号源を第１の抵
抗と第１のコンデンサとを介して、第１のダイオードの
カソードと第１のトランジスタのゲートとに接続し、前
記第１のダイオードのアノードと前記第１のトランジス
タのエミッタとを接地電位に共通接続し、前記第１のト
ランジスタのコレクタを前記第２の負荷トランジスタの
ゲートに接続し、前記第４の切換信号源を第２の抵抗と
第２のコンデンサとを介して、第２のダイオードのカソ
ードと第２のトランジスタのゲートとに接続し、前記第
２のダイオードのアノードと前記第２のトランジスタの
エミッタとを接地電位に共通接続し、前記第２のトラン
ジスタのコレクタを前記第１の負荷トランジスタのゲー
トに接続して構成した請求項１記載のＨブリッジ回路。 - 【請求項４】 前記非導通状態への反転を防止する手段
は、前記第１および前記第２の負荷トランジスタの各ゲ
ート電位を検知し、その検知結果の信号を微分した信号
により、前記第１または前記第２の負荷素子に流れる電
流を増加させて、電圧降下を大きくする正帰還の回路に
より行う請求項１記載のＨブリッジ回路。 - 【請求項５】 前記正帰還の回路は、一端を電源電位に
接続する第３の抵抗と接地電位との間に第３のトランジ
スタと第４の抵抗とを直列接続し、その直列接続点から
第３のコンデンサを介して第３のダイオードのカソード
と第４のトランジスタのゲートとに接続し、前記第３の
ダイオードのアノードと前記第４のトランジスタのエミ
ッタとを接地電位に共通接続し、前記第４のトランジス
タのコレクタを前記第１の負荷トランジスタのゲートに
接続し、前記第３の抵抗と前記第３のトランジスタとの
接続点と接地電位との間に第５のトランジスタと第５の
抵抗とを直列接続し、その直列接続点から第４のコンデ
ンサを介して第４のダイオードのカソードと第６のトラ
ンジスタのゲートとに接続され、前記第４のダイオード
のアノードと前記第６のトランジスタのエミッタとを接
地電位に共通接続し、前記第６のトランジスタのコレク
タを前記第１の負荷トランジスタのゲートに接続して構
成した請求項４記載のＨブリッジ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268295A JP2760237B2 (ja) | 1992-10-07 | 1992-10-07 | Ｈブリッジ回路 |
| US08/132,831 US5379208A (en) | 1992-10-07 | 1993-10-07 | High speed driving circuit for magnetic head effective against flyback pulse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268295A JP2760237B2 (ja) | 1992-10-07 | 1992-10-07 | Ｈブリッジ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06119606A JPH06119606A (ja) | 1994-04-28 |
| JP2760237B2 true JP2760237B2 (ja) | 1998-05-28 |
Family
ID=17456547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4268295A Expired - Lifetime JP2760237B2 (ja) | 1992-10-07 | 1992-10-07 | Ｈブリッジ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5379208A (ja) |
| JP (1) | JP2760237B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2212507B (en) * | 1987-11-20 | 1991-04-03 | Kansai Paint Co Ltd | Curable resin and resin composition curable at low temperature |
| US5539342A (en) * | 1993-11-09 | 1996-07-23 | International Business Machines Corporation | Low distortion memory write current head drive |
| US5751171A (en) * | 1995-03-22 | 1998-05-12 | Vtc Inc. | Predriver for fast current switching through a two-terminal inductive load |
| US5629641A (en) * | 1996-02-06 | 1997-05-13 | Advanced Micro Devices, Inc. | Differential CMOS current amplifier with controlled bandwidth and common mode distortion |
| US6652398B2 (en) * | 2001-08-27 | 2003-11-25 | Innercore Grip Company | Vibration dampening grip cover for the handle of an implement |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62223805A (ja) * | 1986-03-26 | 1987-10-01 | Hitachi Ltd | 磁気ヘツド駆動回路 |
| JPH0833974B2 (ja) * | 1987-08-19 | 1996-03-29 | ソニー株式会社 | 磁気ヘッド駆動回路 |
| US5155387A (en) * | 1989-12-28 | 1992-10-13 | North American Philips Corp. | Circuit suitable for differential multiplexers and logic gates utilizing bipolar and field-effect transistors |
| JP2701652B2 (ja) * | 1992-04-08 | 1998-01-21 | 日本電気株式会社 | 磁気ヘッド駆動回路 |
-
1992
- 1992-10-07 JP JP4268295A patent/JP2760237B2/ja not_active Expired - Lifetime
-
1993
- 1993-10-07 US US08/132,831 patent/US5379208A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5379208A (en) | 1995-01-03 |
| JPH06119606A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100449934B1 (ko) | 자기기록헤드와,용량성피드-포워드보상기능을지닌기록증폭기를포함하는장치 | |
| US5392172A (en) | Magnetic head circuit having a write current changeover circuit with a clamp voltage depending on write current for high-speed data transfer | |
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| US6236247B1 (en) | Impedance pseudo-matched write driver | |
| US4833422A (en) | Programmable gain instrumentation amplifier | |
| JPH0589409A (ja) | 磁気ヘツドドライブ回路 | |
| EP0764320B1 (en) | Arrangement comprising a magnetic write head, and write amplifier with capacitive current compensation | |
| US5280196A (en) | Magnetic head drive circuit | |
| JP2760237B2 (ja) | Ｈブリッジ回路 | |
| JP3281093B2 (ja) | ダンピング回路 | |
| US6128146A (en) | Undershoot active damping circuit for write drivers | |
| US6400190B1 (en) | Controlled current undershoot circuit | |
| EP0566334B1 (en) | Sample and hold circuit with full signal modulation compensation using bipolar transistors of single conductivity type | |
| JP3613595B2 (ja) | 磁気ヘッド駆動回路 | |
| US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
| US6466388B1 (en) | Overshoot control for voltage source/impedanced based write coil driver | |
| US3934157A (en) | TTL circuit | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| US5079443A (en) | Voltage comparator circuit having hysteresis characteristics of narrow range of voltage | |
| US3573496A (en) | Dc sense amplifier | |
| JP2577425B2 (ja) | 駆動回路 | |
| JPH05167400A (ja) | ヒステリシス回路 | |
| US20050259344A1 (en) | High output impedance biasing for magnetoresistive elements | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JPH0640364B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980217 |