KR920000212B1 - 자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입 회로 - Google Patents

자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입 회로 Download PDF

Info

Publication number
KR920000212B1
KR920000212B1 KR1019870015625A KR870015625A KR920000212B1 KR 920000212 B1 KR920000212 B1 KR 920000212B1 KR 1019870015625 A KR1019870015625 A KR 1019870015625A KR 870015625 A KR870015625 A KR 870015625A KR 920000212 B1 KR920000212 B1 KR 920000212B1
Authority
KR
South Korea
Prior art keywords
write
data
pair
read head
switching transistors
Prior art date
Application number
KR1019870015625A
Other languages
English (en)
Other versions
KR890010821A (ko
Inventor
장정환
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Publication of KR890010821A publication Critical patent/KR890010821A/ko
Application granted granted Critical
Publication of KR920000212B1 publication Critical patent/KR920000212B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Digital Magnetic Recording (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입 회로
제1도는 종래 자기 플로피 디스크 드라이버의 기입/독출 헤드의 개략도.
제2도는 제1도의 플로피 디스크 드라이버의 데이타 기입 회로도.
제3도는 제2도의 데이터 기입 회로를 이용한 데이타 기입시의 파형도.
제4도는 자기 플로피 디스크로부터 독출된 데이타 파형도.
제5도는 본 발명의 한 방향 감기에 의한 자기 플로피 디스크 드라이버의 기입/독출 헤드의 개략도.
제6도는 제5도 자기 플로피 디스크 드라이버의 기입/독출 헤드를 이용한 데이타 기입 회로도.
제7도는 제6도 데이타 기업 회로의 각부 파형도이다.
본 발명은 자기 플로피 디스크 드라이버의 데이타 기입/독출 헤드와 데이타 기입 회로, 특히 기입/독출 헤드의 페라이트에 하나의 기입/독출 헤드 코일을 사용하여 한 방향으로 감아서 데이타에 따라 전류의 방향만 바꾸어 줌으로써 독출 데이타의 비대칭성 문제를 제거할 수 있는 자기 플로피 디스크 드라이버의 데이타 기입 회로에 관한 것이다.
종래의 자기 플로피 디스크 드라이버의 기입/독출 헤드는 제1도와 같이 구성되어지는 것으로서 기입/독출 헤드의 코일(Cl, C2)은 양방향 감기 방식으로 기입/독출 헤드의 페라이트에 권선되어 있다.
상기한 양방향 감기 방식은 기입/독출 헤드의 코일(Cl, C2)이 중앙의 센터탭(C/T)을 기준으로 하여 서로 다른 방향으로 권선되어 디스크 드라이버가 데이타를 기입할때 제2도에 도시된 바와같은 기업 회로에 의해 제3a도와 같은 기업 데이타가 입력되면 도시되지 않은 인코딩 회로에 의해 제3b도와 같이 먼저 인코딩되어, 이 신호가 제2도의 플립플롭(F/F1)에 입력되며, 트랜지스터(Ql,Q2)가 교대로 온,오프되면서 전류원으로부터 전류가 기입/독출 헤드의 페라이트에 권선되어 있는 코일(Cl, C2)을 교대로 흐르면서 자기 플로피 디스크에 기록을 행하게 된다.
이러한 종래의 방식은 데이타를 기입할때 제3도의 (c)와 같이 코일(Cl, C2)에 서로 반대방향으로 교대로 전류가 흐르게 되는데, 제1도에서와 같이 기입/독출 헤드의 페라이트에 감겨진 코일(Cl, C2)의 상호 불균형, 즉 코일의 감김 상태에 따른 리액턴스, 또는 권선 상태의 차이로 인해 코일(Cl, C2)은 불균형을 이루게 된다. 이러한 불균형에 의하여 기입된 데이타가 자기 플로피 디스크로부터 읽혀질 경우 제4도에서와 같이 데이타간의 간격이 일정하지 못하게 된다.
제4도에 있어서 독출된 데이타의 비대칭성을 독출 데이타 주기들간의 차에 대한 절대값으로 정의 되며, 일반적으로 비대칭성=| T1-T2|의 값은 보통 400ns 이하로 관리되어야 한다. 그러나 상기한 종래의 자기플로피 디스크 드라이버에서는 상기한 불균형으로 인하여 비대칭성이 발생하는 문제점이 있었으며, 이러한 제품의 성능을 결정하는 중요한 요소인 비대칭성을 감소시키기 위하여 현재 많은 연구와 노력을 기울이고 있는 실정이다.
본 발명은 상기한 바와같은 문제를 해결하기 위하여 안출한 것으로서, 가지 플로피 디스크 드라이버의 독출 데이타의 비대칭성의 문제를 해결할 수 있는 새로운 자기 플로피 디스크 드라이버의 기업/독출 헤드 및 이에 대한 데이타 기입 회로를 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입회로는 기입될 데이타를 받아서 교대로 위상이 반전된 1쌍의 신호를 출력하는 플립플롭 회로와, 상기 플립플롭 회로의 출력신호에 의해 교대로 온/오프되는 1쌍의 스위칭 트랜지스터와, 상기 스위치 트랜지스터의 각각의 콜렉터 단자에 직렬로 접속되어 전류 방향을 결정하는 다이오드쌍과, 상기 전류방향 결정 다이오드쌍의 각 애노드 단자에 각각의 콜렉터 단자가 접속되고 에미터 단자가 공통 접속되며 베이스 단자에 바이어스 전압을 공급하기 위한 각각의 바이어스 회로가 접속된 1쌍의 스위칭 트랜지스터와, 상기 방향 결정 다이오드쌍의 각 접속점 사이에 삽입되는 코일이 일방향 감기 방식으로 페라이트에 권선되어 기입 데이타를 자기 플로피 디스크에 기입하기 위한 기입/독출 헤드로 구성된다.
상기한 목적을 달성하기 위한 본 발명의 기술적 원리는 기입/독출 헤드의 페라이트에 한 방향 감기로 권선된 하나의 코일을 통하여 데이타를 기입할 때, 전류가 교대로 서로 반대 방향으로 흐르면서 데이타를 기록하도록 하여 양방향 감기의 코일에 위한 불균형에서 생겨나는 비대칭성을 제거하도록 하는 것이다.
이하 첨부된 도면을 참고하여 본 발명을 상세히 설명한다.
제5도는 본 발명에 따른 자기 플로피 디스크 드라이버의 데이타 기입/독출 헤드의 구조를 나타낸 것으로서 데이타 기입/독출 헤드의 페라이트에 하나의 코일(C11)을 한 방향 감기로 권선시켜 구성하였다.
제6도는 제5도의 자기 플로피 디스크 드라이버의 데이타 기입/독출 헤드에 데이타를 기입하기 위한 본 발명의 데이타가 기입 회로를 나타낸다.
도시된 바와같이 데이타 기입 회로는 도시되지 않은 인코딩 회로를 통해 인코딩된 기입 데이타를 받아서 교대로 위상이 반전된 1쌍의 신호(
Figure kpo00001
)를 출력하는 플립플롭 회로(F/F11)와,상기 플립플롭 회로(F/F11)의 출력신호(
Figure kpo00002
)에 의해 교대로 온/오프되는 1쌍의 스위칭 트랜지스터(Q2l,Q22)와 상기 스위치 트랜지스터(Q2l,Q22)의 각각의 콜렉터 단자에 직렬로 접속되어 전류 방향을 결정하는 다이오드쌍(D1, D2; D3, D4)과, 상기 전류 방향 결정 다이오드쌍(D1, D2; D3, D4) 각 애노드 단자에 각각의 콜렉터 단자가 접속되도 에미터 단자가 공통 접속되며 베이스 단자에 바이어스 전압을 공급하기 위한 각각의 바이어스 회로(R1, R2; R3, R4)가 접속된 1쌍의 스위칭 트랜지스터(Q11, Q12)와, 상기 방향 결정 다이오드쌍(D1, D2; D3, D4)의 각 접속점 사이에 삽입되며 자기 기입/독출 헤드의 페라이트에 한방향 감기로 권선되어 기입 데이타를 자기 플로피 디스크에 기입하는 기입/독출 코일(Cll)로 구성된다.
상기 스위칭 트랜지스터(Q11,Q12Q21,Q22)와 다이오드(D1,D2,D3,D4)는 각각 동일한 특성을 갖는 것이 필요하다.
또한 스위칭 트랜지스터(Q2l,Q22)의 공통 접속 에미터 단자와 접지간에는 전류 싱크가 접속되어 있으며, 상기 스위칭 트랜지스터(Ql1,Q12)의 공통 에미터 단자에 전류원(V)이 접속되어 있다. 한편 기입/독출 헤드코일의 양단에는 다이오드를 통하여 도시되지 않은 데이타 독출 회로가 접속된다.
상기한 구성을 갖는 본 발명 기입 회로의 동작을 제7도의 파형도를 참고하여 설명한다.
제7도a도와 같은 데이타가 도시되지 않은 인코딩 회로에 의해 인코딩되어 플립플롭(F/F11)으로 입력되면 플립플롭(F/F11)의 출력(
Figure kpo00003
)은 제7도b,c도와 같이 출력된다. 이때 출력(Q)이 하이 레벨인 경우 트랜지스터(Q2l)가 온되면 바이어스 저항(R3,R4)으로 전류가 흘러 트랜지스터(Q12)가 온된다.
이로 인하여 전류가 공급전원(Vcc)으로부터 스위칭 트랜지스터(Q12)와 다이오드(D3)를 통하여 코일(C11)의 A방향으로 흘러서 다이오드(D2)와 스위칭 트랜지스터(Q12)를 통하여 전류 싱크로 빠진다.
상기한 바와같은 경로를 거쳐 제7d도와 같은 전류가 코일(C11)을 통하여 흐른다. 이때 트랜지스터(Ql1,Q12)는 오프 상태에 있다.
이와 유사하게 플립플롭(F/F11)의 출력(
Figure kpo00004
)이 로우 레벨이고 출력(Q)이 제7도 (b)와 같이 하이 레벨인 경우 스위칭 트랜지스터(Q22)는 온이 되고 반대로 스위칭 트랜지스터(Q21)는 오프가 된다.
그 결과 스위칭 트랜지스터(Q11)이 온이 되어 전류가 Vcc→Q11→D1→코일(C11)→D4→Q22→전류 싱크의 순으로 기입/독출 코일(C11)의 B방향으로 흘러서 제7도의 (e)와 같은 파형의 전류가 흐른다.
이상과 같이 번갈아 A, B방향으로 흐르는 전류에 의해 기입/독출 헤드의 자기 갭을 통하여 자기 플로피 디스크에 데이타가 기업된다. 따라서 기입/독출 헤드 코일에 흐르는 전류는 같은 코일의 방향만 서로 반대로 흐르기 때문에 코일의 불균형으로 인한 독출 데이타의 비대칭성은 완전히 제거된다.
상기한 바와같은 본 발명에 의하면 종래의 기입/독출 헤드의 코일을 양방향으로 감아, 코일의 불균형으로 인한 독출데이타 비대칭성을 한방향으로 감긴하나의 코일의 전류 방향을 바꾸어 줌으로써 비대칭성 문제를 제거하여 자기 플로피 디스크 드라이버의 독출 마진을 증가시켜 신뢰성의 향상은 물론 가장 문제가 되어왔던 불량률의 저하로 인한 생산성의 증가와 수율의 증가로 제조원가가 낮아지는 이점이 있다.

Claims (1)

  1. 기입될 데이타를 받아서 교대로 위상이 반전된 1쌍의 신호(
    Figure kpo00005
    )를 출력하는 플립플롭 회로(F/F11)와, 상기 플립플롭 회로(F/F11)의 출력신호(
    Figure kpo00006
    )에 의해 교대로 온/오프되는 1쌍의 스위칭 트랜지스터(Q21,Q22)와, 상기 스위칭 트랜지스터(Q21,Q22)의 각각의 콜렉터 단자에 직렬로 접속되어 전류 방향을 결정하는 다이오드쌍(D1,D2; D3,D4)과, 상기 전류 방향 결정 다이오드쌍(D1,D2; D3,D4)의 각 애노드 단자에 각각의 콜렉터 단자가 접속되고 에미터 단자가 공통 접속되며 상기 공통 에미터, 단자에 공급전압(Vcc)이 인가되는 1쌍의 스위칭 트랜지스터(Q11,Q12)와, 상기 방향 결정 다이오드쌍(D1,D2; D3,D4)의 각 접속점 사이에 삽입되는 코일(C11)이 일방향 감기 방식으로 페라이트에 권선되어 기입 데이타를 자기 플로피 디스크에 기입하기 위한 기입/독출 헤드(C11)로 구성되는 것을 특징으로 하는 자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입 회로.
KR1019870015625A 1987-03-16 1987-12-31 자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입 회로 KR920000212B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62058857A JPS63225991A (ja) 1987-03-16 1987-03-16 半導体記憶装置
JP62-58857 1987-03-16

Publications (2)

Publication Number Publication Date
KR890010821A KR890010821A (ko) 1989-08-10
KR920000212B1 true KR920000212B1 (ko) 1992-01-10

Family

ID=13096370

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019870015625A KR920000212B1 (ko) 1987-03-16 1987-12-31 자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입 회로
KR1019880002442A KR960008450B1 (ko) 1987-03-16 1988-03-09 반도체 기억 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019880002442A KR960008450B1 (ko) 1987-03-16 1988-03-09 반도체 기억 장치

Country Status (3)

Country Link
US (1) US4961164A (ko)
JP (1) JPS63225991A (ko)
KR (2) KR920000212B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140550A (en) * 1987-03-16 1992-08-18 Hitachi Ltd. Semiconductor memory device
JP2712128B2 (ja) * 1988-10-11 1998-02-10 株式会社日立製作所 半導体記憶装置
JPH02141993A (ja) * 1988-11-21 1990-05-31 Toshiba Corp 半導体記憶装置
JPH0346192A (ja) * 1989-07-14 1991-02-27 Hitachi Ltd 半導体装置及び半導体メモリ装置
JP2784550B2 (ja) * 1990-03-05 1998-08-06 三菱電機株式会社 半導体記憶装置
US5245570A (en) * 1990-12-21 1993-09-14 Intel Corporation Floating gate non-volatile memory blocks and select transistors
KR930008310B1 (ko) * 1991-02-05 1993-08-27 삼성전자 주식회사 반도체 메모리장치의 워드라인드라이버단 배치방법
JP3299285B2 (ja) * 1991-04-23 2002-07-08 株式会社日立製作所 半導体記憶装置
JP2968134B2 (ja) * 1991-11-27 1999-10-25 三菱電機株式会社 半導体記憶装置
US5267196A (en) * 1992-06-19 1993-11-30 Intel Corporation Floating gate nonvolatile memory with distributed blocking feature
US5280447A (en) * 1992-06-19 1994-01-18 Intel Corporation Floating gate nonvolatile memory with configurable erasure blocks
JP3533227B2 (ja) * 1992-09-10 2004-05-31 株式会社日立製作所 半導体記憶装置
JP2812099B2 (ja) * 1992-10-06 1998-10-15 日本電気株式会社 半導体メモリ
US5621690A (en) * 1995-04-28 1997-04-15 Intel Corporation Nonvolatile memory blocking architecture and redundancy
US5663923A (en) * 1995-04-28 1997-09-02 Intel Corporation Nonvolatile memory blocking architecture
JP3102302B2 (ja) * 1995-06-07 2000-10-23 日本電気株式会社 半導体記憶装置
KR100205007B1 (ko) * 1995-12-04 1999-06-15 윤종용 멀티-워드라인 드라이버를 갖는 반도체 메모리장치
US5640338A (en) * 1995-12-07 1997-06-17 Hyundai Electronics Industries Co. Ltd. Semiconductor memory device
US5959892A (en) * 1997-08-26 1999-09-28 Macronix International Co., Ltd. Apparatus and method for programming virtual ground EPROM array cell without disturbing adjacent cells
JP3640175B2 (ja) 2001-04-13 2005-04-20 セイコーエプソン株式会社 不揮発性半導体記憶装置
JP3780865B2 (ja) 2001-04-13 2006-05-31 セイコーエプソン株式会社 不揮発性半導体記憶装置
JP3659205B2 (ja) 2001-08-30 2005-06-15 セイコーエプソン株式会社 不揮発性半導体記憶装置及びその駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
JPS5998365A (ja) * 1982-11-27 1984-06-06 Shigeto Suzuki 複数同時アクセス型記憶装置
JPS6059588A (ja) * 1983-09-12 1985-04-05 Hitachi Ltd 半導体記憶装置
JPH0795395B2 (ja) * 1984-02-13 1995-10-11 株式会社日立製作所 半導体集積回路
JPS6167154A (ja) * 1984-09-11 1986-04-07 Fujitsu Ltd 半導体記憶装置
JPS61104393A (ja) * 1984-10-24 1986-05-22 Hitachi Ltd 記憶装置
JPS61123092A (ja) * 1984-11-20 1986-06-10 Fujitsu Ltd 半導体記憶装置
US4734888A (en) * 1985-02-25 1988-03-29 Siemens Aktiengesellschaft Circuit arrangement comprising a matrix shaped memory arrangement for variably adjustable time delay of digital signals

Also Published As

Publication number Publication date
KR890010821A (ko) 1989-08-10
JPS63225991A (ja) 1988-09-20
US4961164A (en) 1990-10-02
KR880011797A (ko) 1988-10-31
KR960008450B1 (ko) 1996-06-26

Similar Documents

Publication Publication Date Title
KR920000212B1 (ko) 자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입 회로
EP0163862B1 (en) Magnetic head with stray flux compensation
JPS6131521B2 (ko)
JP2795757B2 (ja) 磁気ヘッド駆動回路
KR100253668B1 (ko) 셀프 스위칭 헤드 댐핑회로
JPH0775043B2 (ja) 磁気デイスク装置のデ−タ読み出し及び書き込み回路
JPS59152511A (ja) 磁気ヘツド回路
JPS60175292A (ja) 磁気記憶装置
JP3942470B2 (ja) 磁気ヘッドの駆動回路及び磁気記憶装置
US6107873A (en) Low noise common-emitter preamplifier for magneto-resistive heads
US6078446A (en) Semiconductor integrated circuit device for reading and writing
JPH10302208A (ja) 磁気誘導書込みヘッド用の高速書き込みドライバ
JPH0668810B2 (ja) フロッピーディスク装置
JP2586802B2 (ja) 磁気記録・再生装置
JPH0697486B2 (ja) 磁気デイスク装置のデ−タ読み出し及び書き込み回路
JP2834739B2 (ja) 双方向スイッチング回路
US3337859A (en) Read amplifier baseline stabilization
US3523197A (en) Current pulse driver apparatus employing non-saturating transistor switching techniques and having low-power drain during non-pulse periods
JPS59178606A (ja) 磁気記録装置の書き込み回路
JPS63127407A (ja) 磁気ヘツド
JPS6052904A (ja) 書込増幅回路
JPH05282614A (ja) 磁気記録再生回路
US6570725B1 (en) Drive circuit for magnetic head and winding configuration of magnetic head suitable for the drive circuit
JPH04307403A (ja) フレキシブルディスク装置のリード／ライト回路
JPS61158010A (ja) 磁気ヘツド回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001229

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee