JPH0346192A - 半導体装置及び半導体メモリ装置 - Google Patents
半導体装置及び半導体メモリ装置Info
- Publication number
- JPH0346192A JPH0346192A JP1181827A JP18182789A JPH0346192A JP H0346192 A JPH0346192 A JP H0346192A JP 1181827 A JP1181827 A JP 1181827A JP 18182789 A JP18182789 A JP 18182789A JP H0346192 A JPH0346192 A JP H0346192A
- Authority
- JP
- Japan
- Prior art keywords
- input
- input buffer
- buffer
- wiring
- cell blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000000872 buffer Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims 2
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000004904 shortening Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 241000206672 Gelidium Species 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置及び半導体メモリ装置に係り、特
に高速動作化を図るに好適な配置構成に関する。
に高速動作化を図るに好適な配置構成に関する。
従来の半導体メモリ装置の一例として、アイ・ニス・ニ
ス・シー・シー/86.セツション XVl;スタティ
ックラム、ティー・エイチ・ピーエム16.3 15n
sシーモス 64キロ ラム (ISSCC/86
、5ESSION XVl;5TATICRAM5
THPM16.3A 15ns CMO864
KRAM)に記載されたものが知られている。
ス・シー・シー/86.セツション XVl;スタティ
ックラム、ティー・エイチ・ピーエム16.3 15n
sシーモス 64キロ ラム (ISSCC/86
、5ESSION XVl;5TATICRAM5
THPM16.3A 15ns CMO864
KRAM)に記載されたものが知られている。
これによれば、複数のメモリセルを複数のセルブロック
(メモリセルマットとも称される)に分割し、これらに
アクセスする外部信号を処理する入力バッファを、チッ
プの隅から辺にかけて配置した構成となっている。
(メモリセルマットとも称される)に分割し、これらに
アクセスする外部信号を処理する入力バッファを、チッ
プの隅から辺にかけて配置した構成となっている。
また、従来の半導体論理装置にあっても、入力バッファ
は論理セルブロック又は基本セルブロックと称されるセ
ルブロックの周辺や、チップの周辺部に配置した構成と
されている(特開昭60−31239号公報、特開昭6
0−35532号公報、特開昭62−285443号公
報)。
は論理セルブロック又は基本セルブロックと称されるセ
ルブロックの周辺や、チップの周辺部に配置した構成と
されている(特開昭60−31239号公報、特開昭6
0−35532号公報、特開昭62−285443号公
報)。
〔発明が解決しようとする課題〕
一方、半導体装置にあっては、動作時間を短縮して高速
化する要望が増々強まり、例えばメモリ装置のアドレス
・アクセス時間等の動作時間を短縮することが課題とな
っている。
化する要望が増々強まり、例えばメモリ装置のアドレス
・アクセス時間等の動作時間を短縮することが課題とな
っている。
しかし、上記従来技術によれば、入力バッファをチップ
の周辺部に列設した構成となっていることから、入力バ
ッファとその処理信号を入力するセルとの配置関係によ
っては、信号を導びく配線が長大となるものがある。こ
の配線長が長くなると、配線等の有する静電容量Cと抵
抗Rが増大することとなる。その結果、伝達される信号
の立上り又は立下りの変化が遅延されるから、一定のス
レッショールドレベルで信号を検出する論理回路にとっ
ては、実質的に動作遅れとなって現われる。
の周辺部に列設した構成となっていることから、入力バ
ッファとその処理信号を入力するセルとの配置関係によ
っては、信号を導びく配線が長大となるものがある。こ
の配線長が長くなると、配線等の有する静電容量Cと抵
抗Rが増大することとなる。その結果、伝達される信号
の立上り又は立下りの変化が遅延されるから、一定のス
レッショールドレベルで信号を検出する論理回路にとっ
ては、実質的に動作遅れとなって現われる。
このような遅れは、外部信号のようにもともと波形がな
まっているものについては左程問題となら゛ない。
まっているものについては左程問題となら゛ない。
しかし、入力バッファにおける信号処理後の外部入力信
号は、波形整形されて立上り等が急峻になるので、入力
バッファ以降の配線長(負荷量)が信号伝達遅れにとっ
て問題となる。
号は、波形整形されて立上り等が急峻になるので、入力
バッファ以降の配線長(負荷量)が信号伝達遅れにとっ
て問題となる。
また、セルブロックの周辺に入力バッファを配列したも
のについても、その人力バッファから他のセルブロック
に属するセルに信号を伝達することが必要な場合は、上
記と同一の問題がある。
のについても、その人力バッファから他のセルブロック
に属するセルに信号を伝達することが必要な場合は、上
記と同一の問題がある。
本発明の目的は、当該装置内の配線パスによる遅延時間
を短縮できる配置構成の半導体装置及び半導体メモリ装
置を提供することにある。
を短縮できる配置構成の半導体装置及び半導体メモリ装
置を提供することにある。
本発明は、上記目的を達成するため、複数のセルを有し
てなる複数のセルブロックと、前記セルに入力する外部
信号の処理を行なう入力バッファとを含んでなる半導体
装置又は半導体メモリ装置において、入力バッファの処
理信号の入力先となるセルを有するセルブロック群を、
当該セルブロック配列の縦横方向の少なくとも一方向に
沿って可及的に2等分し、当該入力バッファを前記2分
割線に沿ったセルブロック間の領域に集中配置したこと
を特徴とする。
てなる複数のセルブロックと、前記セルに入力する外部
信号の処理を行なう入力バッファとを含んでなる半導体
装置又は半導体メモリ装置において、入力バッファの処
理信号の入力先となるセルを有するセルブロック群を、
当該セルブロック配列の縦横方向の少なくとも一方向に
沿って可及的に2等分し、当該入力バッファを前記2分
割線に沿ったセルブロック間の領域に集中配置したこと
を特徴とする。
また、複数のメモリセルを複数のセルブロックに分割し
てなり、前記メモリセルに入力する外部信号を入力バッ
ファにより処理してなる半導体メモリ装置において、前
記複数のセルブロックを配列に従って可及的に2等分し
、該分割線に沿ったセルブロック間の領域に、前記入力
バッファを配置したことを特徴とする。
てなり、前記メモリセルに入力する外部信号を入力バッ
ファにより処理してなる半導体メモリ装置において、前
記複数のセルブロックを配列に従って可及的に2等分し
、該分割線に沿ったセルブロック間の領域に、前記入力
バッファを配置したことを特徴とする。
ここで、半導体メモリ装置等の半導体装置におけるアド
レス・アクセス時間の短縮について詳しく説明する。ア
ドレス・アクセス時間は、各論理ゲートの動作時間の他
に、前述したように配線の静電容量Cと抵抗RがRC時
定数の形で大きく影響する。RC時定数が大きいほど遅
延時間は大きくなる。この影響を小さくする原理は次の
とおりである。
レス・アクセス時間の短縮について詳しく説明する。ア
ドレス・アクセス時間は、各論理ゲートの動作時間の他
に、前述したように配線の静電容量Cと抵抗RがRC時
定数の形で大きく影響する。RC時定数が大きいほど遅
延時間は大きくなる。この影響を小さくする原理は次の
とおりである。
外部入力信号は、信号の立ち上がり、立ち下がりがゆる
やかである。このため、配線のチップ内でのRC時定数
の影響が小さく遅延時間はあまり大きくならない。よっ
て、信号はできる限り外部入力信号の波形のまま配線を
伝達することが望ましい。一方、入カバッフ7回路以後
の信号の波形は、立ち上がり、立ち下がりとも急峻であ
るため、RC時定数の増加が大きく影響し、遅延時間増
加に直結する。これを防ぐため、論理回路段は極力集中
して配置し、配線長を短くすることで、配線の抵抗R1
静電容量Cを小さくすれば、遅延時間の短縮を図ること
ができる。
やかである。このため、配線のチップ内でのRC時定数
の影響が小さく遅延時間はあまり大きくならない。よっ
て、信号はできる限り外部入力信号の波形のまま配線を
伝達することが望ましい。一方、入カバッフ7回路以後
の信号の波形は、立ち上がり、立ち下がりとも急峻であ
るため、RC時定数の増加が大きく影響し、遅延時間増
加に直結する。これを防ぐため、論理回路段は極力集中
して配置し、配線長を短くすることで、配線の抵抗R1
静電容量Cを小さくすれば、遅延時間の短縮を図ること
ができる。
これらのことに鑑み、本願発明は上記構成として、配線
長を短縮し、遅延時間を小さくしてアドレス・アクセス
時間の短縮を実現したのである。
長を短縮し、遅延時間を小さくしてアドレス・アクセス
時間の短縮を実現したのである。
すなわち、入力バッファを複数のセルブロック(マット
とも称する)に対し、幾何学的な線対称の中心に集中配
置し、これによって入力バッファの出力側に接続される
デコード回路を含む配線長の最大値が小さくなる。その
結果、配線のRC時定数が大幅に小さくなり、配線によ
る遅延時間を大きく短縮することができるのである。更
に、外部入力信号の入口となる入力パッドを、入力バッ
ファに隣接させておけば、外部信号の配線までも短くで
きるので、遅延時間短縮に一層大きな効果をもたらす。
とも称する)に対し、幾何学的な線対称の中心に集中配
置し、これによって入力バッファの出力側に接続される
デコード回路を含む配線長の最大値が小さくなる。その
結果、配線のRC時定数が大幅に小さくなり、配線によ
る遅延時間を大きく短縮することができるのである。更
に、外部入力信号の入口となる入力パッドを、入力バッ
ファに隣接させておけば、外部信号の配線までも短くで
きるので、遅延時間短縮に一層大きな効果をもたらす。
以下、本発明を実施例に基づいて説明する。
第1図は1本発明を256キロビツトのSRAMに適用
した実施例を示す0図示のように半導体メモリ装置1は
ワンチップ構成のものとされ、各メモリセルは例えば4
つのセルブロック(マット)2 a ” dに分割され
て配置されている。なお1本発明は複数チップの半導体
装置にも適用できる。
した実施例を示す0図示のように半導体メモリ装置1は
ワンチップ構成のものとされ、各メモリセルは例えば4
つのセルブロック(マット)2 a ” dに分割され
て配置されている。なお1本発明は複数チップの半導体
装置にも適用できる。
また、セルブロック数は通常はもつと多い(例えば32
分割)が、図示を簡単にするため4分割のものを例示し
たにすぎない。
分割)が、図示を簡単にするため4分割のものを例示し
たにすぎない。
入力バッファ3は、セルブロック群2a”dを縦方向に
2等分した線に沿ったセルブロック2Cと2d間の領域
4に集中配置されている。セルブロック数が奇数の場合
は可及的に2等分に近いセルブロック間に配置する。入
力バッファ3の個数は、装置の構成によって異なるが、
一般に数個〜20数個程度であり、これらは図示領域4
内に適宜配置される。
2等分した線に沿ったセルブロック2Cと2d間の領域
4に集中配置されている。セルブロック数が奇数の場合
は可及的に2等分に近いセルブロック間に配置する。入
力バッファ3の個数は、装置の構成によって異なるが、
一般に数個〜20数個程度であり、これらは図示領域4
内に適宜配置される。
これらの入力バッファ3の入力信号は、チップの下辺に
沿って配置された入力パッド5から、配線を介して直接
入力されている。
沿って配置された入力パッド5から、配線を介して直接
入力されている。
一方、入力バッファ3の出力は、デコード回路6a〜6
cを介してメモリセルに入力されている。
cを介してメモリセルに入力されている。
デコード回路6は第2図に示す論理構成からなる3段構
成のものとされている。第1図は図を簡単にするため、
メインワードラインの最も遅延時間が大きい配線パスの
もので代表して示しており、このラインを第2図では太
線で示している。第2図のデコード回路6は一例であり
、各段の論理ゲートに付した数字は、その構成個数を示
し、それぞれの出力ラインに付したf、o(fan o
ut)と数字は回路数を表わしている。図から判るよう
に、1個の入力バッファ3に対して多くの論理ゲートを
含む配線が接続されている。したがって、これらの配線
の静電容量Cと抵抗Rが1つの入力バッファ3からみた
負荷となり、その時定数RCが大きくなると信号波形が
なまって時間遅れにつながるのである。
成のものとされている。第1図は図を簡単にするため、
メインワードラインの最も遅延時間が大きい配線パスの
もので代表して示しており、このラインを第2図では太
線で示している。第2図のデコード回路6は一例であり
、各段の論理ゲートに付した数字は、その構成個数を示
し、それぞれの出力ラインに付したf、o(fan o
ut)と数字は回路数を表わしている。図から判るよう
に、1個の入力バッファ3に対して多くの論理ゲートを
含む配線が接続されている。したがって、これらの配線
の静電容量Cと抵抗Rが1つの入力バッファ3からみた
負荷となり、その時定数RCが大きくなると信号波形が
なまって時間遅れにつながるのである。
しかして、本実施例によれば、入力バッファ3の処理信
号の入力先となるセルブロック2 a ” dを2等分
し、その分割線に沿った領域で、かつセルブロック2o
と2d間の領域に入力バッファ−3を配置したことから
、入力バッファ3から最も遠いデコード最終段6cに至
る配線パスを、最大でもチップの短辺と長辺を足した長
さ以下にできる。
号の入力先となるセルブロック2 a ” dを2等分
し、その分割線に沿った領域で、かつセルブロック2o
と2d間の領域に入力バッファ−3を配置したことから
、入力バッファ3から最も遠いデコード最終段6cに至
る配線パスを、最大でもチップの短辺と長辺を足した長
さ以下にできる。
この点、入力バッファ3をチップの隅に配置したとすれ
ば、上記実施例よりもチップ長辺の172だけ配線パス
が長くなる。
ば、上記実施例よりもチップ長辺の172だけ配線パス
が長くなる。
また、本実施例によれば、デコード回路初段の論理ゲー
ト6aを入力バッファ3の近くに配置できるとともに、
第2段の論理ゲート6bも初段6aの近くに配置でき、
デコード回路6の配線長を短縮できる。
ト6aを入力バッファ3の近くに配置できるとともに、
第2段の論理ゲート6bも初段6aの近くに配置でき、
デコード回路6の配線長を短縮できる。
この結果、本実施例によれば、入力バッファ3の出力ラ
インのRC時定数が小さくなり、その分だけ信号伝達の
遅れを小さくできる。
インのRC時定数が小さくなり、その分だけ信号伝達の
遅れを小さくできる。
なお、デコード回路6の構成は、3段に限らず何段でも
よいことはいうまでもない。
よいことはいうまでもない。
また、入力バッファ回路の配置位置は、メモリセルブロ
ックが、チップのどこに片寄っていてもブロックの中間
部にあればよいので、セルブロックの位置によっては、
チップ辺の中央部分からずれても良い。
ックが、チップのどこに片寄っていてもブロックの中間
部にあればよいので、セルブロックの位置によっては、
チップ辺の中央部分からずれても良い。
ここで、第1図実施例の遅延時間短縮の効果について、
第3図に示す従来例とシミュレーションにより比較した
ところ、本実施例の遅延時間が2.4nsecであった
のに対し、従来例は2.7n secであり、0.3n
secの短縮効果が確認された。この短縮は、そのまま
アドレス・アクセス時間の短縮に結びつくものである。
第3図に示す従来例とシミュレーションにより比較した
ところ、本実施例の遅延時間が2.4nsecであった
のに対し、従来例は2.7n secであり、0.3n
secの短縮効果が確認された。この短縮は、そのまま
アドレス・アクセス時間の短縮に結びつくものである。
なお、上記の遅延時間は、入出力電圧波形高の半分の値
を基準とし、デコード回路の入力から出力までの間で求
めたものである。
を基準とし、デコード回路の入力から出力までの間で求
めたものである。
第4図〜第12図に、入カパッフ73と入力パッド5の
配置に関する他の実施例を示す、全体の配、置設針との
関係で、−組のセルブロック間に全ての入力バッファ3
を集中配置できない場合は。
配置に関する他の実施例を示す、全体の配、置設針との
関係で、−組のセルブロック間に全ての入力バッファ3
を集中配置できない場合は。
これらの実施例に示すように、2等分線に沿った領域で
かつセルブロッ゛り間の領域であることを満たす他の領
域に配置する。これらによっても、第1図実施例と同一
の効果が得られる。
かつセルブロッ゛り間の領域であることを満たす他の領
域に配置する。これらによっても、第1図実施例と同一
の効果が得られる。
また、入力パッド5についても、入力端子の配置を含め
た全体構成との関係で、配置を決定することができる。
た全体構成との関係で、配置を決定することができる。
なお、入力パッド5と入力バッファ3の相互位置関係に
関しては、対応するもの同志を近接させて配置すること
が、時間短縮の点で望ましい。
関しては、対応するもの同志を近接させて配置すること
が、時間短縮の点で望ましい。
以上説明したように1本発明によれば、入力パッドから
論理セル又はメモリセルに至る配線の信号の伝達時間を
短くすることができ、アドレス・アクセス時間を大幅に
短縮できるという効果がある。
論理セル又はメモリセルに至る配線の信号の伝達時間を
短くすることができ、アドレス・アクセス時間を大幅に
短縮できるという効果がある。
第1図は本発明の一実施例の配置構成図、第2図は第1
図実施例のデコード回路の構成図、第3図は従来例の配
置構成図、第4図〜第12@は本発明の他の実施例の配
置構成図である。 1・・・半導体装置、 2.2a〜2d・・・セルブロック、 3・・・入力バッファ、 4・・・バッファ領域、 5・・・入力パッド、 6・・・デコード回路。
図実施例のデコード回路の構成図、第3図は従来例の配
置構成図、第4図〜第12@は本発明の他の実施例の配
置構成図である。 1・・・半導体装置、 2.2a〜2d・・・セルブロック、 3・・・入力バッファ、 4・・・バッファ領域、 5・・・入力パッド、 6・・・デコード回路。
Claims (1)
- 【特許請求の範囲】 1、複数のセルを有してなる複数のセルブロックと、前
記セルに入力する外部信号の処理を行なう入力バッファ
とを含んでなる半導体装置において、 入力バッファの処理信号の入力先となるセルを有するセ
ルブロック群を、当該セルブロック配列の縦横方向の少
なくとも一方向に沿って可及的に2等分し、当該入力バ
ッファを前記分割線に沿ったセルブロック間の領域に集
中配置したことを特徴とする半導体装置。 2、前記入力バッファに入力される外部信号を、入力パ
ッドから直接配線により導びいたことを特徴とする請求
項1記載の半導体装置。 3、前記入力バッファに係る入力パッドを、当該入力バ
ッファが配置された領域に隣接する基板の辺部領域に配
置したことを特徴とする請求項1、2いずれかに記載の
半導体装置。 4、複数のメモリセルを複数のセルブロックに分割して
なり、前記メモリセルに入力する外部信号を入力バッフ
ァにより処理してなる半導体メモリ装置において、 前記複数のセルブロックを配列に従って可及的に2等分
し、該分割線に沿ったセルブロック間の領域に前記入力
バッファを配置したことを特徴とする半導体メモリ装置
。 5、前記入力バッファに係る入力パッドを、当該入力バ
ッファが配置された領域に隣接する基板の辺部領域に配
置したことを特徴とする請求項4記載の半導体メモリ装
置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1181827A JPH0346192A (ja) | 1989-07-14 | 1989-07-14 | 半導体装置及び半導体メモリ装置 |
US07/552,100 US5091883A (en) | 1989-07-14 | 1990-07-13 | Semiconductor memory and microprocessor |
KR1019900010701A KR0155170B1 (ko) | 1989-07-14 | 1990-07-14 | 반도체메모리 및 마이크로프로세서 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1181827A JPH0346192A (ja) | 1989-07-14 | 1989-07-14 | 半導体装置及び半導体メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0346192A true JPH0346192A (ja) | 1991-02-27 |
Family
ID=16107512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1181827A Pending JPH0346192A (ja) | 1989-07-14 | 1989-07-14 | 半導体装置及び半導体メモリ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5091883A (ja) |
JP (1) | JPH0346192A (ja) |
KR (1) | KR0155170B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256218B1 (en) | 1998-12-17 | 2001-07-03 | Samsung Electronics Co. Ltd. | Integrated circuit memory devices having adjacent input/output buffers and shift blocks |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5214657A (en) * | 1990-09-21 | 1993-05-25 | Micron Technology, Inc. | Method for fabricating wafer-scale integration wafers and method for utilizing defective wafer-scale integration wafers |
JP2817533B2 (ja) * | 1991-09-27 | 1998-10-30 | 日本電気株式会社 | 半導体集積回路装置 |
JP2003060049A (ja) * | 2001-08-09 | 2003-02-28 | Hitachi Ltd | 半導体集積回路装置 |
KR100915807B1 (ko) * | 2008-01-02 | 2009-09-07 | 주식회사 하이닉스반도체 | 입출력 제어회로를 가지는 반도체 메모리장치 및 그제어방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55157193A (en) * | 1980-04-25 | 1980-12-06 | Hitachi Ltd | Memory device and decoder |
JPS5924492A (ja) * | 1982-07-30 | 1984-02-08 | Hitachi Ltd | 半導体記憶装置の構成方法 |
JPS63225991A (ja) * | 1987-03-16 | 1988-09-20 | Hitachi Ltd | 半導体記憶装置 |
JPS63312656A (ja) * | 1987-06-16 | 1988-12-21 | Mitsubishi Electric Corp | 機能ブロックのアドレスデコ−ド装置 |
JPH01152744A (ja) * | 1987-12-10 | 1989-06-15 | Hitachi Ltd | 半導体集積回路装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4954987A (en) * | 1989-07-17 | 1990-09-04 | Advanced Micro Devices, Inc. | Interleaved sensing system for FIFO and burst-mode memories |
-
1989
- 1989-07-14 JP JP1181827A patent/JPH0346192A/ja active Pending
-
1990
- 1990-07-13 US US07/552,100 patent/US5091883A/en not_active Expired - Lifetime
- 1990-07-14 KR KR1019900010701A patent/KR0155170B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55157193A (en) * | 1980-04-25 | 1980-12-06 | Hitachi Ltd | Memory device and decoder |
JPS5924492A (ja) * | 1982-07-30 | 1984-02-08 | Hitachi Ltd | 半導体記憶装置の構成方法 |
JPS63225991A (ja) * | 1987-03-16 | 1988-09-20 | Hitachi Ltd | 半導体記憶装置 |
JPS63312656A (ja) * | 1987-06-16 | 1988-12-21 | Mitsubishi Electric Corp | 機能ブロックのアドレスデコ−ド装置 |
JPH01152744A (ja) * | 1987-12-10 | 1989-06-15 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256218B1 (en) | 1998-12-17 | 2001-07-03 | Samsung Electronics Co. Ltd. | Integrated circuit memory devices having adjacent input/output buffers and shift blocks |
KR100327330B1 (ko) * | 1998-12-17 | 2002-05-09 | 윤종용 | 램버스디램반도체장치 |
Also Published As
Publication number | Publication date |
---|---|
KR910003671A (ko) | 1991-02-28 |
KR0155170B1 (ko) | 1998-12-01 |
US5091883A (en) | 1992-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4933576A (en) | Gate array device having macro cells for forming master and slave cells of master-slave flip-flop circuit | |
US5432708A (en) | Multichip module integrated circuit device having maximum input/output capability | |
JP2756325B2 (ja) | クロック供給回路 | |
KR960006977B1 (ko) | 마스터-슬라이스형 반도체집적회로 | |
US5302865A (en) | High-speed comparator logic for wide compares in programmable logic devices | |
US6043704A (en) | Clock distribution circuit for semiconductor integrated circuit | |
KR970051163A (ko) | 반도체 메모리장치 | |
JPH0346192A (ja) | 半導体装置及び半導体メモリ装置 | |
EP0157591A3 (en) | Full adder circuit using differential transistor pairs | |
US5363494A (en) | Bus interface circuit for connecting bus lines having different bit ranges | |
JPH0578190B2 (ja) | ||
US7138833B2 (en) | Selector circuit | |
KR100355240B1 (ko) | 클럭 공유 양면 메모리 모듈 및 그 배선방법 | |
JPS60169150A (ja) | 集積回路 | |
Masaki et al. | 200-gate ECL master-slice LSI | |
JPH06260555A (ja) | 半導体集積回路 | |
GB2348317A (en) | An arrangement of data input/output circuits for use in a semiconductor memory device | |
JPS63152163A (ja) | 半導体集積回路装置 | |
JPH04290261A (ja) | 半導体回路のレイアウト方法 | |
JPH02186668A (ja) | 集積回路装置 | |
Dobbelaere et al. | Peripheral circuit design for field programmable MCM systems | |
JPS6182455A (ja) | 半導体集積回路装置 | |
JPS62107362A (ja) | システム構成用lsi | |
KR100190092B1 (ko) | 게이트어레이의 입출력 베이스 셀 구조 | |
JPS62179744A (ja) | 半導体集積回路 |