JPS61158010A - 磁気ヘツド回路 - Google Patents
磁気ヘツド回路Info
- Publication number
- JPS61158010A JPS61158010A JP27931884A JP27931884A JPS61158010A JP S61158010 A JPS61158010 A JP S61158010A JP 27931884 A JP27931884 A JP 27931884A JP 27931884 A JP27931884 A JP 27931884A JP S61158010 A JPS61158010 A JP S61158010A
- Authority
- JP
- Japan
- Prior art keywords
- current
- magnetic head
- transistors
- transistor
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/12—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/661—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は磁気記憶袋ガにおける磁気ヘッドに書込み電流
を流すための磁気ヘッド回路、特にセンタータップ構成
を有しない磁気ヘッド回路に関する。
を流すための磁気ヘッド回路、特にセンタータップ構成
を有しない磁気ヘッド回路に関する。
［発明の技術的背景とその問題点］
薄膜磁気ヘッドの巻線は微細構造であるため磁気ヘッド
回路もセンタータップのない構成となっているが、この
構成ではインピーダンス整合のための整合抵抗を必要と
する。しかしこの整合抵抗は高速書込みにとっては実質
的に書込み電流を減少させ、無駄な電力を消費する問題
点があった。
回路もセンタータップのない構成となっているが、この
構成ではインピーダンス整合のための整合抵抗を必要と
する。しかしこの整合抵抗は高速書込みにとっては実質
的に書込み電流を減少させ、無駄な電力を消費する問題
点があった。
また、スイッチング素子の駆動のために余分な電流を必
要とし、高速書込みを困難なものにしていた。以下これ
について詳細に説明する。
要とし、高速書込みを困難なものにしていた。以下これ
について詳細に説明する。
第２図は従来例に係る整合抵抗を有する磁気ヘッド回路
の回路図であり、１は磁気ヘッド、２は磁気ヘッド１に
よって読出された信号を増幅する増幅器、３は入力する
書込みデータ信号に従ってＱ（Ｑ）出力から信号を出力
し、トランジスタ４とトランジスタ５を交互にオン、オ
フするフリップ７０ツブである。また６は書込み／読み
出し切換信号に従ってオン、オフするトランジスタであ
リ、Ｒ１，Ｒ２は整合抵抗である。
の回路図であり、１は磁気ヘッド、２は磁気ヘッド１に
よって読出された信号を増幅する増幅器、３は入力する
書込みデータ信号に従ってＱ（Ｑ）出力から信号を出力
し、トランジスタ４とトランジスタ５を交互にオン、オ
フするフリップ７０ツブである。また６は書込み／読み
出し切換信号に従ってオン、オフするトランジスタであ
リ、Ｒ１，Ｒ２は整合抵抗である。
この回路の動作の概略を説明すると、まず読出し動作の
ときは、書込み／読出し切換信号は“Ｌ′であり、トラ
ンジスタ６はオフする。このため接地電源からＲ１，ト
ランジスタ４と６．Ｒ３を介して電源ＶＥＥへのルート
及び接地ｆｉ源からＲ２゜トランジスタ５と６．Ｒ３を
介して電源Ｖ［Ｅへのルートには電流が流れず、磁気ヘ
ッド１により読に従って読出し信号が増幅器２から出力
される。
ときは、書込み／読出し切換信号は“Ｌ′であり、トラ
ンジスタ６はオフする。このため接地電源からＲ１，ト
ランジスタ４と６．Ｒ３を介して電源ＶＥＥへのルート
及び接地ｆｉ源からＲ２゜トランジスタ５と６．Ｒ３を
介して電源Ｖ［Ｅへのルートには電流が流れず、磁気ヘ
ッド１により読に従って読出し信号が増幅器２から出力
される。
書込み動作のときは、書込み／続出し切換信号は“Ｈ′
であり、トランジスタ６はオン状態である。この状態で
古込みデータ信号が入力するとこの書込みデータに従っ
てトランジスタ４と５がオン・オフする。そして磁気ヘ
ッド１のコイルには＾込みデータによりＷｉ流方向が定
まる比較的大きな書込み電流が流れ、書込み動作が行わ
れる。
であり、トランジスタ６はオン状態である。この状態で
古込みデータ信号が入力するとこの書込みデータに従っ
てトランジスタ４と５がオン・オフする。そして磁気ヘ
ッド１のコイルには＾込みデータによりＷｉ流方向が定
まる比較的大きな書込み電流が流れ、書込み動作が行わ
れる。
いま古込みデータ信号が“１゛のときの動作を考えると
、フリップ７Ｏツブ３のＱ出力はＨ′でありＱ出力は゛
し′であるから、トランジスタ４がオンしトランジスタ
５がオフする。このときトランジスタ４に流れ込む電流
には接地ｔａからＲ１，節点Ａを介して流れるＩ！ｌｌ
ｔと、接地電源から抵抗Ｒ２，節点Ｂ、ｌ！気ヘッド１
のコイル。
、フリップ７Ｏツブ３のＱ出力はＨ′でありＱ出力は゛
し′であるから、トランジスタ４がオンしトランジスタ
５がオフする。このときトランジスタ４に流れ込む電流
には接地ｔａからＲ１，節点Ａを介して流れるＩ！ｌｌ
ｔと、接地電源から抵抗Ｒ２，節点Ｂ、ｌ！気ヘッド１
のコイル。
節点へを介して流れる電流Ｉ２の２つのバスかある。と
ころでｆｌのバスは書込みには何ら寄与しない電流であ
って無駄な電流というだけでなく、高速書込みを妨げる
ものである。すなわちトランジスタ４によって２つのバ
スの電流を駆動しないと書込みができないのであるから
、それだけトランジスタ４の駆動能力が要求されること
になる。
ころでｆｌのバスは書込みには何ら寄与しない電流であ
って無駄な電流というだけでなく、高速書込みを妨げる
ものである。すなわちトランジスタ４によって２つのバ
スの電流を駆動しないと書込みができないのであるから
、それだけトランジスタ４の駆動能力が要求されること
になる。
それはトランジスタ４のオン・オフ動作に時間がかかる
ことであり書込み動作の高速化を妨げるものである。を
込みデータ信号が０′のときも同様である。
ことであり書込み動作の高速化を妨げるものである。を
込みデータ信号が０′のときも同様である。
［発明の目的］
本発明は上２の点に鑑み成されたものであり、
゛整合抵抗を有する構成においても高速書込みを可能と
する磁気ヘッド回路の提供を目的とする。
゛整合抵抗を有する構成においても高速書込みを可能と
する磁気ヘッド回路の提供を目的とする。
［発明のＩ！要］
本発明は、磁気ヘッドと前記磁気ヘッドのコイルの両端
を２入力とする読出し信号増幅器と、一端をＮｍ端子に
、他端を前記コイルの両端にそれぞれ接続された第１．
第２の整合抵抗と、一端を前記コイルの両端にそれぞれ
接続され相補的動作を行う第１．第２のスイッチング素
子と、前記第１、第２のスイッチング素子の他端に共通
接続された電流源とを有する磁気ヘッド回路において、
前記スイッチング素子の相補的動作に同期してオフとな
るスイッチング素子に接続されている整合抵抗を短絡す
る切換手段を設置ノ、書込み動作時に潟込みに不要な電
流がスイッチング素子に流れることを防止して高速内込
みを可能とするものである。
を２入力とする読出し信号増幅器と、一端をＮｍ端子に
、他端を前記コイルの両端にそれぞれ接続された第１．
第２の整合抵抗と、一端を前記コイルの両端にそれぞれ
接続され相補的動作を行う第１．第２のスイッチング素
子と、前記第１、第２のスイッチング素子の他端に共通
接続された電流源とを有する磁気ヘッド回路において、
前記スイッチング素子の相補的動作に同期してオフとな
るスイッチング素子に接続されている整合抵抗を短絡す
る切換手段を設置ノ、書込み動作時に潟込みに不要な電
流がスイッチング素子に流れることを防止して高速内込
みを可能とするものである。
［発明の実施例］
以下図面を参照しながら本発明の実施例について説明す
る。第１図は本発明の実施例に係る磁気ヘッド回路の回
路図であり、第２図の従来例回路と同じ符号・番号のも
のは同じ機能を有する。図において破線で囲む１１は本
発明の実施例に係る切換手段たる１！電流供給であり、
相互に作動対接続されベースがそれぞれスイッチグ素子
４．５のコレクタに接続されたトランジスタ７．８と、
該トランジスタ７．８のコレクタと接地ライン間にそれ
ぞれ挿入接続された抵抗Ｒａ 、Ｒｓと、各整合抵抗Ｒ
ｔ 、Ｒ２にそれぞれ並列接続され、ベースがそれぞれ
トランジスタ８と７のコレクタに交差接続されたトラン
ジスタ９．１０及び作動対トランジスタ７．８の電流源
を構成する抵抗Ｒ６とによって構成されている。
る。第１図は本発明の実施例に係る磁気ヘッド回路の回
路図であり、第２図の従来例回路と同じ符号・番号のも
のは同じ機能を有する。図において破線で囲む１１は本
発明の実施例に係る切換手段たる１！電流供給であり、
相互に作動対接続されベースがそれぞれスイッチグ素子
４．５のコレクタに接続されたトランジスタ７．８と、
該トランジスタ７．８のコレクタと接地ライン間にそれ
ぞれ挿入接続された抵抗Ｒａ 、Ｒｓと、各整合抵抗Ｒ
ｔ 、Ｒ２にそれぞれ並列接続され、ベースがそれぞれ
トランジスタ８と７のコレクタに交差接続されたトラン
ジスタ９．１０及び作動対トランジスタ７．８の電流源
を構成する抵抗Ｒ６とによって構成されている。
次に実施例に係る磁気ヘッド回路の動作を説明する。読
出し動作及び書込み動作も基本的には第２図の従来例回
路と同じであるが、寓込み動作における電流供給が異な
る。例えば、いま内込みデータ信号３が１”であるとす
る。トランジスタ４はオンし、トランジスタ５はオフす
る。その際電流供給源から節点Ｂ、磁気コイル１５節点
Ａ。
出し動作及び書込み動作も基本的には第２図の従来例回
路と同じであるが、寓込み動作における電流供給が異な
る。例えば、いま内込みデータ信号３が１”であるとす
る。トランジスタ４はオンし、トランジスタ５はオフす
る。その際電流供給源から節点Ｂ、磁気コイル１５節点
Ａ。
トランジスタ４に流れる電流と、磁気コイル懺１の有す
る抵抗との積の分だけ節点Ｂの°電圧レベルは接点Ａの
Ｍ Ｅｌ、レベルより高くなる。従ってトランジスタ７
はオフ、トランジスタ８はオンし、このためトランジス
タ７のコレクタ電位は上がり、トランジスタ１０はオン
、トランジスタ９はオフする。即ち、整合抵抗Ｒ２はト
ランジスタ１０によって短絡される。このため、トラン
ジスタ４に流れ込む電流は図示するように、接地電源か
らＲ１、節点Ａを介して流れる電流１１及びｉＩ源から
トランジスタ１０２節点Ｂ、ｍ気ヘッド及び節点Ａを介
して電流Ｉ３となる。すなわらトランジスタ１０がオフ
しているときに流れていた電流Ｉ２（電源、整合抵抗Ｒ
２，節点Ｂ、ｌａ気ヘッド１゜節点Ａを流れる電流）は
阻止される。ところで前記電流■３は抵抗を介さずに流
れる電流であるからＩｔ、Ｉ２に比べかなり大きい。従
って書込み電流値はほぼＩ３＋Ｉｔの°電流値にましい
と考えてよい。即ち、このようにして磁気ヘッド１に流
れる電流が多くなった分だけ整合抵抗Ｒ１を介して流れ
る電流１１を減らすことができる。したがって、例えば
定ＩＩ流源を構成するトランジスタ６のエミッタ側の可
変抵抗Ｒ３を調整して前記電流１１を減少させることが
できる。この結果、書込み時のトランジスタ４を流れる
電流を全体として減らすことができるので高速のスイッ
チング動作すなわち高速目送みが可能となる。尚、内込
みデータ信号が°Ｏ′のときもトランジスタ９がオンと
なって整合抵抗Ｒ１を短絡するので前記と同様な動作を
する。
る抵抗との積の分だけ節点Ｂの°電圧レベルは接点Ａの
Ｍ Ｅｌ、レベルより高くなる。従ってトランジスタ７
はオフ、トランジスタ８はオンし、このためトランジス
タ７のコレクタ電位は上がり、トランジスタ１０はオン
、トランジスタ９はオフする。即ち、整合抵抗Ｒ２はト
ランジスタ１０によって短絡される。このため、トラン
ジスタ４に流れ込む電流は図示するように、接地電源か
らＲ１、節点Ａを介して流れる電流１１及びｉＩ源から
トランジスタ１０２節点Ｂ、ｍ気ヘッド及び節点Ａを介
して電流Ｉ３となる。すなわらトランジスタ１０がオフ
しているときに流れていた電流Ｉ２（電源、整合抵抗Ｒ
２，節点Ｂ、ｌａ気ヘッド１゜節点Ａを流れる電流）は
阻止される。ところで前記電流■３は抵抗を介さずに流
れる電流であるからＩｔ、Ｉ２に比べかなり大きい。従
って書込み電流値はほぼＩ３＋Ｉｔの°電流値にましい
と考えてよい。即ち、このようにして磁気ヘッド１に流
れる電流が多くなった分だけ整合抵抗Ｒ１を介して流れ
る電流１１を減らすことができる。したがって、例えば
定ＩＩ流源を構成するトランジスタ６のエミッタ側の可
変抵抗Ｒ３を調整して前記電流１１を減少させることが
できる。この結果、書込み時のトランジスタ４を流れる
電流を全体として減らすことができるので高速のスイッ
チング動作すなわち高速目送みが可能となる。尚、内込
みデータ信号が°Ｏ′のときもトランジスタ９がオンと
なって整合抵抗Ｒ１を短絡するので前記と同様な動作を
する。
本発明は前記実施例に限定されず種々の変形実施が可能
である例えば前記切換手段たる電流供給部１１の構成は
前記実施例に限らず、書込み／読出し切換信号によって
直接制御されるスイッチング素子を用いてもよい。
である例えば前記切換手段たる電流供給部１１の構成は
前記実施例に限らず、書込み／読出し切換信号によって
直接制御されるスイッチング素子を用いてもよい。
［発明の効果］
以上説明したように、本発明によれば整合抵抗を有する
回路構成であっても書込みに不要な？４流を減らすこと
ができるので、無駄な電力消費の防止及び高速書込みが
可能となる。特にスイッチングトランジスタの電流容量
を減らすことができるので設計自由度を確保できる。
回路構成であっても書込みに不要な？４流を減らすこと
ができるので、無駄な電力消費の防止及び高速書込みが
可能となる。特にスイッチングトランジスタの電流容量
を減らすことができるので設計自由度を確保できる。
第１図は本発明の実施例に係る磁気ヘッド回路の回路図
、第２図は従来例に係る磁気ヘッド回路の回路図である
。 １・・・磁気ヘッド、２・・・増幅器、３・・・フリッ
プフロップ、 ４〜１０・・・トランジスタ、１１・・・切換手段、Ｒ
ｔ 、Ｒ２・・・整合抵抗、Ｒ４−Ｒ６・・・抵抗、１
＊ 、１２．１３・・・トランジスタ４に流れ込む電流
。 代理人 弁理士 三 渾 正 義ＥＥ
、第２図は従来例に係る磁気ヘッド回路の回路図である
。 １・・・磁気ヘッド、２・・・増幅器、３・・・フリッ
プフロップ、 ４〜１０・・・トランジスタ、１１・・・切換手段、Ｒ
ｔ 、Ｒ２・・・整合抵抗、Ｒ４−Ｒ６・・・抵抗、１
＊ 、１２．１３・・・トランジスタ４に流れ込む電流
。 代理人 弁理士 三 渾 正 義ＥＥ
Claims (1)
- 磁気ヘッドと、前記磁気ヘッドのコイルの両端を２入力
とする読出し信号増幅器と、一端を電源端子に、他端を
前記コイルの両端にそれぞれ接続された第１、第２の整
合抵抗と、一端を前記コイルの両端にそれぞれ接続され
相補的動作を行う第１、第２のスイッチング素子と、前
記第１、第２のスイッチング素子の他端に共通接続され
た電流源とを有する磁気ヘッド回路において、前記コイ
ルの両端に生ずる電位差を前記スイッチング素子のスイ
ッチング入力信号とし、スイッチング素子に接続されて
いる整合抵抗を短絡する切換手段とを設けたことを特徴
とする磁気ヘッド回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27931884A JPS61158010A (ja) | 1984-12-28 | 1984-12-28 | 磁気ヘツド回路 |
| DE19853546146 DE3546146A1 (de) | 1984-12-28 | 1985-12-27 | Schaltkreis fuer einen duennfilm-magnetkopf |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27931884A JPS61158010A (ja) | 1984-12-28 | 1984-12-28 | 磁気ヘツド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61158010A true JPS61158010A (ja) | 1986-07-17 |
Family
ID=17609497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27931884A Pending JPS61158010A (ja) | 1984-12-28 | 1984-12-28 | 磁気ヘツド回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS61158010A (ja) |
| DE (1) | DE3546146A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02158903A (ja) * | 1988-12-09 | 1990-06-19 | Mitsubishi Electric Corp | ヘッドドライバー |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3678292A (en) * | 1970-08-06 | 1972-07-18 | Rca Corp | Multi-function logic gate circuits |
| US3763383A (en) * | 1972-08-21 | 1973-10-02 | Ibm | Drive circuit for inductive device |
-
1984
- 1984-12-28 JP JP27931884A patent/JPS61158010A/ja active Pending
-
1985
- 1985-12-27 DE DE19853546146 patent/DE3546146A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3546146A1 (de) | 1986-07-03 |
| DE3546146C2 (ja) | 1988-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100449934B1 (ko) | 자기기록헤드와,용량성피드-포워드보상기능을지닌기록증폭기를포함하는장치 | |
| KR920000212B1 (ko) | 자기 플로피 디스크 드라이버의 기입/독출 헤드 및 데이타 기입 회로 | |
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| US5790336A (en) | Arrangement comprising a magnetic write head, and write amplifier with capacitive current compensation | |
| JP3623963B2 (ja) | 情報信号記録装置 | |
| JPS5910031A (ja) | スイツチ回路 | |
| JPS6131521B2 (ja) | ||
| US5532631A (en) | Active pull-down write driver for three-terminal inductive load | |
| US6128146A (en) | Undershoot active damping circuit for write drivers | |
| JPS61158010A (ja) | 磁気ヘツド回路 | |
| US6324028B1 (en) | Recording apparatus provided with a write driver circuit | |
| JPS60254922A (ja) | 双対モ−ド論理回路 | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JPH0359805A (ja) | デジタル磁気記録回路 | |
| JPH03185604A (ja) | ヘッドセレクト回路 | |
| JPH06209237A (ja) | 記憶セル | |
| JP2850928B2 (ja) | 増幅器 | |
| JPH08212503A (ja) | 磁気記録回路 | |
| JPS61217906A (ja) | 磁気記憶装置の書込回路 | |
| JPS619897A (ja) | 半導体記憶装置 | |
| JPH0352310A (ja) | ライトアンプ回路 | |
| JPH06101087B2 (ja) | 磁気記録回路 | |
| JPH05282614A (ja) | 磁気記録再生回路 | |
| JPS61253609A (ja) | 半導体集積回路 | |
| JPH04307403A (ja) | フレキシブルディスク装置のリード／ライト回路 |