JPH0748522B2 - プログラム式集積回路 - Google Patents

プログラム式集積回路

Info

Publication number
JPH0748522B2
JPH0748522B2 JP3344093A JP34409391A JPH0748522B2 JP H0748522 B2 JPH0748522 B2 JP H0748522B2 JP 3344093 A JP3344093 A JP 3344093A JP 34409391 A JP34409391 A JP 34409391A JP H0748522 B2 JPH0748522 B2 JP H0748522B2
Authority
JP
Japan
Prior art keywords
transistor
programmable
group
circuit
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3344093A
Other languages
English (en)
Other versions
JPH04293254A (ja
Inventor
ウィリー スミス ビル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH04293254A publication Critical patent/JPH04293254A/ja
Publication of JPH0748522B2 publication Critical patent/JPH0748522B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はプログラム式集積回路及
びその回路のプログラム技術に関する。
【０００２】
【従来の技術】現在の集積回路は、その大部分がメモ
リ、プロセッサ等の汎用集積回路であるが、特殊なアプ
リケーションにおいては専用集積回路が必要とされる場
合が多い。このような専用回路を生成するため、これま
で数々の技術が開発されてきた。その中に、回路作成に
必要なリソグラフ式パタニング用マスクの完全セット生
成技術がある。これは、汎用集積回路の場合に使用され
る技術に従ったものであり、一般に特定用途用集積回路
（ＡＳＩＣ）と呼ばれる集積回路を生成するために使用
される技術である。この集積回路は略してＡＳＩＣと呼
ばれ、多様なアプリケーションで活用されている。
【０００３】ＡＳＩＣは多くのアプリケーションについ
て完璧に機能するが、製造する際に費用が高いマスクの
完全セット生成が必要となり、さらに、製造時間も長く
かかってしまう。製造される集積回路数が多い場合は、
このようなことは問題とはならないが、製造数が少ない
場合または早急に製造する必要がある場合は、ＡＳＩＣ
用技術より安価または製造時間の短い技術が必要とな
る。こうした技術により、フィールドプログラム式回路
と呼ばれる回路が生成される。この回路は、論理アレイ
またはゲートアレイであり、それぞれ略してＦＰＬＡ、
ＦＰＧＡと呼ばれる。
【０００４】これらの回路は、回路内の電気経路を選択
的に閉じることによって、言い換えると回路をプログラ
ムすることによって、特殊な使用をする顧客の注文に応
じた回路となる。電気回路を閉じるために使用されるエ
レメントは、アンティヒューズと呼ばれ、適切な電圧の
アプリケーションに応じて、高抵抗のオフ状態から、低
抵抗のオン状態まで変化する。通常の回路内では、アン
ティヒューズはメモリまたは論理回路内に直接配置され
る。つまり、アンティヒューズはメモリの構成要素であ
るか、またはデバイスの接続に使用されている。この回
路プログラム技術は、単純かつ簡単である。２個の高電
圧トランジスタを含むプログラム回路は、単一のアンテ
ィヒューズに加えてさらに、個々のビットについても必
要である。ここでいう高電圧とは、通常の集積回路で使
用される５ボルトをかなり上回る電圧を意味する。
【０００５】しかし、前述のように、アンティヒューズ
が論理回路またはメモリ回路に直接配置されているため
に障害がある。例えば、個々のビットに必要な２個の高
電圧トランジスタに対して、かなり広範なチップ領域が
必要となる。さらに、アンティヒューズのオン状態抵抗
は、クリティカル回路パラメータであり、高すぎるか或
はその制御が容易ではない。
【０００６】
【発明が解決しようとする課題】フィールドプログラム
式回路は、アンティヒューズが論理回路またはメモリ回
路に直接配置されているために障害がある。例えば、個
々のビットに必要な２個の高電圧トランジスタについ
て、かなり広範なチップ領域が必要となる。さらに、ア
ンティヒューズのオン状態抵抗は、クリティカル回路パ
ラメータであり、高すぎるか或はその制御が容易ではな
い。
【０００７】
【課題を解決するための手段】従来技術の上記の問題
は、本発明の方法及び装置により克服された。本発明に
よれば、請求項１に記載した装置が提供される。
【０００８】
【実施例】プログラム式集積回路は、第１トランジスタ
群と第２トランジスタ群からなり、それぞれが、ゲー
ト、ソース、及びドレイン電極を持ち、またカラム
（行）並びにロウ（列）選択スイッチを持つ。第１及び
第２トランジスタ群のゲートは、それぞれカラム及びロ
ウ選択スイッチに接続されている。プログラム式回路群
は、個々の回路が第１トランジスタ群の１つのトランジ
スタ並びに第２トランジスタ群の１つのトランジスタの
ソースまたはドレインに接続されている。個々の回路
が、ゲート、ソース、並びにドレイン電極を持つトラン
ジスタから構成され、第１及び第２プログラム式エレメ
ントは、直列に接続される。ゲート電極は、第１並びに
第２プログラム式エレメントの共通接続部に接続され、
ソースまたはドレイン電極は、論理パスに接続される。
第１並びに第２プログラム式エレメントは、それぞれ、
第１並びに第２トランジスタ群内のトランジスタのソー
スまたはドレイン電極に接続される。論理パスは、プロ
グラム式エレメントを貫通する。プログラム式エレメン
トは、アンティヒューズであることが望ましいが、さら
に、回路がトランジスタのゲートとドレインを接続する
レジスタから構成されると効果的である。
【０００９】図１では、プログラム式アレイの概略図を
示す。第１トランジスタ群の１０１、１０２、１０
３、．．．．、１０ｎと第２トランジスタ群２０１、２
０２、．．．．、２０ｎが図中に示されている。個々の
トランジスタが、ゲート、ソース、ドレイン電極を持
つ。第１並びに第２群は、カラムとロウを選択するため
に使用される。つまり、第１並びに第２群のゲートは、
それぞれ、カラム並びにロウアドレススイッチに接続さ
れている。個々のビットについて、プログラム式回路３
０１があるが、これについては図２の解説で詳しく説明
する。論理パス３０２は、プログラム式回路３０１を貫
通する。個々のプログラム式回路が、ビットを表し、そ
れぞれの回路は、ロウ並びにカラムトランジスタ双方の
ソースまたはドレイン電極に接続される。
【００１０】図２は、単一ビット位置におけるプログラ
ム式回路の例証を図示する。図１の解説で説明したエレ
メントに加えて、回路３０１のエレメントについて説明
する。ここに示す回路のエレメントは、第１プログラム
式エレメント３と第２プログラム式エレメント５の直列
回路であり、この回路は共通接続を持ち、それぞれ、第
１並びに第２群のトランジスタのソースまたはドレイン
電極に接続される。この場合、プログラム式エレメント
は、アンティヒューズから成る。従って、以降、プログ
ラム式エレメント３、５は、アンテイヒューズ３、５と
も称する。第１群のトランジスタ１は、そのドレインま
たはソースがＶppまたはＶssに接続され、第２群のトラ
ンジスタ７は、そのドレインまたはソースがグランドに
接続されている。プログラミングが実行されない場合
は、第１並びに第２群のトランジスタ１、７のゲート電
極は、Ｖssに接続される。この回路は第３のトランジス
タ９も有しており、論理パスがこのトランジスタを貫通
している。このトランジスタでは、そのゲート電極が、
第１プログラム式エレメント３と第２プログラム式エレ
メント５の共通接続部に接続されている。ロードレジス
タ１１は、第３トランジスタ９のゲート並びにドレイン
電極に接続される。第３トランジスタ９は、論理パスに
接続するソース並びにドレイン電極を持ち、論理パス内
で解説されている唯一のエレメントである。
【００１１】アンティヒューズのプログラミングは容易
に実行できる。第１トランジスタ１のソースは、プログ
ラミング電圧Ｖppに接続される。この場合の電圧は、ア
ンティヒューズの構造によってその正確な値は異なるも
のの、一般に１０から２０ボルトである。希望するビッ
トは、指定のロウとカラムの双方のアドレスを選択する
ことによって、選択できる。つまり、ロウアドレス選択
並びにカラムアドレス選択が、正の電圧Ｖssに接続され
る。これによって、電圧が第１並びに第２トランジスタ
１、７のゲートにかけられ、オン状態となる。言い換え
ると、直列回路のエレメント全体に電圧がかかり、両方
のアンティヒューズ３、５はプログラムされる。アンテ
ィヒューズ３、５は、プログラミングに応じて、一般に
数千オームの範囲の抵抗を持つ。
【００１２】第１並びに第２群のトランジスタ１、７の
ゲート、及び第１トランジスタ１のソースは、ここでＶ
ssに直接接続されている。これらのトランジスタは、現
在オン状態で、第１プログラム式エレメント３と第２プ
ログラム式エレメント５は、電圧分割機として機能し、
第３トランジスタのゲートに電圧をかけオン状態にす
る。アンティヒューズ３、５がまだプログラムされてい
ない場合は、ロードレジスタ７によって、グランドに接
続されている電圧が第３トランジスタ９のゲートにかけ
られる。これによって、第３トランジスタ９をオンにす
る際の騒音を減少させることができる。ロードレジスタ
１１の値は、プログラムビットの電流ドレインを減少さ
せるように選択される。
【００１３】アンティヒューズの詳細については、従来
の技術において既知であるため、解説は必要ないものと
する。例えば、Ｔｉ：Ｗ層またはＴｉ：Ｗ及びＴｉ層に
隣接する高抵抗アモルファスシリコンが、アンティヒュ
ーズ内で使用される。十分な高電圧がかけられると、ア
ンティヒューズは伝導性を持つ。珪素化合物の部分が形
成されると仮説される。このアンティヒューズ並びに回
路設計は、従来技術で容易に製造される。
【００１４】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。
【００１５】
【発明の効果】以上述べた如く、本発明によれば、非常
に高い抵抗を持つ第３トランジスタのゲート上に電圧を
かけるためにアンティヒューズを使用する。これによっ
て、電流のドレインが減少する。従って、ビットのプロ
グラムに必要な電流が、比較的低くなる。プログラミン
グに必要な高電圧は、第２トランジスタが標準のブレイ
クダウンを持っている場合、第１トランジスタにのみ適
用される。高抵抗は一般に広範囲な領域で達成されるた
め、第２トランジスタに必要なチップ領域は縮小され
る。プログラミングトランジスタ、つまり、第１並びに
第２トランジスタは、個々のビットにではなく、個々の
ロウ並びにカラムについてのみ必要とされるため、チッ
プ領域が大幅に縮小される。
【００１６】本発明の多様な応用が考えられる。例え
ば、プログラム式エレメントは、ヒューズで構成するこ
とも可能である。
【図面の簡単な説明】
【図１】本発明のフィールドプログラム式回路の概略図
である。
【図２】本発明の集積回路用アンティヒューズプログラ
ミング回路の概略図である。
【符号の説明】
１０１、１０２、１０３、１０ｎ 第１トランジスタ群 ２０１、２０２、 ２０ｎ 第１トランジスタ群 ＣＡＳ カラムアドレス選択スイッチ ＲＡＳ ロウアドレス選択スイッチ ３０１ プログラム式回路群 １、７、９ トランジスタ ３ 第１プログラム式エレメント（アンティヒューズ） ５ 第２プログラム式エレメント（アンティヒューズ） １１ ロードレジスタ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 個々にゲート、ソース、及びドレイン電
    極を持つ、第１トランジスタ群（１０１、１０２、１０
    ３、１０ｎ）並びに第２トランジスタ群（２０１、２０
    ２、２０ｎ）と、第１群（１０１、１０２、１０３、１
    ０ｎ）と第２群（２０１、２０２、２０ｎ）のゲート
    が、カラムアドレス選択スイッチ（ＣＡＳ）またはロウ
    アドレス選択スイッチ（ＲＡＳ）にそれぞれ接続されて
    いる、カラムアドレス選択スイッチ（ＣＡＳ）とロウア
    ドレス選択スイッチ（ＲＡＳ）と、第１群（１０１、１
    ０２、１０３、１０ｎ）の１つのトランジスタのソース
    またはドレイン、並びに第２群（２０１、２０２、２０
    ｎ）の１つのトランジスタのソースまたはドレインに接
    続されている、プログラム式回路群（３０１）と、から
    なり、前記プログラム式回路群（３０１）は、ゲート、
    ソース、ドレイン電極を持つトランジスタ（９）と、直
    列に接続される第１及び第２プログラム式エレメント
    （３、５）とを有し、前記トランジスタ（９）は、第１
    及び第２プログラム式エレメント（３、５）の共通接続
    部に接続されるゲート電極、並びに、論理パスに接続さ
    れているソース及びドレイン電極とを有することを特徴
    とするプログラム式集積回路。
  2. 【請求項２】 プログラム式エレメントが、アンティヒ
    ューズからなることを特徴とする請求項１記載のプログ
    ラム式集積回路。
  3. 【請求項３】 トランジスタ（９）のゲート及びドレイ
    ン電極間に接続されるレジスタ（１１）からなることを
    特徴とする請求項２記載のプログラム式集積回路。
  4. 【請求項４】 トランジスタを貫通し、トランジスタの
    ソース及びドレイン電極に接続されている論理パス群か
    ら成ることを特徴とする請求項２記載のプログラム式集
    積回路。
JP3344093A 1990-12-19 1991-12-03 プログラム式集積回路 Expired - Fee Related JPH0748522B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US630123 1990-12-19
US07/630,123 US5099149A (en) 1990-12-19 1990-12-19 Programmable integrated circuit

Publications (2)

Publication Number Publication Date
JPH04293254A JPH04293254A (ja) 1992-10-16
JPH0748522B2 true JPH0748522B2 (ja) 1995-05-24

Family

ID=24525871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3344093A Expired - Fee Related JPH0748522B2 (ja) 1990-12-19 1991-12-03 プログラム式集積回路

Country Status (4)

Country Link
US (1) US5099149A (ja)
EP (1) EP0491490B1 (ja)
JP (1) JPH0748522B2 (ja)
DE (1) DE69122065T2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
US5313119A (en) * 1991-03-18 1994-05-17 Crosspoint Solutions, Inc. Field programmable gate array
KR930001215A (ko) * 1991-06-03 1993-01-16 프레데릭 얀 스미트 프로그램 가능한 셀을 포함하는 전자 회로
US5148391A (en) * 1992-02-14 1992-09-15 Micron Technology, Inc. Nonvolatile, zero-power memory cell constructed with capacitor-like antifuses operable at less than power supply voltage
DE4207226B4 (de) * 1992-03-07 2005-12-15 Robert Bosch Gmbh Integrierte Schaltung
US5294846A (en) * 1992-08-17 1994-03-15 Paivinen John O Method and apparatus for programming anti-fuse devices
JP2991575B2 (ja) * 1992-10-08 1999-12-20 沖電気工業株式会社 半導体集積回路
US5396130A (en) * 1993-06-29 1995-03-07 International Business Machines Corporation Method and apparatus for adaptive chip trim adjustment
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5726482A (en) * 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5808351A (en) 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5945840A (en) * 1994-02-24 1999-08-31 Micron Technology, Inc. Low current redundancy anti-fuse assembly
US5424672A (en) * 1994-02-24 1995-06-13 Micron Semiconductor, Inc. Low current redundancy fuse assembly
US5424655A (en) * 1994-05-20 1995-06-13 Quicklogic Corporation Programmable application specific integrated circuit employing antifuses and methods therefor
US5552720A (en) * 1994-12-01 1996-09-03 Quicklogic Corporation Method for simultaneous programming of multiple antifuses
US5495181A (en) * 1994-12-01 1996-02-27 Quicklogic Corporation Integrated circuit facilitating simultaneous programming of multiple antifuses
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5604693A (en) * 1995-08-16 1997-02-18 Micron Technology, Inc. On-chip program voltage generator for antifuse repair
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6188239B1 (en) * 1996-08-12 2001-02-13 Micron Technology, Inc. Semiconductor programmable test arrangement such as an antifuse to ID circuit having common access switches and/or common programming switches
US6023431A (en) 1996-10-03 2000-02-08 Micron Technology, Inc. Low current redundancy anti-fuse method and apparatus
GB2318228B (en) * 1996-10-09 2000-08-09 Ericsson Telefon Ab L M Trimming circuit
US6114895A (en) * 1997-10-29 2000-09-05 Agilent Technologies Integrated circuit assembly having output pads with application specific characteristics and method of operation
SG68690A1 (en) 1997-10-29 1999-11-16 Hewlett Packard Co Integrated circuit assembly having output pads with application specific characteristics and method of operation
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6633182B2 (en) 2001-09-05 2003-10-14 Carnegie Mellon University Programmable gate array based on configurable metal interconnect vias
US6967348B2 (en) * 2002-06-20 2005-11-22 Micron Technology, Inc. Signal sharing circuit with microelectric die isolation features
US7026646B2 (en) * 2002-06-20 2006-04-11 Micron Technology, Inc. Isolation circuit
KR100585629B1 (ko) * 2005-02-04 2006-06-07 삼성전자주식회사 신뢰성을 향상시키는 안티퓨즈 회로 및 이를 이용한안티퓨징 방법
US7548448B2 (en) 2005-08-24 2009-06-16 Infineon Technologies Ag Integrated circuit having a switch
US7973557B2 (en) * 2008-05-02 2011-07-05 Texas Instruments Incorporated IC having programmable digital logic cells
CN102169726B (zh) * 2011-05-03 2014-07-02 电子科技大学 应用于fpga的通用位元电路及编程方法
CN103761991B (zh) * 2013-12-30 2017-02-22 深圳市国微电子有限公司 一种用于可编程芯片的查找表及查找表电路
CN104978447B (zh) * 2014-04-14 2018-10-26 复旦大学 晶体管精确表格查找模型的建模和估值方法
JP2016134515A (ja) * 2015-01-20 2016-07-25 ソニー株式会社 メモリセルおよびメモリ装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4721868A (en) * 1986-09-23 1988-01-26 Advanced Micro Devices, Inc. IC input circuitry programmable for realizing multiple functions from a single input
DE3641452C1 (de) * 1986-12-04 1988-07-07 Nixdorf Computer Ag In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
JPH0194722A (ja) * 1987-10-07 1989-04-13 Sharp Corp イオン注入によるプログラム可能論理素子
US4886432A (en) * 1988-06-23 1989-12-12 Engineering Enterprises, Inc. Bladder pump assembly
US4910418A (en) * 1988-12-29 1990-03-20 Gazelle Microcircuits, Inc. Semiconductor fuse programmable array structure

Also Published As

Publication number Publication date
EP0491490A3 (en) 1993-01-13
US5099149A (en) 1992-03-24
EP0491490B1 (en) 1996-09-11
DE69122065T2 (de) 1997-01-23
EP0491490A2 (en) 1992-06-24
JPH04293254A (ja) 1992-10-16
DE69122065D1 (de) 1996-10-17

Similar Documents

Publication Publication Date Title
JPH0748522B2 (ja) プログラム式集積回路
JP2690670B2 (ja) トランジスター・スナップ・バックによるアンチ・ヒューズ・プログラミング
US5412593A (en) Fuse and antifuse reprogrammable link for integrated circuits
US6927997B2 (en) 3-transistor OTP ROM using CMOS gate oxide antifuse
US7265577B2 (en) Integrated circuits with RAM and ROM fabrication options
US5536968A (en) Polysilicon fuse array structure for integrated circuits
JP3515556B2 (ja) プログラマブル素子、プログラマブル回路及び半導体装置
US5301159A (en) Anti-fuse circuit and method wherein the read operation and programming operation are reversed
JPH0831564B2 (ja) 半導体装置
JPH05101687A (ja) 低電圧プログラム可能記憶素子
US3721838A (en) Repairable semiconductor circuit element and method of manufacture
JP2005323377A (ja) 一つのプログラミング装置を共有する複数の電気ヒューズ
JP2007521644A (ja) フューズ及びその形成方法
US5936880A (en) Bi-layer programmable resistor memory
US5563549A (en) Low power trim circuit and method
JPH06204854A (ja) 直列線形アンティフューズアレイおよびその製造方法
KR100384259B1 (ko) 반도체장치
US4609830A (en) Programmable logic gate
US5608685A (en) Adjacent row shift redundancy circuit having signal restorer coupled to programmable links and a method thereof
US4897815A (en) High-speed write type nonvolatile semiconductor memory
CN111445943A (zh) 一种片上一次可编程电路
US20230377666A1 (en) Mim efuse memory devices and fabrication method thereof
US20230371247A1 (en) Mim efuse memory devices and memory array
US6977836B2 (en) Memory device that can be irreversibly programmed electrically
JPS63292500A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080524

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees