JPH04293254A - プログラム式集積回路 - Google Patents
プログラム式集積回路Info
- Publication number
- JPH04293254A JPH04293254A JP3344093A JP34409391A JPH04293254A JP H04293254 A JPH04293254 A JP H04293254A JP 3344093 A JP3344093 A JP 3344093A JP 34409391 A JP34409391 A JP 34409391A JP H04293254 A JPH04293254 A JP H04293254A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- programmable
- group
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005516 engineering process Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Abstract
め要約のデータは記録されません。
Description
びその回路のプログラム技術に関する。
、プロセッサ等の汎用集積回路であるが、特殊なアプリ
ケーションにおいては専用集積回路が必要とされる場合
が多い。このような専用回路を生成するため、これまで
数々の技術が開発されてきた。その中に、回路作成に必
要なリソグラフ式パタニング用マスクの完全セット生成
技術がある。これは、汎用集積回路の場合に使用される
技術に従ったものであり、一般に特定用途用集積回路(
ASIC)と呼ばれる集積回路を生成するために使用さ
れる技術である。この集積回路は略してASICと呼ば
れ、多様なアプリケーションで活用されている。
て完璧に機能するが、製造する際に費用が高いマスクの
完全セット生成が必要となり、さらに、製造時間も長く
かかってしまう。製造される集積回路数が多い場合は、
このようなことは問題とはならないが、製造数が少ない
場合または早急に製造する必要がある場合は、ASIC
用技術より安価または製造時間の短い技術が必要となる
。こうした技術により、フィールドプログラム式回路と
呼ばれる回路が生成される。この回路は、論理アレイま
たはゲートアレイであり、それぞれ略してFPLA、F
PGAと呼ばれる。
的に閉じることによって、言い換えると回路をプログラ
ムすることによって、特殊な使用をする顧客の注文に応
じた回路となる。電気回路を閉じるために使用されるエ
レメントは、アンティヒューズと呼ばれ、適切な電圧の
アプリケーションに応じて、高抵抗のオフ状態から、低
抵抗のオン状態まで変化する。通常の回路内では、アン
ティヒューズはメモリまたは論理回路内に直接配置され
る。つまり、アンティヒューズはメモリの構成要素であ
るか、またはデバイスの接続に使用されている。この回
路プログラム技術は、単純かつ簡単である。2個の高電
圧トランジスタを含むプログラム回路は、単一のアンテ
ィヒューズに加えてさらに、個々のビットについても必
要である。ここでいう高電圧とは、通常の集積回路で使
用される5ボルトをかなり上回る電圧を意味する。
が論理回路またはメモリ回路に直接配置されているため
に障害がある。例えば、個々のビットに必要な2個の高
電圧トランジスタに対して、かなり広範なチップ領域が
必要となる。さらに、アンティヒューズのオン状態抵抗
は、クリティカル回路パラメータであり、高すぎるか或
はその制御が容易ではない。
式回路は、アンティヒューズが論理回路またはメモリ回
路に直接配置されているために障害がある。例えば、個
々のビットに必要な2個の高電圧トランジスタについて
、かなり広範なチップ領域が必要となる。さらに、アン
ティヒューズのオン状態抵抗は、クリティカル回路パラ
メータであり、高すぎるか或はその制御が容易ではない
。
、本発明の方法及び装置により克服された。本発明によ
れば、請求項1に記載した装置が提供される。
群と第2トランジスタ群からなり、それぞれが、ゲート
、ソース、及びドレイン電極を持ち、またカラム(行)
並びにロウ(列)選択スイッチを持つ。第1及び第2ト
ランジスタ群のゲートは、それぞれカラム及びロウ選択
スイッチに接続されている。プログラム式回路群は、個
々の回路が第1トランジスタ群の1つのトランジスタ並
びに第2トランジスタ群の1つのトランジスタのソース
またはドレインに接続されている。個々の回路が、ゲー
ト、ソース、並びにドレイン電極を持つトランジスタか
ら構成され、第1及び第2プログラム式エレメントは、
直列に接続される。ゲート電極は、第1並びに第2プロ
グラム式エレメントの共通接続部に接続され、ソースま
たはドレイン電極は、論理パスに接続される。 第1並びに第2プログラム式エレメントは、それぞれ、
第1並びに第2トランジスタ群内のトランジスタのソー
スまたはドレイン電極に接続される。論理パスは、プロ
グラム式エレメントを貫通する。プログラム式エレメン
トは、アンティヒューズであることが望ましいが、さら
に、回路がトランジスタのゲートとドレインを接続する
レジスタから構成されると効果的である。
示す。第1トランジスタ群の101、102、103、
....、10nと第2トランジスタ群201、202
、....、20nが図中に示されている。個々のトラ
ンジスタが、ゲート、ソース、ドレイン電極を持つ。第
1並びに第2群は、カラムとロウを選択するために使用
される。つまり、第1並びに第2群のゲートは、それぞ
れ、カラム並びにロウアドレススイッチに接続されてい
る。個々のビットについて、プログラム式回路301が
あるが、これについては図2の解説で詳しく説明する。 論理パス302は、プログラム式回路301を貫通する
。個々のプログラム式回路が、ビットを表し、それぞれ
の回路は、ロウ並びにカラムトランジスタ双方のソース
またはドレイン電極に接続される。
ム式回路の例証を図示する。図1の解説で説明したエレ
メントに加えて、回路301のエレメントについて説明
する。ここに示す回路のエレメントは、第1プログラム
式エレメント3と第2プログラム式エレメント5の直列
回路であり、この回路は共通接続を持ち、それぞれ、第
1並びに第2群のトランジスタのソースまたはドレイン
電極に接続される。この場合、プログラム式エレメント
は、アンティヒューズから成る。従って、以降、プログ
ラム式エレメント3、5は、アンテイヒューズ3、5と
も称する。第1群のトランジスタ1は、そのドレインま
たはソースがVppまたはVssに接続され、第2群の
トランジスタ7は、そのドレインまたはソースがグラン
ドに接続されている。プログラミングが実行されない場
合は、第1並びに第2群のトランジスタ1、7のゲート
電極は、Vssに接続される。この回路は第3のトラン
ジスタ9も有しており、論理パスがこのトランジスタを
貫通している。このトランジスタでは、そのゲート電極
が、第1プログラム式エレメント3と第2プログラム式
エレメント5の共通接続部に接続されている。ロードレ
ジスタ11は、第3トランジスタ9のゲート並びにドレ
イン電極に接続される。第3トランジスタ9は、論理パ
スに接続するソース並びにドレイン電極を持ち、論理パ
ス内で解説されている唯一のエレメントである。
に実行できる。第1トランジスタ1のソースは、プログ
ラミング電圧Vppに接続される。この場合の電圧は、
アンティヒューズの構造によってその正確な値は異なる
ものの、一般に10から20ボルトである。希望するビ
ットは、指定のロウとカラムの双方のアドレスを選択す
ることによって、選択できる。つまり、ロウアドレス選
択並びにカラムアドレス選択が、正の電圧Vssに接続
される。これによって、電圧が第1並びに第2トランジ
スタ1、7のゲートにかけられ、オン状態となる。言い
換えると、直列回路のエレメント全体に電圧がかかり、
両方のアンティヒューズ3、5はプログラムされる。ア
ンティヒューズ3、5は、プログラミングに応じて、一
般に数千オームの範囲の抵抗を持つ。
ゲート、及び第1トランジスタ1のソースは、ここでV
ssに直接接続されている。これらのトランジスタは、
現在オン状態で、第1プログラム式エレメント3と第2
プログラム式エレメント5は、電圧分割機として機能し
、第3トランジスタのゲートに電圧をかけオン状態にす
る。アンティヒューズ3、5がまだプログラムされてい
ない場合は、ロードレジスタ7によって、グランドに接
続されている電圧が第3トランジスタ9のゲートにかけ
られる。これによって、第3トランジスタ9をオンにす
る際の騒音を減少させることができる。ロードレジスタ
11の値は、プログラムビットの電流ドレインを減少さ
せるように選択される。
の技術において既知であるため、解説は必要ないものと
する。例えば、Ti:W層またはTi:W及びTi層に
隣接する高抵抗アモルファスシリコンが、アンティヒュ
ーズ内で使用される。十分な高電圧がかけられると、ア
ンティヒューズは伝導性を持つ。珪素化合物の部分が形
成されると仮説される。このアンティヒューズ並びに回
路設計は、従来技術で容易に製造される。
もので、この技術分野の当業者であれば、本発明の種々
の変形例が考え得るが、それらはいずれも本発明の技術
的範囲に包含される。
に高い抵抗を持つ第3トランジスタのゲート上に電圧を
かけるためにアンティヒューズを使用する。これによっ
て、電流のドレインが減少する。従って、ビットのプロ
グラムに必要な電流が、比較的低くなる。プログラミン
グに必要な高電圧は、第2トランジスタが標準のブレイ
クダウンを持っている場合、第1トランジスタにのみ適
用される。高抵抗は一般に広範囲な領域で達成されるた
め、第2トランジスタに必要なチップ領域は縮小される
。プログラミングトランジスタ、つまり、第1並びに第
2トランジスタは、個々のビットにではなく、個々のロ
ウ並びにカラムについてのみ必要とされるため、チップ
領域が大幅に縮小される。
、プログラム式エレメントは、ヒューズで構成すること
も可能である。
である。
ミング回路の概略図である。
群201、202、 20n 第1ト
ランジスタ群CAS カラムアドレス選択スイッチR
AS ロウアドレス選択スイッチ 301 プログラム式回路群 1、7、9 トランジスタ 3 第1プログラム式エレメント(アンティヒューズ
)5 第2プログラム式エレメント(アンティヒュー
ズ)11 ロードレジスタ
Claims (4)
- 【請求項1】 個々にゲート、ソース、及びドレイン
電極を持つ、第1トランジスタ群(101、102、1
03、10n)並びに第2トランジスタ群(201、2
02、20n)と、第1群(101、102、103、
10n)と第2群(201、202、20n)のゲート
が、カラムアドレス選択スイッチ(CAS)またはロウ
アドレス選択スイッチ(RAS)にそれぞれ接続されて
いる、カラムアドレス選択スイッチ(CAS)とロウア
ドレス選択スイッチ(RAS)と、第1群(101、1
02、103、10n)の1つのトランジスタのソース
またはドレイン、並びに第2群(201、202、20
n)の1つのトランジスタのソースまたはドレインに接
続されている、プログラム式回路群(301)と、から
なり、前記プログラム式回路群(301)は、ゲート、
ソース、ドレイン電極を持つトランジスタ(9)と、直
列に接続される第1及び第2プログラム式エレメント(
3、5)とを有し、前記トランジスタ(9)は、第1及
び第2プログラム式エレメント(3、5)の共通接続部
に接続されるゲート電極、並びに、論理パスに接続され
ているソース及びドレイン電極とを有することを特徴と
するプログラム式集積回路。 - 【請求項2】 プログラム式エレメントが、アンティ
ヒューズからなることを特徴とする請求項1記載のプロ
グラム式集積回路。 - 【請求項3】 トランジスタ(9)のゲート及びドレ
イン電極間に接続されるレジスタ(11)からなること
を特徴とする請求項2記載のプログラム式集積回路。 - 【請求項4】 トランジスタを貫通し、トランジスタ
のソース及びドレイン電極に接続されている論理パス群
から成ることを特徴とする請求項2記載のプログラム式
集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/630,123 US5099149A (en) | 1990-12-19 | 1990-12-19 | Programmable integrated circuit |
US630123 | 1990-12-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04293254A true JPH04293254A (ja) | 1992-10-16 |
JPH0748522B2 JPH0748522B2 (ja) | 1995-05-24 |
Family
ID=24525871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3344093A Expired - Fee Related JPH0748522B2 (ja) | 1990-12-19 | 1991-12-03 | プログラム式集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5099149A (ja) |
EP (1) | EP0491490B1 (ja) |
JP (1) | JPH0748522B2 (ja) |
DE (1) | DE69122065T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100585629B1 (ko) * | 2005-02-04 | 2006-06-07 | 삼성전자주식회사 | 신뢰성을 향상시키는 안티퓨즈 회로 및 이를 이용한안티퓨징 방법 |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367208A (en) | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US5780323A (en) * | 1990-04-12 | 1998-07-14 | Actel Corporation | Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug |
US5614756A (en) * | 1990-04-12 | 1997-03-25 | Actel Corporation | Metal-to-metal antifuse with conductive |
US5166556A (en) * | 1991-01-22 | 1992-11-24 | Myson Technology, Inc. | Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits |
US5313119A (en) * | 1991-03-18 | 1994-05-17 | Crosspoint Solutions, Inc. | Field programmable gate array |
KR930001215A (ko) * | 1991-06-03 | 1993-01-16 | 프레데릭 얀 스미트 | 프로그램 가능한 셀을 포함하는 전자 회로 |
US5148391A (en) * | 1992-02-14 | 1992-09-15 | Micron Technology, Inc. | Nonvolatile, zero-power memory cell constructed with capacitor-like antifuses operable at less than power supply voltage |
DE4207226B4 (de) * | 1992-03-07 | 2005-12-15 | Robert Bosch Gmbh | Integrierte Schaltung |
US5294846A (en) * | 1992-08-17 | 1994-03-15 | Paivinen John O | Method and apparatus for programming anti-fuse devices |
JP2991575B2 (ja) * | 1992-10-08 | 1999-12-20 | 沖電気工業株式会社 | 半導体集積回路 |
US5396130A (en) * | 1993-06-29 | 1995-03-07 | International Business Machines Corporation | Method and apparatus for adaptive chip trim adjustment |
US5485031A (en) * | 1993-11-22 | 1996-01-16 | Actel Corporation | Antifuse structure suitable for VLSI application |
US5834824A (en) | 1994-02-08 | 1998-11-10 | Prolinx Labs Corporation | Use of conductive particles in a nonconductive body as an integrated circuit antifuse |
US5813881A (en) * | 1994-02-08 | 1998-09-29 | Prolinx Labs Corporation | Programmable cable and cable adapter using fuses and antifuses |
US5572409A (en) * | 1994-02-08 | 1996-11-05 | Prolinx Labs Corporation | Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board |
US5726482A (en) * | 1994-02-08 | 1998-03-10 | Prolinx Labs Corporation | Device-under-test card for a burn-in board |
US5537108A (en) * | 1994-02-08 | 1996-07-16 | Prolinx Labs Corporation | Method and structure for programming fuses |
US5808351A (en) | 1994-02-08 | 1998-09-15 | Prolinx Labs Corporation | Programmable/reprogramable structure using fuses and antifuses |
US5917229A (en) | 1994-02-08 | 1999-06-29 | Prolinx Labs Corporation | Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect |
US5945840A (en) * | 1994-02-24 | 1999-08-31 | Micron Technology, Inc. | Low current redundancy anti-fuse assembly |
US5424672A (en) * | 1994-02-24 | 1995-06-13 | Micron Semiconductor, Inc. | Low current redundancy fuse assembly |
US5424655A (en) * | 1994-05-20 | 1995-06-13 | Quicklogic Corporation | Programmable application specific integrated circuit employing antifuses and methods therefor |
US5495181A (en) * | 1994-12-01 | 1996-02-27 | Quicklogic Corporation | Integrated circuit facilitating simultaneous programming of multiple antifuses |
US5552720A (en) * | 1994-12-01 | 1996-09-03 | Quicklogic Corporation | Method for simultaneous programming of multiple antifuses |
US5962815A (en) | 1995-01-18 | 1999-10-05 | Prolinx Labs Corporation | Antifuse interconnect between two conducting layers of a printed circuit board |
US5604693A (en) * | 1995-08-16 | 1997-02-18 | Micron Technology, Inc. | On-chip program voltage generator for antifuse repair |
US5906042A (en) | 1995-10-04 | 1999-05-25 | Prolinx Labs Corporation | Method and structure to interconnect traces of two conductive layers in a printed circuit board |
US5767575A (en) | 1995-10-17 | 1998-06-16 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
US5872338A (en) | 1996-04-10 | 1999-02-16 | Prolinx Labs Corporation | Multilayer board having insulating isolation rings |
US6188239B1 (en) | 1996-08-12 | 2001-02-13 | Micron Technology, Inc. | Semiconductor programmable test arrangement such as an antifuse to ID circuit having common access switches and/or common programming switches |
US6023431A (en) | 1996-10-03 | 2000-02-08 | Micron Technology, Inc. | Low current redundancy anti-fuse method and apparatus |
GB2318228B (en) * | 1996-10-09 | 2000-08-09 | Ericsson Telefon Ab L M | Trimming circuit |
US6114895A (en) * | 1997-10-29 | 2000-09-05 | Agilent Technologies | Integrated circuit assembly having output pads with application specific characteristics and method of operation |
SG68690A1 (en) | 1997-10-29 | 1999-11-16 | Hewlett Packard Co | Integrated circuit assembly having output pads with application specific characteristics and method of operation |
US6034427A (en) | 1998-01-28 | 2000-03-07 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
US6633182B2 (en) | 2001-09-05 | 2003-10-14 | Carnegie Mellon University | Programmable gate array based on configurable metal interconnect vias |
US6967348B2 (en) * | 2002-06-20 | 2005-11-22 | Micron Technology, Inc. | Signal sharing circuit with microelectric die isolation features |
US7026646B2 (en) * | 2002-06-20 | 2006-04-11 | Micron Technology, Inc. | Isolation circuit |
US7548448B2 (en) | 2005-08-24 | 2009-06-16 | Infineon Technologies Ag | Integrated circuit having a switch |
US7973557B2 (en) * | 2008-05-02 | 2011-07-05 | Texas Instruments Incorporated | IC having programmable digital logic cells |
CN102169726B (zh) * | 2011-05-03 | 2014-07-02 | 电子科技大学 | 应用于fpga的通用位元电路及编程方法 |
CN103761991B (zh) * | 2013-12-30 | 2017-02-22 | 深圳市国微电子有限公司 | 一种用于可编程芯片的查找表及查找表电路 |
CN104978447B (zh) * | 2014-04-14 | 2018-10-26 | 复旦大学 | 晶体管精确表格查找模型的建模和估值方法 |
JP2016134515A (ja) * | 2015-01-20 | 2016-07-25 | ソニー株式会社 | メモリセルおよびメモリ装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4721868A (en) * | 1986-09-23 | 1988-01-26 | Advanced Micro Devices, Inc. | IC input circuitry programmable for realizing multiple functions from a single input |
DE3641452C1 (de) * | 1986-12-04 | 1988-07-07 | Nixdorf Computer Ag | In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen |
JPH0194722A (ja) * | 1987-10-07 | 1989-04-13 | Sharp Corp | イオン注入によるプログラム可能論理素子 |
US4886432A (en) * | 1988-06-23 | 1989-12-12 | Engineering Enterprises, Inc. | Bladder pump assembly |
US4910418A (en) * | 1988-12-29 | 1990-03-20 | Gazelle Microcircuits, Inc. | Semiconductor fuse programmable array structure |
-
1990
- 1990-12-19 US US07/630,123 patent/US5099149A/en not_active Expired - Lifetime
-
1991
- 1991-12-02 EP EP91311195A patent/EP0491490B1/en not_active Expired - Lifetime
- 1991-12-02 DE DE69122065T patent/DE69122065T2/de not_active Expired - Lifetime
- 1991-12-03 JP JP3344093A patent/JPH0748522B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100585629B1 (ko) * | 2005-02-04 | 2006-06-07 | 삼성전자주식회사 | 신뢰성을 향상시키는 안티퓨즈 회로 및 이를 이용한안티퓨징 방법 |
Also Published As
Publication number | Publication date |
---|---|
US5099149A (en) | 1992-03-24 |
EP0491490A2 (en) | 1992-06-24 |
JPH0748522B2 (ja) | 1995-05-24 |
DE69122065D1 (de) | 1996-10-17 |
DE69122065T2 (de) | 1997-01-23 |
EP0491490B1 (en) | 1996-09-11 |
EP0491490A3 (en) | 1993-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04293254A (ja) | プログラム式集積回路 | |
JP5394923B2 (ja) | スケーラブルな2端子ナノチューブスイッチを有する、不揮発性抵抗変化メモリ、ラッチ回路、および動作回路 | |
US8008745B2 (en) | Latch circuits and operation circuits having scalable nonvolatile nanotube switches as electronic fuse replacement elements | |
US5412593A (en) | Fuse and antifuse reprogrammable link for integrated circuits | |
US8102018B2 (en) | Nonvolatile resistive memories having scalable two-terminal nanotube switches | |
JP2690670B2 (ja) | トランジスター・スナップ・バックによるアンチ・ヒューズ・プログラミング | |
USRE35828E (en) | Anti-fuse circuit and method wherein the read operation and programming operation are reversed | |
JPH0831564B2 (ja) | 半導体装置 | |
JP2006139900A (ja) | 内部発生されたプログラミング電圧を用いてアンチヒューズをプログラムする方法及び装置 | |
US5721699A (en) | Ferroelectric memory with feedback circuit | |
JP2005323377A (ja) | 一つのプログラミング装置を共有する複数の電気ヒューズ | |
US6744659B1 (en) | Source-biased memory cell array | |
KR100880058B1 (ko) | 프로그램가능한 판독전용 메모리 | |
US5563549A (en) | Low power trim circuit and method | |
US5677888A (en) | Redundancy circuit for programmable integrated circuits | |
CN111445943B (zh) | 一种片上一次可编程电路 | |
US20230377666A1 (en) | Mim efuse memory devices and fabrication method thereof | |
KR20010065139A (ko) | 안티퓨즈를 이용한 리페어 회로 | |
JP2903824B2 (ja) | 半導体記憶回路 | |
JPH11328991A (ja) | メモリ素子用アンチヒューズ安定化装置 | |
US6977836B2 (en) | Memory device that can be irreversibly programmed electrically | |
US9286997B2 (en) | Read only memory array architecture and methods of operation | |
JPH0274067A (ja) | 半導体装置 | |
JPH08263994A (ja) | プログラマブルリードオンリメモリ | |
JPH0697389A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 16 |
|
LAPS | Cancellation because of no payment of annual fees |