JP2903824B2 - 半導体記憶回路 - Google Patents
半導体記憶回路Info
- Publication number
- JP2903824B2 JP2903824B2 JP4003443A JP344392A JP2903824B2 JP 2903824 B2 JP2903824 B2 JP 2903824B2 JP 4003443 A JP4003443 A JP 4003443A JP 344392 A JP344392 A JP 344392A JP 2903824 B2 JP2903824 B2 JP 2903824B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistance
- plate
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】この発明は半導体記憶回路に関
し、特にメモリセルの容量素子のプレート節点に所定の
電圧を供給するプレート電圧発生回路を有する半導体記
憶回路に関する。
し、特にメモリセルの容量素子のプレート節点に所定の
電圧を供給するプレート電圧発生回路を有する半導体記
憶回路に関する。
【０００２】
【従来の技術】従来のこの種の半導体記憶回路の一例を
図６に示す。
図６に示す。
【０００３】この半導体記憶回路は、ソース，ドレイン
の一方をビット線ＢＬに接続しゲートを対応するワード
線ＷＬｊ（ｊ＝１〜ｍ）に接続してこのワード線ＷＬｊ
のレベルに応答してオン，オフするトランジスタＴｓ、
及び一端をこのトランジスタＴｓのソース，ドレインの
他方に接続し他端をプレート節点Ｐとする容量素子Ｃｓ
をそれぞれ含む複数のメモリセルＭＣと、一端に電源電
圧Ｖｃｃが供給され他端をプレート節点Ｐに接続する固
定抵抗Ｒ１、及びこの固定抵抗Ｒ１と同一抵抗値で一端
をプレート節点Ｐに接続し他端を接地電位点に接続する
固定抵抗Ｒ２を含みプレート節点にＶｃｃ／２のプレー
ト電圧Ｖｐを供給するプレート電圧発生回路１０ｘとを
有する構成となっていた。
の一方をビット線ＢＬに接続しゲートを対応するワード
線ＷＬｊ（ｊ＝１〜ｍ）に接続してこのワード線ＷＬｊ
のレベルに応答してオン，オフするトランジスタＴｓ、
及び一端をこのトランジスタＴｓのソース，ドレインの
他方に接続し他端をプレート節点Ｐとする容量素子Ｃｓ
をそれぞれ含む複数のメモリセルＭＣと、一端に電源電
圧Ｖｃｃが供給され他端をプレート節点Ｐに接続する固
定抵抗Ｒ１、及びこの固定抵抗Ｒ１と同一抵抗値で一端
をプレート節点Ｐに接続し他端を接地電位点に接続する
固定抵抗Ｒ２を含みプレート節点にＶｃｃ／２のプレー
ト電圧Ｖｐを供給するプレート電圧発生回路１０ｘとを
有する構成となっていた。
【０００４】ダイナミックＲＡＭ等の半導体記憶回路に
おいては、高集積化が進んでいるためにメモリセルＭＣ
の容量素子Ｃｓの酸化膜の電界が高電界となっており、
酸化膜の絶縁破壊等の信頼性の低下が問題となってい
る。そのため、上述のように、固定抵抗Ｒ１，Ｒ２を等
しい値としてプレート節点に電源電圧Ｖｃｃの１／２の
電圧を印加し、容量素子Ｃｓの酸化膜に加わる電界強度
を小さくしている。
おいては、高集積化が進んでいるためにメモリセルＭＣ
の容量素子Ｃｓの酸化膜の電界が高電界となっており、
酸化膜の絶縁破壊等の信頼性の低下が問題となってい
る。そのため、上述のように、固定抵抗Ｒ１，Ｒ２を等
しい値としてプレート節点に電源電圧Ｖｃｃの１／２の
電圧を印加し、容量素子Ｃｓの酸化膜に加わる電界強度
を小さくしている。
【０００５】
【発明が解決しようとする課題】この従来の半導体記憶
回路では、抵抗分割によって発生したＶｃｃ／２のプレ
ート電圧ＶｐをメモリセルＭＣの容量素子Ｃｓのプレー
ト節点に供給する構成となっているので、テスト時にプ
レート電圧Ｖｐを変えてメモリセルＭＣのバーンインテ
ストなどの信頼性試験や動作マージン試験を短時間で行
うことが極めて困難であった。
回路では、抵抗分割によって発生したＶｃｃ／２のプレ
ート電圧ＶｐをメモリセルＭＣの容量素子Ｃｓのプレー
ト節点に供給する構成となっているので、テスト時にプ
レート電圧Ｖｐを変えてメモリセルＭＣのバーンインテ
ストなどの信頼性試験や動作マージン試験を短時間で行
うことが極めて困難であった。
【０００６】本発明の目的は、短時間にかつ容易にメモ
リセルの信頼性試験や動作マージン試験を行うことがで
きる半導体記憶回路を提供することである。
リセルの信頼性試験や動作マージン試験を行うことがで
きる半導体記憶回路を提供することである。
【０００７】
【課題を解決するための手段】本発明の半導体記憶回路
は、ソース，ドレインの一方をビット線に接続しゲート
を対応するワード線に接続してオン，オフするトランジ
スタ、及び一端をこのトランジスタのソース，ドレイン
の他方に接続し他端をプレート節点とする容量素子をそ
れぞれ含むメモリセルと、一端に所定のレベルの電圧が
供給され他端を前記プレート節点に接続し第１の制御信
号に従ってこれら両端間の抵抗値を複数段に切換える第
１の可変抵抗回路と、一端を前記プレーと節点に接続し
他端を基準電位点に接続し第２の制御信号に従ってこれ
ら両端間の抵抗値を複数段に切換える第２の可変抵抗回
路、並びにテスト信号が非能動レベルのときは前記第１
及び第２の可変抵抗回路の両端間を互いに等しい抵抗値
となるように制御し前記テスト信号が能動レベルのとき
は前記第１及び第２の可変抵抗回路の両端間を抵抗制御
信号に従って異なる抵抗値になるように制御する前記第
１及び第２の制御信号を発生する切換制御回路を含み前
記プレート節点に前記テスト信号及び抵抗制御信号に応
答したプレート電圧を供給するプレート電圧発生回路と
を有する半導体記憶回路において、切換制御回路が、ｎ
ビットの抵抗制御信号を入力し選択信号に従って各ｎビ
ットの第１及び第２の制御信号のうちの一方を全ビット
非能動レベルにし他方の全ビットを前記抵抗制御信号と
同一にして出力する選択回路を備えたことを特徴とす
る。
は、ソース，ドレインの一方をビット線に接続しゲート
を対応するワード線に接続してオン，オフするトランジ
スタ、及び一端をこのトランジスタのソース，ドレイン
の他方に接続し他端をプレート節点とする容量素子をそ
れぞれ含むメモリセルと、一端に所定のレベルの電圧が
供給され他端を前記プレート節点に接続し第１の制御信
号に従ってこれら両端間の抵抗値を複数段に切換える第
１の可変抵抗回路と、一端を前記プレーと節点に接続し
他端を基準電位点に接続し第２の制御信号に従ってこれ
ら両端間の抵抗値を複数段に切換える第２の可変抵抗回
路、並びにテスト信号が非能動レベルのときは前記第１
及び第２の可変抵抗回路の両端間を互いに等しい抵抗値
となるように制御し前記テスト信号が能動レベルのとき
は前記第１及び第２の可変抵抗回路の両端間を抵抗制御
信号に従って異なる抵抗値になるように制御する前記第
１及び第２の制御信号を発生する切換制御回路を含み前
記プレート節点に前記テスト信号及び抵抗制御信号に応
答したプレート電圧を供給するプレート電圧発生回路と
を有する半導体記憶回路において、切換制御回路が、ｎ
ビットの抵抗制御信号を入力し選択信号に従って各ｎビ
ットの第１及び第２の制御信号のうちの一方を全ビット
非能動レベルにし他方の全ビットを前記抵抗制御信号と
同一にして出力する選択回路を備えたことを特徴とす
る。
【０００８】また、ソース，ドレインの一方をビット線
に接続しゲートを対応するワード線に接続してオン，オ
フするトランジスタ、及び一端をこのトランジスタのソ
ース，ドレインの他方に接続し他端をプレート節点とす
る容量素子をそれぞれ含むメモリセルと、一端に所定の
レベルの電圧が供給され他端を前記プレート節点に接続
し第１の制御信号に従ってこれら両端間の抵抗値を複数
段に切換える第１の可変抵抗回路と、一端を前記プレー
と節点に接続し他端を基準電位点に接続し第２の制御信
号に従ってこれら両端間の抵抗値を複数段に切換える第
２の可変抵抗回路、並びにテスト信号が非能動レベルの
ときは前記第１及び第２の可変抵抗回路の両端間を互い
に等しい抵抗値となるように制御し前記テスト信号が能
動レベルのときは前記第１及び第２の可変抵抗回路の両
端間を抵抗制御信号に従って異なる抵抗値になるように
制御する前記第１及び第２の制御信号を発生する切換制
御回路を含み前記プレート節点に前記テスト信号及び抵
抗制御信号に応答したプレート電圧を供給するプレート
電圧発生回路とを有する半導体記憶回路において、電圧
切換信号に従って第１の可変抵抗回路の一端に所定のレ
ベルの電圧及びこの電圧の１／２の電圧のうちの一方を
選択して供給する供給電圧切換回路を設け、前記第１の
可変抵抗回路及び第２の可変抵抗回路の一方を固定抵抗
に置換えて構成される。
に接続しゲートを対応するワード線に接続してオン，オ
フするトランジスタ、及び一端をこのトランジスタのソ
ース，ドレインの他方に接続し他端をプレート節点とす
る容量素子をそれぞれ含むメモリセルと、一端に所定の
レベルの電圧が供給され他端を前記プレート節点に接続
し第１の制御信号に従ってこれら両端間の抵抗値を複数
段に切換える第１の可変抵抗回路と、一端を前記プレー
と節点に接続し他端を基準電位点に接続し第２の制御信
号に従ってこれら両端間の抵抗値を複数段に切換える第
２の可変抵抗回路、並びにテスト信号が非能動レベルの
ときは前記第１及び第２の可変抵抗回路の両端間を互い
に等しい抵抗値となるように制御し前記テスト信号が能
動レベルのときは前記第１及び第２の可変抵抗回路の両
端間を抵抗制御信号に従って異なる抵抗値になるように
制御する前記第１及び第２の制御信号を発生する切換制
御回路を含み前記プレート節点に前記テスト信号及び抵
抗制御信号に応答したプレート電圧を供給するプレート
電圧発生回路とを有する半導体記憶回路において、電圧
切換信号に従って第１の可変抵抗回路の一端に所定のレ
ベルの電圧及びこの電圧の１／２の電圧のうちの一方を
選択して供給する供給電圧切換回路を設け、前記第１の
可変抵抗回路及び第２の可変抵抗回路の一方を固定抵抗
に置換えて構成される。
【０００９】また、ソース，ドレインの一方をビット線
に接続しゲートを対応するワード線に接続してオン，オ
フするトランジスタ、及び一端をこのトランジスタのソ
ース，ドレインの他方に接続し他端をプレート節点とす
る容量素子をそれぞれ含むメモリセルと、一端に所定の
レベルの電圧が供給され他端を前記プレート節点に接続
し第１の制御信号に従ってこれら両端間の抵抗値を複数
段に切換える第１の可変抵抗回路と、一端を前記プレー
と節点に接続し他端を基準電位点に接続し第２の制御信
号に従ってこれら両端間の抵抗値を複数段に切換える第
２の可変抵抗回路、並びにテスト信号が非能動レベルの
ときは前記第１及び第２の可変抵抗回路の両端間を互い
に等しい抵抗値となるように制御し前記テスト信号が能
動レベルのときは前記第１及び第２の可変抵抗回路の両
端間を抵抗制御信号に従って異なる抵抗値になるように
制御する前記第１及び第２の制御信号を発生する切換制
御回路を含み前記プレート節点に前記テスト信号及び抵
抗制御信号に応答したプレート電圧を供給するプレート
電圧発生回路とを有する半導体記憶回路において、第１
及び第２の可変抵抗回路の接続点とプレート節点との間
に、前記第１及び第２の可変抵抗回路の接続点にソース
が接続され第１及び第２の電圧切換信号をゲートに入力
される第１及び第２のトランジスタと，ドレインが前記
第１及び第２のトランジスタのドレインに接続され前記
第１及び第２の電圧切換信号をゲートに入力されソース
を接地電位にする第３及び第４のトランジスタと，ゲー
トを前記第１及び第２のトランジスタのドレインにそれ
ぞれ接続され電源電圧と接地電位点の間に直列接続され
る第５及び第６のトランジスタと、前記第５及び第６の
トランジスタのそれぞれのソースとドレイン間に接続さ
れる抵抗からなる出力電圧切換回路を設け、前記第１及
び第２の可変抵抗回路の一方を固定抵抗に置換えて構成
される。
に接続しゲートを対応するワード線に接続してオン，オ
フするトランジスタ、及び一端をこのトランジスタのソ
ース，ドレインの他方に接続し他端をプレート節点とす
る容量素子をそれぞれ含むメモリセルと、一端に所定の
レベルの電圧が供給され他端を前記プレート節点に接続
し第１の制御信号に従ってこれら両端間の抵抗値を複数
段に切換える第１の可変抵抗回路と、一端を前記プレー
と節点に接続し他端を基準電位点に接続し第２の制御信
号に従ってこれら両端間の抵抗値を複数段に切換える第
２の可変抵抗回路、並びにテスト信号が非能動レベルの
ときは前記第１及び第２の可変抵抗回路の両端間を互い
に等しい抵抗値となるように制御し前記テスト信号が能
動レベルのときは前記第１及び第２の可変抵抗回路の両
端間を抵抗制御信号に従って異なる抵抗値になるように
制御する前記第１及び第２の制御信号を発生する切換制
御回路を含み前記プレート節点に前記テスト信号及び抵
抗制御信号に応答したプレート電圧を供給するプレート
電圧発生回路とを有する半導体記憶回路において、第１
及び第２の可変抵抗回路の接続点とプレート節点との間
に、前記第１及び第２の可変抵抗回路の接続点にソース
が接続され第１及び第２の電圧切換信号をゲートに入力
される第１及び第２のトランジスタと，ドレインが前記
第１及び第２のトランジスタのドレインに接続され前記
第１及び第２の電圧切換信号をゲートに入力されソース
を接地電位にする第３及び第４のトランジスタと，ゲー
トを前記第１及び第２のトランジスタのドレインにそれ
ぞれ接続され電源電圧と接地電位点の間に直列接続され
る第５及び第６のトランジスタと、前記第５及び第６の
トランジスタのそれぞれのソースとドレイン間に接続さ
れる抵抗からなる出力電圧切換回路を設け、前記第１及
び第２の可変抵抗回路の一方を固定抵抗に置換えて構成
される。
【００１０】
【００１１】
【００１２】
【００１３】
【作用】本発明の半導体記憶回路では、テスト時に、通
常動作時の電源電圧の１／２の電圧より高い複数のプレ
ート電圧と低い複数のプレート電圧を外部信号により選
択，切換えてプレート節点に印加できるため、メモリセ
ルの信頼性試験や動作マージン試験等を効率よく短時間
に行うことができる。
常動作時の電源電圧の１／２の電圧より高い複数のプレ
ート電圧と低い複数のプレート電圧を外部信号により選
択，切換えてプレート節点に印加できるため、メモリセ
ルの信頼性試験や動作マージン試験等を効率よく短時間
に行うことができる。
【００１４】
【実施例】次に本発明の参考例並びに実施例について図
面を参照して説明する。
面を参照して説明する。
【００１５】図１（Ａ）〜（Ｃ）はそれぞれ本発明の第
１の参考例の回路図及び第１，第２の可変抵抗回路の具
体例を示す回路図である。
１の参考例の回路図及び第１，第２の可変抵抗回路の具
体例を示す回路図である。
【００１６】この参考例は、ソース，ドレインの一方を
ビット線ＢＬに接続しゲートを対応するワード線ＷＬｊ
（ｊ＝１〜ｍ）に接続してオン，オフするトランジスタ
Ｔｓ、及び一端をこのトランジスタＴｓのソース，ドレ
インの他方に接続し他端をプレート節点Ｐとする容量素
子Ｃｓをそれぞれ含む複数のメモリセルＭＣと、一端に
電源電圧Ｖｃｃが供給され他端をプレート節点Ｐに接続
し第１の制御信号Ｂ１〜Ｂｎに従ってこれら両端間の抵
抗値を複数段に切換える第１の可変抵抗回路１１、一端
をプレート節点Ｐに接続し他端を接地電位点に接続し第
２の制御信号Ｂｎ＋１〜Ｂ２ｎに従ってこれら両端間の
抵抗値を複数段に切換える第２の可変抵抗回路１２、並
びにテスト信号ＴＳＴが非能動レベルのときは第１及び
第２の可変抵抗回路１１，１２の両端間を互いに等しい
抵抗値となるように制御しテスト信号ＴＳＴが能動レベ
ルのときは第１及び第２の可変抵抗回路１１，１２の両
端間を第１及び第２の抵抗制御信号Ａ１〜Ａｎ，Ａｎ＋
１〜Ａ２ｎに従って互いに異なる抵抗値になるように制
御する第１及び第２の制御信号Ｂ１〜Ｂｎ，Ｂｎ＋１〜
Ｂ２ｎを発生する切換制御回路１３を含みプレート節点
Ｐにテスト信号ＴＳＴ及び抵抗制御信号Ａ１〜Ａ２ｎに
応答したプレート電圧Ｖｐを供給するプレート電圧発生
回路１０とを有する構成となっている。
ビット線ＢＬに接続しゲートを対応するワード線ＷＬｊ
（ｊ＝１〜ｍ）に接続してオン，オフするトランジスタ
Ｔｓ、及び一端をこのトランジスタＴｓのソース，ドレ
インの他方に接続し他端をプレート節点Ｐとする容量素
子Ｃｓをそれぞれ含む複数のメモリセルＭＣと、一端に
電源電圧Ｖｃｃが供給され他端をプレート節点Ｐに接続
し第１の制御信号Ｂ１〜Ｂｎに従ってこれら両端間の抵
抗値を複数段に切換える第１の可変抵抗回路１１、一端
をプレート節点Ｐに接続し他端を接地電位点に接続し第
２の制御信号Ｂｎ＋１〜Ｂ２ｎに従ってこれら両端間の
抵抗値を複数段に切換える第２の可変抵抗回路１２、並
びにテスト信号ＴＳＴが非能動レベルのときは第１及び
第２の可変抵抗回路１１，１２の両端間を互いに等しい
抵抗値となるように制御しテスト信号ＴＳＴが能動レベ
ルのときは第１及び第２の可変抵抗回路１１，１２の両
端間を第１及び第２の抵抗制御信号Ａ１〜Ａｎ，Ａｎ＋
１〜Ａ２ｎに従って互いに異なる抵抗値になるように制
御する第１及び第２の制御信号Ｂ１〜Ｂｎ，Ｂｎ＋１〜
Ｂ２ｎを発生する切換制御回路１３を含みプレート節点
Ｐにテスト信号ＴＳＴ及び抵抗制御信号Ａ１〜Ａ２ｎに
応答したプレート電圧Ｖｐを供給するプレート電圧発生
回路１０とを有する構成となっている。
【００１７】なお、可変抵抗回路１１は、電源電圧Ｖｃ
ｃ供給端とプレート節点Ｐ接続端との間に直列接続され
た複数の抵抗Ｒと、ドレインを各抵抗Ｒのプレート節点
Ｐに接続端側の端に接続しソースを電源電圧Ｖｃｃ供給
端に共通接続しゲートにインバータＩＶ１〜ＩＶｎを介
して入力される対応する第１の制御信号Ｂ１〜Ｂｎによ
りオン，オフするＰ型のトランジスタＴ１〜Ｔｎとを備
えた構成となっており、また、可変抵抗回路１２は、プ
レート節点Ｐ接続端と接地電位点との間に直列接続され
た複数の抵抗Ｒと、ドレインを各抵抗Ｒのプレート節点
Ｐ接続端側の端に接続しソースを接地電位点に共通に接
続しゲートに入力される対応する第２の制御信号Ｂｎ＋
１〜Ｂ２ｎによりオン，オフするＮ型のトランジスタＴ
ｎ＋１〜Ｔ２ｎとを備えた構成となっている。
ｃ供給端とプレート節点Ｐ接続端との間に直列接続され
た複数の抵抗Ｒと、ドレインを各抵抗Ｒのプレート節点
Ｐに接続端側の端に接続しソースを電源電圧Ｖｃｃ供給
端に共通接続しゲートにインバータＩＶ１〜ＩＶｎを介
して入力される対応する第１の制御信号Ｂ１〜Ｂｎによ
りオン，オフするＰ型のトランジスタＴ１〜Ｔｎとを備
えた構成となっており、また、可変抵抗回路１２は、プ
レート節点Ｐ接続端と接地電位点との間に直列接続され
た複数の抵抗Ｒと、ドレインを各抵抗Ｒのプレート節点
Ｐ接続端側の端に接続しソースを接地電位点に共通に接
続しゲートに入力される対応する第２の制御信号Ｂｎ＋
１〜Ｂ２ｎによりオン，オフするＮ型のトランジスタＴ
ｎ＋１〜Ｔ２ｎとを備えた構成となっている。
【００１８】通常動作では、テスト信号ＴＳＴが低レベ
ルの非能動レベルであるために抵抗制御信号Ａ１〜Ａ２
ｎの高レベル，低レベルにかかわらず制御信号Ｂ１〜Ｂ
２ｎが低レベルとなるために、すべてのトランジスタＴ
１〜Ｔ２ｎが非導通になる。したがって、可変抵抗回路
１１，１２の各両端間が同じ抵抗値となり、プレート節
点Ｐには電源電圧Ｖｃｃの１／２のプレート電圧Ｖｐが
印加される。また、テスト時には、テスト信号ＴＳＴが
高レベルの能動レベルになり、抵抗制御信号Ａ１〜Ａ２
ｎのうちのいずれかを高レベルにすると、その信号が入
力されたトランジスタが導通して可変抵抗回路１１，１
２の抵抗値が変化し、プレート電圧Ｖｐが電源電圧Ｖｃ
ｃの１／２の電圧に対し変化する。
ルの非能動レベルであるために抵抗制御信号Ａ１〜Ａ２
ｎの高レベル，低レベルにかかわらず制御信号Ｂ１〜Ｂ
２ｎが低レベルとなるために、すべてのトランジスタＴ
１〜Ｔ２ｎが非導通になる。したがって、可変抵抗回路
１１，１２の各両端間が同じ抵抗値となり、プレート節
点Ｐには電源電圧Ｖｃｃの１／２のプレート電圧Ｖｐが
印加される。また、テスト時には、テスト信号ＴＳＴが
高レベルの能動レベルになり、抵抗制御信号Ａ１〜Ａ２
ｎのうちのいずれかを高レベルにすると、その信号が入
力されたトランジスタが導通して可変抵抗回路１１，１
２の抵抗値が変化し、プレート電圧Ｖｐが電源電圧Ｖｃ
ｃの１／２の電圧に対し変化する。
【００１９】抵抗制御信号ＡＸ（Ｘ＝１〜２ｎ）を高レ
ベルにした場合のプレート電圧Ｖｐｘを求めると、 Ｘ≦ｎのとき、Ｖｐｘ＝Ｖｃｃ・ｎ／（２ｎ−Ｘ） …（１） Ｘ＞ｎのとき、Ｖｐｘ＝Ｖｃｃ・（Ｘ−１−ｎ）／（Ｘ−１） …（２） となる。すなわち、抵抗制御信号Ａ１〜Ａｎ（Ｘ≦ｎ）
のうちの１つを高レベルにすると、 Ｖｃｃ≧Ｖｐｘ≧Ｖｃｃ・ｎ／（２ｎ−１）＞Ｖｃｃ／
２ のプレート電圧Ｖｐｘを得ることができ、また抵抗制御
信号Ａｎ＋１〜Ａ２ｎ（Ｘ＞ｎ）のうちの１つを高レベ
ルにすると、 Ｖｃｃ／２＞（ｎ−１）／（２ｎ−１）≧Ｖｐｘ≧Ｖｃ
ｃ／ｎ のプレート電圧Ｖｐｘを得ることができる。このため、
バーンインなどのスクリーニングテスト等において、最
適なプレート電圧Ｖｐを印加することができるために、
短時間で動作マージンの少ないメモリセル等のテスト
を、抵抗制御信号ＡＸの高レベルのビットを変えるとい
う極めて単純な操作で行うことができる。
ベルにした場合のプレート電圧Ｖｐｘを求めると、 Ｘ≦ｎのとき、Ｖｐｘ＝Ｖｃｃ・ｎ／（２ｎ−Ｘ） …（１） Ｘ＞ｎのとき、Ｖｐｘ＝Ｖｃｃ・（Ｘ−１−ｎ）／（Ｘ−１） …（２） となる。すなわち、抵抗制御信号Ａ１〜Ａｎ（Ｘ≦ｎ）
のうちの１つを高レベルにすると、 Ｖｃｃ≧Ｖｐｘ≧Ｖｃｃ・ｎ／（２ｎ−１）＞Ｖｃｃ／
２ のプレート電圧Ｖｐｘを得ることができ、また抵抗制御
信号Ａｎ＋１〜Ａ２ｎ（Ｘ＞ｎ）のうちの１つを高レベ
ルにすると、 Ｖｃｃ／２＞（ｎ−１）／（２ｎ−１）≧Ｖｐｘ≧Ｖｃ
ｃ／ｎ のプレート電圧Ｖｐｘを得ることができる。このため、
バーンインなどのスクリーニングテスト等において、最
適なプレート電圧Ｖｐを印加することができるために、
短時間で動作マージンの少ないメモリセル等のテスト
を、抵抗制御信号ＡＸの高レベルのビットを変えるとい
う極めて単純な操作で行うことができる。
【００２０】図２（Ａ），（Ｂ）はそれぞれ本発明の第
２の参考例の第１及び第２の可変抵抗回路の回路図であ
る。
２の参考例の第１及び第２の可変抵抗回路の回路図であ
る。
【００２１】この参考例の可変抵抗回路１１ａ，１２ａ
においては、トランジスタＴ１〜Ｔ２ｎの接続が第１の
実施例と異っており、プレート変圧Ｖｐｘは Ｘ≦ｎのとき、Ｖｐｘ＝Ｖｃｃ・ｎ／（ｎ＋Ｘ−１） …（３） Ｘ＞ｎのとき、Ｖｐｘ＝Ｖｃｃ・（２ｎ−Ｘ）／（３ｎ−Ｘ） …（４） となる。基本的な動作及び効果は第１の実施例と同様で
ある。
においては、トランジスタＴ１〜Ｔ２ｎの接続が第１の
実施例と異っており、プレート変圧Ｖｐｘは Ｘ≦ｎのとき、Ｖｐｘ＝Ｖｃｃ・ｎ／（ｎ＋Ｘ−１） …（３） Ｘ＞ｎのとき、Ｖｐｘ＝Ｖｃｃ・（２ｎ−Ｘ）／（３ｎ−Ｘ） …（４） となる。基本的な動作及び効果は第１の実施例と同様で
ある。
【００２２】図３は本発明の第１の実施例を示す回路図
である。
である。
【００２３】この実施例は、抵抗制御信号をｎビットの
Ａ１〜Ａｎとし、切換制御回路１３ａを、このｎビット
の抵抗制御信号Ａ１〜Ａｎを入力し選択信号Ｓ１，Ｓ２
に従って各ｎビットの第１及び第２の制御信号のうちの
一方を全ビット非能動レベルにし他方の全ビットを抵抗
制御信号Ａ１〜Ａｎと同一にして出力する選択回路１３
１を備えた構成としたものである。
Ａ１〜Ａｎとし、切換制御回路１３ａを、このｎビット
の抵抗制御信号Ａ１〜Ａｎを入力し選択信号Ｓ１，Ｓ２
に従って各ｎビットの第１及び第２の制御信号のうちの
一方を全ビット非能動レベルにし他方の全ビットを抵抗
制御信号Ａ１〜Ａｎと同一にして出力する選択回路１３
１を備えた構成としたものである。
【００２４】従って、抵抗制御信号の入力端子の数を半
減することができるという利点がある。その他の基本的
な動作及び効果は第１の実施例と同様である。なお、選
択信号Ｓ１，Ｓ２は１つの信号とし、一方に反転回路を
設ける構成でもよい。
減することができるという利点がある。その他の基本的
な動作及び効果は第１の実施例と同様である。なお、選
択信号Ｓ１，Ｓ２は１つの信号とし、一方に反転回路を
設ける構成でもよい。
【００２５】図４（Ａ），（Ｂ）はそれぞれ本発明の第
２の実施例の回路及び実施例の供給電圧切換回路の回路
図である。
２の実施例の回路及び実施例の供給電圧切換回路の回路
図である。
【００２６】この実施例は、電圧切換信号ＶＳに従って
第１の可変抵抗回路１１の一端に電源電圧Ｖｃｃ及びこ
の電源電圧Ｖｃｃの１／２の電圧のうちの一方を選択し
て供給する供給電圧切換回路１４を設け、第２の可変抵
抗回路を固定抵抗Ｒ１０に置換え、これに伴って切換制
御回路１３ｂを第１の可変抵抗回路１１の制御のみにし
たものである。固定抵抗Ｒ１０の抵抗値は可変抵抗回路
１１の最大抵抗値と同一である。
第１の可変抵抗回路１１の一端に電源電圧Ｖｃｃ及びこ
の電源電圧Ｖｃｃの１／２の電圧のうちの一方を選択し
て供給する供給電圧切換回路１４を設け、第２の可変抵
抗回路を固定抵抗Ｒ１０に置換え、これに伴って切換制
御回路１３ｂを第１の可変抵抗回路１１の制御のみにし
たものである。固定抵抗Ｒ１０の抵抗値は可変抵抗回路
１１の最大抵抗値と同一である。
【００２７】この実施例においては、通常動作時、トラ
ンジスタＴ４０が導通し、供給電圧切換回路１４から電
源電圧Ｖｃｃが可変抵抗回路１１に供給されており、こ
のときテスト信号ＴＳＴが低レベルであるために抵抗制
御信号Ａ１〜Ａｎの高レベル，低レベルにかかわらず可
変抵抗回路１１の抵抗値と固定抵抗Ｒ１０は同じ値にし
ているため、プレート電圧Ｖｐは電源電圧Ｖｃｃの１／
２の電圧となる。
ンジスタＴ４０が導通し、供給電圧切換回路１４から電
源電圧Ｖｃｃが可変抵抗回路１１に供給されており、こ
のときテスト信号ＴＳＴが低レベルであるために抵抗制
御信号Ａ１〜Ａｎの高レベル，低レベルにかかわらず可
変抵抗回路１１の抵抗値と固定抵抗Ｒ１０は同じ値にし
ているため、プレート電圧Ｖｐは電源電圧Ｖｃｃの１／
２の電圧となる。
【００２８】テスト時、電圧切換信号ＶＳを低レベルに
して、供給電圧切換回路１４から電源電圧Ｖｃｃを可変
抵抗回路１１に供給することで、プレート電圧Ｖｐとし
て電源電圧Ｖｃｃの１／２の電圧よりも高いいくつかの
電圧を得ることができる。また、電圧切換信号ＶＳを高
レベルにして、可変抵抗回路１１に電源電圧Ｖｃｃの１
／２の電圧を供給することで、プレート電圧Ｖｐとして
電源電圧Ｖｃｃの１／２の電圧よりも低いいくつかの電
圧を得ることができる。
して、供給電圧切換回路１４から電源電圧Ｖｃｃを可変
抵抗回路１１に供給することで、プレート電圧Ｖｐとし
て電源電圧Ｖｃｃの１／２の電圧よりも高いいくつかの
電圧を得ることができる。また、電圧切換信号ＶＳを高
レベルにして、可変抵抗回路１１に電源電圧Ｖｃｃの１
／２の電圧を供給することで、プレート電圧Ｖｐとして
電源電圧Ｖｃｃの１／２の電圧よりも低いいくつかの電
圧を得ることができる。
【００２９】この実施例は、抵抗制御信号の入力端子を
半減することができ、切換制御回路，可変抵抗回路等の
ハードウェア量を低減できるという利点がある。
半減することができ、切換制御回路，可変抵抗回路等の
ハードウェア量を低減できるという利点がある。
【００３０】なお、抵抗制御信号ＡＸ（Ｘ＝１〜ｎ）を
高レベルにしたときのプレート電圧Ｖｐｘは供給電圧切
換回路１４の出力電圧をＶａとして、 Ｖｐｘ＝Ｖａ・ｎ／（２ｎ−Ｘ） …（５） となる。
高レベルにしたときのプレート電圧Ｖｐｘは供給電圧切
換回路１４の出力電圧をＶａとして、 Ｖｐｘ＝Ｖａ・ｎ／（２ｎ−Ｘ） …（５） となる。
【００３１】図５は本発明の第３の実施例を示す回路図
である。
である。
【００３２】この実施例は、第２の可変抵抗回路を固定
抵抗Ｒ１０に置換え、第１の可変抵抗回路１１と固定抵
抗Ｒ１０との接続点とプレート節点Ｐとの間に、この接
続点の電圧と電圧切換信号ＶＳ３，ＶＳ４とに応答した
レベルのプレート電圧Ｖｐを出力する出力電圧切換回路
１５を設けたものである。出力電圧切換回路１５は、電
圧切換信号ＶＳ３，ＶＳ４をゲートに入力するトランジ
スタＴＧ１０，ＴＧ２０，Ｔ３０，Ｔ４０と、電源電圧
Ｖｃｃ供給端と接地電位点との間に直列接続されたトラ
ンジスタＴ５０，Ｔ６０及びこれらトランジスタと並列
接続された２本の抵抗Ｒ５０とを備えて構成される。
抵抗Ｒ１０に置換え、第１の可変抵抗回路１１と固定抵
抗Ｒ１０との接続点とプレート節点Ｐとの間に、この接
続点の電圧と電圧切換信号ＶＳ３，ＶＳ４とに応答した
レベルのプレート電圧Ｖｐを出力する出力電圧切換回路
１５を設けたものである。出力電圧切換回路１５は、電
圧切換信号ＶＳ３，ＶＳ４をゲートに入力するトランジ
スタＴＧ１０，ＴＧ２０，Ｔ３０，Ｔ４０と、電源電圧
Ｖｃｃ供給端と接地電位点との間に直列接続されたトラ
ンジスタＴ５０，Ｔ６０及びこれらトランジスタと並列
接続された２本の抵抗Ｒ５０とを備えて構成される。
【００３３】通常動作時は、電圧切換信号ＶＳ３，ＶＳ
４を低レベルにして、トランジスタＴＧ１０，ＴＧ２０
を非導通、トランジスタＴ３０，Ｔ４０を導通とする。
このため、トランジスタＴ５０，Ｔ６０は非導通とな
る。したがって、プレート電圧Ｖｐは電源電圧Ｖｃｃの
１／２の電圧となる。テスト時は、通常の電圧より高い
電圧を得るためには、電圧切換信号ＶＳ３を高レベルに
してトランジスタＴＧ１０を導通させ、抵抗制御信号Ａ
１〜Ａｎを入力してそのときに得られる電圧をトランジ
スタＴ５０のゲートに印加する。ここで、抵抗制御信号
を変化させるとトランジスタＴ５０のゲートに印加され
る電圧が変化するために、このトランジスタＴ５０のオ
ン抵抗が変化して通常の電圧よりも高いいくつかの電圧
をプレート節点Ｐに印加することができる。また、通常
の電圧より低い電圧を得るためには、電圧切換信号ＶＳ
４を高レベルにしてトランジスタＴＧ２０を導通させ、
抵抗制御信号Ａ１〜Ａｎを入力してそのとき得られる電
圧をトランジスタＴ６０のゲートに電圧を印加する。こ
こで、抵抗制御信号を変化させるとトランジスタＴ６０
のゲートに印加される電圧が変化するために、トランジ
スタＴ５０のオン抵抗が変化して通常の電圧よりも低い
電圧をプレート節点Ｐに印加することができる。
４を低レベルにして、トランジスタＴＧ１０，ＴＧ２０
を非導通、トランジスタＴ３０，Ｔ４０を導通とする。
このため、トランジスタＴ５０，Ｔ６０は非導通とな
る。したがって、プレート電圧Ｖｐは電源電圧Ｖｃｃの
１／２の電圧となる。テスト時は、通常の電圧より高い
電圧を得るためには、電圧切換信号ＶＳ３を高レベルに
してトランジスタＴＧ１０を導通させ、抵抗制御信号Ａ
１〜Ａｎを入力してそのときに得られる電圧をトランジ
スタＴ５０のゲートに印加する。ここで、抵抗制御信号
を変化させるとトランジスタＴ５０のゲートに印加され
る電圧が変化するために、このトランジスタＴ５０のオ
ン抵抗が変化して通常の電圧よりも高いいくつかの電圧
をプレート節点Ｐに印加することができる。また、通常
の電圧より低い電圧を得るためには、電圧切換信号ＶＳ
４を高レベルにしてトランジスタＴＧ２０を導通させ、
抵抗制御信号Ａ１〜Ａｎを入力してそのとき得られる電
圧をトランジスタＴ６０のゲートに電圧を印加する。こ
こで、抵抗制御信号を変化させるとトランジスタＴ６０
のゲートに印加される電圧が変化するために、トランジ
スタＴ５０のオン抵抗が変化して通常の電圧よりも低い
電圧をプレート節点Ｐに印加することができる。
【００３４】なお、これら実施例においては、テスト信
号ＴＳＴによってテスト時のプレート電圧を切換える構
成となっているが、テスト信号ＴＳＴと読出し制御信号
の論理積をテスト信号ＴＳＴと置換えることで、テスト
時にメモリセルのプレート節点Ｐに印加する電圧をデー
タ読出し動作時と書込み時とで違えることが可能とな
る。このため、メモリセルの動作マージンテストがチッ
プ外部の信号や電源を用いず短時間で容易に実現でき
る。
号ＴＳＴによってテスト時のプレート電圧を切換える構
成となっているが、テスト信号ＴＳＴと読出し制御信号
の論理積をテスト信号ＴＳＴと置換えることで、テスト
時にメモリセルのプレート節点Ｐに印加する電圧をデー
タ読出し動作時と書込み時とで違えることが可能とな
る。このため、メモリセルの動作マージンテストがチッ
プ外部の信号や電源を用いず短時間で容易に実現でき
る。
【００３５】
【００３６】以上述べた実施例において、抵抗制御信号
はテスト時にチップ動作制御信号を印加しない信号の外
部入力端子の中の空き端子より入力してもよい。
はテスト時にチップ動作制御信号を印加しない信号の外
部入力端子の中の空き端子より入力してもよい。
【００３７】
【発明の効果】以上説明したように本発明は、抵抗制御
信号によりプレート電圧を切換える構成とすることによ
り、メモリセルのプレート節点に、通常動作時のＶｃｃ
／２の電圧に対して高い電圧，低い電圧を複数段に切換
えて供給し試験できるので、メモリセルの信頼性試験や
動作マージン試験等を効率よく短時間に極めて容易に行
うことができる効果がある。
信号によりプレート電圧を切換える構成とすることによ
り、メモリセルのプレート節点に、通常動作時のＶｃｃ
／２の電圧に対して高い電圧，低い電圧を複数段に切換
えて供給し試験できるので、メモリセルの信頼性試験や
動作マージン試験等を効率よく短時間に極めて容易に行
うことができる効果がある。
【図１】本発明の第１の参考例の回路図及びこの参考例
の第１，第２の可変抵抗回路の回路図である。
の第１，第２の可変抵抗回路の回路図である。
【図２】本発明の第２の参考例の第１及び第２の可変抵
抗回路の回路図である。
抗回路の回路図である。
【図３】本発明の第１の実施例の回路図である。
【図４】本発明の第２の実施例の回路図及びこの実施例
の供給電圧切換回路の回路図である。
の供給電圧切換回路の回路図である。
【図５】本発明の第３の実施例の回路図である。
【図６】従来の半導体記憶回路の一例を示す回路図であ
る。
る。
１０，１０ａ〜１０ｃ，１０ｘ プレート電圧発生回
路 １１，１１ａ，１２，１２ａ 可変抵抗回路 １３，１３ａ，１３ｂ 切換制御回路 １４ 供給電圧切換回路 １５ 出力電圧切換回路 ＢＬ ビット線 ＭＣ メモリセル Ｒ１，Ｒ２，Ｒ１０ 固定抵抗
路 １１，１１ａ，１２，１２ａ 可変抵抗回路 １３，１３ａ，１３ｂ 切換制御回路 １４ 供給電圧切換回路 １５ 出力電圧切換回路 ＢＬ ビット線 ＭＣ メモリセル Ｒ１，Ｒ２，Ｒ１０ 固定抵抗
Claims (3)
- 【請求項１】 ソース，ドレインの一方をビット線に接
続しゲートを対応するワード線に接続してオン，オフす
るトランジスタ、及び一端をこのトランジスタのソー
ス，ドレインの他方に接続し他端をプレート節点とする
容量素子をそれぞれ含むメモリセルと、一端に所定のレ
ベルの電圧が供給され他端を前記プレート節点に接続し
第１の制御信号に従ってこれら両端間の抵抗値を複数段
に切換える第１の可変抵抗回路と、一端を前記プレーと
節点に接続し他端を基準電位点に接続し第２の制御信号
に従ってこれら両端間の抵抗値を複数段に切換える第２
の可変抵抗回路、並びにテスト信号が非能動レベルのと
きは前記第１及び第２の可変抵抗回路の両端間を互いに
等しい抵抗値となるように制御し前記テスト信号が能動
レベルのときは前記第１及び第２の可変抵抗回路の両端
間を抵抗制御信号に従って異なる抵抗値になるように制
御する前記第１及び第２の制御信号を発生する切換制御
回路を含み前記プレート節点に前記テスト信号及び抵抗
制御信号に応答したプレート電圧を供給するプレート電
圧発生回路とを有する半導体記憶回路において、切換制
御回路が、ｎビットの抵抗制御信号を入力し選択信号に
従って各ｎビットの第１及び第２の制御信号のうちの一
方を全ビット非能動レベルにし他方の全ビットを前記抵
抗制御信号と同一にして出力する選択回路を備えたこと
を特徴とする半導体記憶回路。 - 【請求項２】 ソース，ドレインの一方をビット線に接
続しゲートを対応するワード線に接続してオン，オフす
るトランジスタ、及び一端をこのトランジスタのソー
ス，ドレインの他方に接続し他端をプレート節点とする
容量素子をそれぞれ含むメモリセルと、一端に所定のレ
ベルの電圧が供給され他端を前記プレート節点に接続し
第１の制御信号に従ってこれら両端間の抵抗値を複数段
に切換える第１の可変抵抗回路と、一端を前記プレーと
節点に接続し他端を基準電位点に接続し第２の制御信号
に従ってこれら両端間の抵抗値を複数段に切換える第２
の可変抵抗回路、並びにテスト信号が非能動レベルのと
きは前記第１及び第２の可変抵抗回路の両端間を互いに
等しい抵抗値となるように制御し前記テスト信号が能動
レベルのときは前記第１及び第２の可変抵抗回路の両端
間を抵抗制御信号に従って異なる抵抗値になるように制
御する前記第１及び第２の制御信号を発生す る切換制御
回路を含み前記プレート節点に前記テスト信号及び抵抗
制御信号に応答したプレート電圧を供給するプレート電
圧発生回路とを有する半導体記憶回路において、電圧切
換信号に従って第１の可変抵抗回路の一端に所定のレベ
ルの電圧及びこの電圧の１／２の電圧のうちの一方を選
択して供給する供給電圧切換回路を設け、前記第１の可
変抵抗回路及び第２の可変抵抗回路の一方を固定抵抗に
置換えたことを特徴とする半導体記憶回路。 - 【請求項３】 ソース，ドレインの一方をビット線に接
続しゲートを対応するワード線に接続してオン，オフす
るトランジスタ、及び一端をこのトランジスタのソー
ス，ドレインの他方に接続し他端をプレート節点とする
容量素子をそれぞれ含むメモリセルと、一端に所定のレ
ベルの電圧が供給され他端を前記プレート節点に接続し
第１の制御信号に従ってこれら両端間の抵抗値を複数段
に切換える第１の可変抵抗回路と、一端を前記プレーと
節点に接続し他端を基準電位点に接続し第２の制御信号
に従ってこれら両端間の抵抗値を複数段に切換える第２
の可変抵抗回路、並びにテスト信号が非能動レベルのと
きは前記第１及び第２の可変抵抗回路の両端間を互いに
等しい抵抗値となるように制御し前記テスト信号が能動
レベルのときは前記第１及び第２の可変抵抗回路の両端
間を抵抗制御信号に従って異なる抵抗値になるように制
御する前記第１及び第２の制御信号を発生する切換制御
回路を含み前記プレート節点に前記テスト信号及び抵抗
制御信号に応答したプレート電圧を供給するプレート電
圧発生回路とを有する半導体記憶回路において、第１及
び第２の可変抵抗回路の接続点とプレート節点との間
に、前記第１及び第２の可変抵抗回路の接続点にソース
が接続され第１及び第２の電圧切換信号をゲートに入力
される第１及び第２のトランジスタと，ドレインが前記
第１及び第２のトランジスタのドレインに接続され前記
第１及び第２の電圧切換信号をゲートに入力されソース
を接地電位にする第３及び第４のトランジスタと，ゲー
トを前記第１及び第２のトランジスタのドレインにそれ
ぞれ接続され電源電圧と接地電位点の間に直列接続され
る第５及び第６のトランジスタと、前記第５及び第６の
トランジスタのそれぞれのソースとドレイン間に接続さ
れる抵抗からなる出力電圧切換回路を設け、前記第１及
び第２の可変抵抗回路の一方を固定抵抗に置換えたこと
を特徴とする半導体記憶回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4003443A JP2903824B2 (ja) | 1992-01-13 | 1992-01-13 | 半導体記憶回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4003443A JP2903824B2 (ja) | 1992-01-13 | 1992-01-13 | 半導体記憶回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05205464A JPH05205464A (ja) | 1993-08-13 |
| JP2903824B2 true JP2903824B2 (ja) | 1999-06-14 |
Family
ID=11557494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4003443A Expired - Lifetime JP2903824B2 (ja) | 1992-01-13 | 1992-01-13 | 半導体記憶回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2903824B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19919360C2 (de) * | 1999-04-28 | 2001-09-20 | Infineon Technologies Ag | Integrierter Speicher mit Bitleitungen, Wortleitungen und Plattenleitungen sowie Betriebsverfahren für einen entsprechenden Speicher |
| JP2006323949A (ja) * | 2005-05-20 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びそのテスト方法 |
| KR100776750B1 (ko) * | 2006-06-08 | 2007-11-19 | 주식회사 하이닉스반도체 | 반도체 메모리의 기준전압 발생장치 및 방법 |
| JP2009003886A (ja) * | 2007-06-25 | 2009-01-08 | Samsung Electronics Co Ltd | 電圧レギュレータ回路 |
-
1992
- 1992-01-13 JP JP4003443A patent/JP2903824B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05205464A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4616143A (en) | High voltage bootstrapping buffer circuit | |
| KR100320893B1 (ko) | 강유전체 기억 장치 | |
| KR950030360A (ko) | 반도체 기억장치 | |
| KR950006850A (ko) | 선택기 회로 | |
| KR100190080B1 (ko) | 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로 | |
| US6262910B1 (en) | Semiconductor memory device having a ferroelectric memory capacitor | |
| US5721699A (en) | Ferroelectric memory with feedback circuit | |
| US4742486A (en) | Semiconductor integrated circuit having function for switching operational mode of internal circuit | |
| EP0121394A2 (en) | Static semiconductor memory device incorporating redundancy memory cells | |
| JP2658916B2 (ja) | 半導体装置の電源切り換え回路 | |
| GB2159013A (en) | A mos amplifier and semiconductor memory using the same | |
| JP2903824B2 (ja) | 半導体記憶回路 | |
| US5786719A (en) | Mode setting circuit and mode setting apparatus used to select a particular semiconductor function | |
| JPH11232869A (ja) | 半導体回路装置 | |
| KR100210627B1 (ko) | 반도체 메모리 장치 | |
| US4875195A (en) | Semiconductor device with a reference voltage generator | |
| US5623440A (en) | Multiple-bit random access memory cell | |
| US5898316A (en) | Mode setting circuit of semiconductor device | |
| US6181610B1 (en) | Semiconductor device having current auxiliary circuit for output circuit | |
| US4006458A (en) | Detector circuit | |
| US6263460B1 (en) | Microcontroller architecture and associated method providing for testing of an on-chip memory device | |
| JPH08195079A (ja) | 半導体記憶装置 | |
| JPH0574158B2 (ja) | ||
| US6191987B1 (en) | Semiconductor memory test circuit | |
| US6697279B2 (en) | Ferroelectric read/write memory with series-connected memory cells (CFRAM) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990223 |