JP2016134515A - メモリセルおよびメモリ装置 - Google Patents
メモリセルおよびメモリ装置 Download PDFInfo
- Publication number
- JP2016134515A JP2016134515A JP2015008603A JP2015008603A JP2016134515A JP 2016134515 A JP2016134515 A JP 2016134515A JP 2015008603 A JP2015008603 A JP 2015008603A JP 2015008603 A JP2015008603 A JP 2015008603A JP 2016134515 A JP2016134515 A JP 2016134515A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- resistance state
- memory
- antifuse
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 8
- 230000017525 heat dissipation Effects 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 238000003860 storage Methods 0.000 description 104
- 230000004048 modification Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 238000009826 distribution Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
- G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/74—Array wherein each memory cell has more than one access device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Read Only Memory (AREA)
Abstract
【課題】サイズを小さくすることができるメモリセルを提供する。
【解決手段】一端が互いに接続された複数の経路のそれぞれに挿入されたアンチヒューズ(記憶素子)21A、21Bと、複数の経路のうちの少なくとも1つに挿入された抵抗素子22A、22Bと、オン状態になることにより、第1の接続端子と、複数の経路の一端とを接続する選択トランジスタ23とを備える。アンチヒューズは、一端が互いに接続された複数の経路のそれぞれに挿入されたものである。抵抗素子は、複数の経路のうちの少なくとも1つに挿入されたものである。選択トランジスタは、オン状態になることにより、第1の接続端子と、複数の経路の一端とを接続するものである。
【選択図】図2
【解決手段】一端が互いに接続された複数の経路のそれぞれに挿入されたアンチヒューズ(記憶素子)21A、21Bと、複数の経路のうちの少なくとも1つに挿入された抵抗素子22A、22Bと、オン状態になることにより、第1の接続端子と、複数の経路の一端とを接続する選択トランジスタ23とを備える。アンチヒューズは、一端が互いに接続された複数の経路のそれぞれに挿入されたものである。抵抗素子は、複数の経路のうちの少なくとも1つに挿入されたものである。選択トランジスタは、オン状態になることにより、第1の接続端子と、複数の経路の一端とを接続するものである。
【選択図】図2
Description
本開示は、アンチヒューズを有するメモリセル、およびそのようなメモリセルを備えたメモリ装置に関する。
電子機器には、しばしば、電源がオフになっても情報を保存することが可能な不揮発性のメモリが集積される。このような不揮発性メモリには、例えば、1回のみデータの書き込みが可能なOTP(One Time Programmable)メモリがある。OTPメモリを構成する記憶素子の一つに、アンチヒューズがある。アンチヒューズは、ストレスを印加することにより抵抗状態が高抵抗状態(非導通状態)から低抵抗状態(導通状態)に変化するものである。例えば、特許文献1,2には、アンチヒューズを用いたメモリ装置が開示されている。
ところで、メモリ装置は一般に小さい面積で形成されることが望まれており、さらにサイズを小さくすることが期待されている。
本開示はかかる問題点に鑑みてなされたもので、その目的は、サイズを小さくすることができるメモリセルおよびメモリ装置を提供することにある。
本開示のメモリセルは、アンチヒューズと、抵抗素子と、選択トランジスタとを備えている。アンチヒューズは、一端が互いに接続された複数の経路のそれぞれに挿入されたものである。抵抗素子は、複数の経路のうちの少なくとも1つに挿入されたものである。選択トランジスタは、オン状態になることにより、第1の接続端子と、複数の経路の一端とを接続するものである。
本開示のメモリ装置は、メモリセルと、メモリセルを制御する制御部とを備えている。メモリセルは、アンチヒューズと、抵抗素子と、選択トランジスタとを備えている。アンチヒューズは、一端が互いに接続された複数の経路のそれぞれに挿入されたものである。抵抗素子は、複数の経路のうちの少なくとも1つに挿入されたものである。選択トランジスタは、オン状態になることにより、第1の接続端子と、複数の経路の一端とを接続するものである。
本開示のメモリセルおよびメモリ装置では、アンチヒューズが、複数の経路のそれぞれに挿入され、抵抗素子が、複数の経路のうちの少なくとも1つに挿入される。そして、複数の経路の一端は互いに接続され、その一端には選択トランジスタが接続される。
本開示のメモリセルおよびメモリ装置によれば、一端が互いに接続された複数の経路のそれぞれにアンチヒューズを挿入し、複数の経路のうちの少なくとも1つに抵抗素子を挿入したので、サイズを小さくすることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態(冗長性を有するメモリ装置)
2.第2の実施の形態(各メモリセルに複数のビットデータを記憶するメモリ装置)
1.第1の実施の形態(冗長性を有するメモリ装置)
2.第2の実施の形態(各メモリセルに複数のビットデータを記憶するメモリ装置)
<1.第1の実施の形態>
[構成例]
図1は、第1の実施の形態に係るメモリ装置(メモリ装置1)の一構成例を表すものである。メモリ装置1は、記憶素子としてアンチヒューズを用いた、冗長性を有するメモリ装置である。メモリ装置1は、メモリセルアレイ10と、ワード線駆動部11と、ビット線駆動部12と、センスアンプ13とを備えている。
[構成例]
図1は、第1の実施の形態に係るメモリ装置(メモリ装置1)の一構成例を表すものである。メモリ装置1は、記憶素子としてアンチヒューズを用いた、冗長性を有するメモリ装置である。メモリ装置1は、メモリセルアレイ10と、ワード線駆動部11と、ビット線駆動部12と、センスアンプ13とを備えている。
メモリセルアレイ10は、マトリクス状に配置された複数のメモリセル20を有している。また、メモリセルアレイ10は、行方向(横方向)に延伸する複数のワード線WLと、列方向(縦方向)に延伸する複数のビット線BLおよび複数のソース線SLとを有している。各ワード線WLの一端はワード線駆動部11に接続され、各ビット線BLの一端はビット線駆動部12に接続され、各ソース線SLの一端はセンスアンプ13に接続されている。各メモリセル20は、ワード線WL、ビット線BL、およびソース線SLに接続されている。
図2は、メモリセル20の一構成例を表すものである。メモリセル20は、記憶素子21A,21Bと、抵抗素子22A,22Bと、選択トランジスタ23とを有している。
記憶素子21A,21Bは、アンチヒューズとして機能するものである。記憶素子21A,21Bは、2つの端子を有するものである。記憶素子21Aの一端は、記憶素子21Bの一端に接続されるとともにビット線BLに接続され、他端は抵抗素子22Aの一端に接続されている。記憶素子21Bの一端は、記憶素子21Aの一端に接続されるとともにビット線BLに接続され、他端は抵抗素子22Bの一端に接続されている。記憶素子21A,21Bは、両端子間にストレス電圧を印加することにより、抵抗状態が高抵抗状態(非導通状態)から低抵抗状態(導通状態)に変化するものである。このように、記憶素子21A,21Bは、抵抗状態により情報(ビットデータ)をそれぞれ記憶するようになっている。
また、記憶素子21A,21Bは、抵抗状態を変化させるのに必要なストレス電圧(しきい値Vth)が互いに異なるものである。具体的には、記憶素子21Aのしきい値VthAは、記憶素子21Bのしきい値VthBよりも低く設定されている。これにより、メモリ装置1では、後述するように、選択トランジスタ23、およびビット線駆動部12のドライバおよびセンスアンプ13のサイズを小さくすることができるようになっている。
図3A,3Bは、記憶素子21Aの要部断面構造の一例を表すものであり、図3Aは高抵抗状態における構造を示し、図3Bは低抵抗状態における構造を示す。記憶素子21Aは、P型の半導体基板100P上に一様に形成された絶縁層101の上の、素子分離用の絶縁層102によって囲まれた領域に形成される。すなわち、メモリ装置1は、SOI(Silicon on Insulator)構造を有するものである。なお、メモリ装置1は、一般的なCMOS(Complementary Metal Oxide Semiconductor)製造工程を用いて形成することができる。
記憶素子21Aは、半導体層110P,111N,112Nと、誘電膜121と、導電膜122と、電極131,132とを有している。記憶素子21Aは、いわゆるMOS構造を有するものである。
半導体層110Pは、絶縁層102によって囲まれた領域に形成されたP型の半導体層であり、いわゆるPウェルを構成するものである。この半導体層110Pは、記憶素子21Aのいわゆるバックゲートとして機能するものである。この半導体層110Pは、シリコン(Si)にホウ素(B)等の不純物をドープさせた半導体材料からなるものである。なお、この半導体層110Pには、図示しないコンタクトを介して0Vの電圧が印加されている。
半導体層111N,112Nは、半導体層110P内に形成されたN型の半導体層である。半導体層111Nと半導体層112Nとは、所定の間隔を隔てて分離して配設されている。半導体層111N,112Nは、例えば、シリコンにヒ素(As)やリン(P)等の不純物をドープした半導体材料からなるものであり、その厚さは50nm〜200nm程度である。このような半導体層111N,112Nは、例えばセルフアライン(自己整合)による手法や、フォトレジストや酸化膜などのマスクパターンを用いた手法により、容易に形成することができる。半導体層111Nと半導体層112Nとの間の距離Lは、可能な限り短くすることが望ましい。具体的には、例えば、その製造工程における最小加工寸法とすることができる。もしくは、半導体層111Nと半導体層112Nが正常に分離形成される範囲内で、最小加工寸法よりもさらに短くすることが好ましい。これにより、記憶素子21Aの素子サイズを小さくすることができるとともに、後述するフィラメントFをより形成しやすくすることができる。
誘電膜121は、半導体層111Nと半導体層112Nとの間の領域における半導体層110Pの上、および半導体層111N,112Nの一部の上に形成されている。誘電膜121は、例えば、酸化シリコン(SiO2)などにより構成され、その厚さは数nm〜20nm程度である。
導電膜122は、誘電膜121の上に形成されている。導電膜122は、例えば多結晶シリコンやシリサイド金属などの導電性材料からなり、その厚さは50nm〜500nm程度である。導電膜122は、この例では、電気的にフローティング状態になっている。
絶縁層130は、半導体層111N〜113N、導電膜12、絶縁層102などを覆うように設けられている。この絶縁層130は、例えば、酸化シリコンなどの絶縁材料からなり、その厚さは50nm〜1000nm程度である。
電極131は、半導体層111N上において、この半導体層111Nと電気的に接続するように設けられている。この電極131は、絶縁層130を貫通するように形成されており、絶縁層130上に設けられた導電膜141に接続されている。この導電膜141は、ビット線BLへと導かれている。同様に、電極132は、半導体層112N上において、この半導体層112Nと電気的に接続するように設けられている。この電極132は、絶縁層130を貫通するように形成されており、絶縁層130上に設けられた導電膜142に接続されている。この導電膜142は、抵抗素子22Aの一端へと導かれている。電極131,132は、例えばタングステン(W)により構成され、導電膜141,142は、例えばアルミニウム(Al)により構成されている。
図3Aに示したような記憶素子21Aでは、電極131,132間の抵抗値は高い。このような記憶素子21Aに対して、書込動作において、電極131,132間にストレス電圧を印加すると、図3Bに示したように、半導体層111N,110P,112Nの表面にフィラメントFが形成される。具体的には、まず、電極131,132間のストレス電圧により、電極131,132間に電流が流れ、発熱が生じる。そして、電極131,132の一部がこの発熱により融解し、フィラメントFを形成する。すなわち、フィラメントFは、導電性の材料を含んでいる。よって、書込動作後は、電極131,132間の抵抗値が低くなる。このように、記憶素子21Aは、書込動作において、フィラメントFが形成されることにより、抵抗状態が高抵抗状態から低抵抗状態に変化するようになっている。
以上、記憶素子21Aを例に説明したが、記憶素子21Bについてもほぼ同様である。ただし、記憶素子21Aのしきい値VthAを、記憶素子21Bのしきい値VthBよりも低くするために、記憶素子21Aは、例えば、記憶素子21Bに比べて熱が逃げにくいように構成されている。これにより、記憶素子21Aでは、記憶素子21Bに比べて、書込動作において、フィラメントFを形成しやすくすることができるため、しきい値VthAを低くすることができる。具体的には、例えば、記憶素子21Aに接続される導電膜141,142の面積を、記憶素子21Bに接続される導電膜141,142の面積よりも小さくすることができる。また、記憶素子21Aにおける半導体層110Pの体積(アクティブ体積)を、記憶素子21Bにおける半導体層110Pの体積よりも小さくすることができる。
また、記憶素子21Aにおける半導体層111Nと半導体層112Nとの間の距離Lを、記憶素子21Bにおける半導体層111Nと半導体層112Nとの間の距離Lよりも短くしてもよい。これにより、記憶素子21Aでは、記憶素子21Bに比べて、電界が強くなるため、フィラメントFをより形成しやすくすることができ、しきい値VthAを低くすることができる。
また、例えば、記憶素子21A,21Bを、異なるプロセス条件で形成することにより、記憶素子21Aのしきい値VthAを、記憶素子21Bのしきい値VthBよりも低くしてもよい。なお、この場合には、製造工程の追加や変更等が必要となる。
抵抗素子22A(図2)の一端は記憶素子21Aの他端に接続され、他端は、抵抗素子22Bの他端に接続されるとともに選択トランジスタ23のドレインに接続されている。抵抗素子22Bの一端は記憶素子21Bの他端に接続され、他端は、抵抗素子22Aの他端に接続されるとともに選択トランジスタ23のドレインに接続されている。抵抗素子22A,21Bは、例えばポリシリコンにより構成されるものである。なお、これに限定されるものではなく、これに代えて、例えば、いわゆる拡散抵抗やバラスト抵抗を用いてもよい。この例では、抵抗素子22Aの抵抗値を、抵抗素子22Bの抵抗値と等しくしている。抵抗素子22A,22Bの抵抗値Rは、記憶素子21A,21Bの低抵抗状態における抵抗値Rtrm、および選択トランジスタ23のオン状態における抵抗値Ronを用いて、以下の式を満たすように設定される。
Rtrm + R >> Ron ・・・(1)
これにより、後述するように、記憶素子21BにフィラメントFを形成しやすくすることができるようになっている。
Rtrm + R >> Ron ・・・(1)
これにより、後述するように、記憶素子21BにフィラメントFを形成しやすくすることができるようになっている。
選択トランジスタ23は、この例ではN型のMOSトランジスタであり、ドレインが抵抗素子22Aの他端および抵抗素子22Bの他端に接続され、ゲートはワード線WLに接続され、ソースはソース線SLに接続されている。選択トランジスタ23のゲート幅Wは、例えば40[μm]である。
ワード線駆動部11(図1)は、ワード線WLを駆動することにより、メモリセルアレイ10における書込動作および読出動作を制御するものである。具体的には、ワード線駆動部11は、この例では、ワード線WLの電圧を高レベルに設定することにより、書込動作および読出動作の対象となるメモリセル20を含む1行(1ワード)を選択するようになっている。
ビット線駆動部12は、ビット線BLを駆動することにより、メモリセルアレイ10における書込動作を制御するものである。具体的には、ビット線駆動部12が、ビット線BLの電圧VBLを正の電圧VW(VW>0)に設定することにより、選択された1行のうちの、書込動作の対象となるメモリセル20を選択するとともに、そのメモリセル20の記憶素子21A,21Bにストレス電圧を印加するようになっている。電圧VWは、例えば、6[V]にすることができる。また、ビット線駆動部12は、読出動作を行う場合には、全てのビット線BLの電圧VBLを0Vに設定するようになっている。
センスアンプ13は、ソース線SLを駆動することにより、メモリセルアレイ10における読出動作を制御するものである。具体的には、センスアンプ13は、ソース線SLの電圧VSLを正の電圧VR(VR>0)に設定するとともに、そのソース線SLに流れる読出電流IRを検出することにより、読出動作の対象となるメモリセル20に記憶された情報を読み出すものである。電圧VRは、例えば、1.8[V]にすることができる。また、センスアンプ13は、書込動作を行う場合には、全てのソース線SLの電圧VSLを0Vに設定するようになっている。
この構成により、書込動作の対象となるメモリセル20では、記憶素子21A,21Bの一端に電圧VW(ストレス電圧)が印加されるとともに、抵抗素子22A,22Bの他端には選択トランジスタ23を介して0Vが印加される。これにより、2つの記憶素子21A,21Bの抵抗状態が高抵抗状態から低抵抗状態に変化する。このように、メモリセル20は冗長性を有するものである。すなわち、例えば、書込動作において、なんらかの事情で、2つの記憶素子21A,21Bのうちの一方の抵抗状態を低抵抗状態に変化させることができなかった場合でも、他方の抵抗状態を低抵抗状態に変化させることにより、そのメモリセル20全体の抵抗状態を低抵抗状態にすることができる。また、例えば、2つの記憶素子21A,21Bの抵抗状態を低抵抗状態に変化させたあと、なんらかの事情により、2つの記憶素子21A,21Bの一方がオープン状態になってしまった場合でも、そのメモリセル20全体の抵抗状態を低抵抗状態にすることができる。このように、メモリ装置1では、冗長性を有するようにしたので、不測の事態が生じても、データを喪失するおそれを低減することができるようになっている。
また、読出動作の対象となるメモリセル20では、記憶素子21A,21Bの一端に0Vが印加されるとともに、抵抗素子22A,22Bの他端には選択トランジスタ23を介して電圧VRが印加される。これにより、メモリセル20では、記憶素子21A,21Bにおける抵抗状態に応じた読出電流IRが生じる。すなわち、記憶素子21A,21Bの両方の抵抗状態が高抵抗状態である場合には、メモリセル20全体の抵抗状態は高抵抗状態であるため、読出電流IRは小さくなる。一方、記憶素子21A,21Bのうちの少なくとも一方の抵抗状態が低抵抗状態である場合は、メモリセル20全体の抵抗状態は低抵抗状態であるため、読出電流IRは大きくなる。センスアンプ13は、この読出電流IRを検出することにより、メモリセル20に記憶された情報を読み出すようになっている。
ここで、記憶素子21A,21Bは、本開示における「アンチヒューズ」の一具体例に対応する。
[動作および作用]
続いて、本実施の形態のメモリ装置1の動作および作用について説明する。
(全体動作概要)
まず、図1を参照して、メモリ装置1の全体動作概要を説明する。書込動作では、ワード線駆動部11は、ワード線WLを駆動することにより、メモリセルアレイ10における書込動作を制御する。ビット線駆動部12は、ビット線BLを駆動することにより、メモリセルアレイ10における書込動作を制御する。書込動作の対象となるメモリセル20では、記憶素子21A,21Bの一端に電圧VW(ストレス電圧)が印加されるとともに、抵抗素子22A,22Bの他端には選択トランジスタ23を介して0Vが印加される。これにより、2つの記憶素子21A,21Bの抵抗状態が高抵抗状態から低抵抗状態に変化し、メモリセル20に情報が書き込まれる。
続いて、本実施の形態のメモリ装置1の動作および作用について説明する。
(全体動作概要)
まず、図1を参照して、メモリ装置1の全体動作概要を説明する。書込動作では、ワード線駆動部11は、ワード線WLを駆動することにより、メモリセルアレイ10における書込動作を制御する。ビット線駆動部12は、ビット線BLを駆動することにより、メモリセルアレイ10における書込動作を制御する。書込動作の対象となるメモリセル20では、記憶素子21A,21Bの一端に電圧VW(ストレス電圧)が印加されるとともに、抵抗素子22A,22Bの他端には選択トランジスタ23を介して0Vが印加される。これにより、2つの記憶素子21A,21Bの抵抗状態が高抵抗状態から低抵抗状態に変化し、メモリセル20に情報が書き込まれる。
読出動作では、ワード線駆動部11が、ワード線WLを駆動することにより、メモリセルアレイ10における読出動作を制御する。センスアンプ13は、ソース線SLを駆動することにより、メモリセルアレイ10における読出動作を制御する。読出動作の対象となるメモリセル20では、記憶素子21A,21Bの一端に0Vが印加されるとともに、抵抗素子22A,22Bの他端には選択トランジスタ23を介して電圧VRが印加される。これにより、メモリセル20では、記憶素子21A,21Bにおける抵抗状態に応じた読出電流IRが生じる。センスアンプ13は、この読出電流IRを検出することにより、メモリセル20に記憶された情報を読み出す。
(書込動作)
次に、メモリセル20に対する書込動作を詳細に説明する。
次に、メモリセル20に対する書込動作を詳細に説明する。
図4は、書込動作における、メモリセル20のタイミング波形図を表すものである。図5A,5Bは、メモリセル20に対する書込動作を表すものであり、図5Aは、あるタイミングにおける状態を示し、図5Bは、図5Aよりも後のタイミングにおける状態を示す。図5A,5Bでは、選択トランジスタ23を、オンオフ状態を示すスイッチとして示している。
書込動作では、センスアンプ13が、ソース線SLの電圧VSLを0Vに設定するとともに、図4に示すように、ビット線駆動部12が、ビット線BLの電圧VBLを電圧VWに設定する。その際、電圧VBLは、ビット線BL自体の抵抗成分や負荷に応じた時定数で変化する。
そして、タイミングt1において、ビット線BLの電圧VBLが記憶素子21Aのしきい値VthAに到達すると、図5Aに示すように、記憶素子21A、抵抗素子22A、選択トランジスタ23の順に、大きな書込電流IWAが流れる。すなわち、このとき、記憶素子21AにフィラメントFが形成され、記憶素子21Aの抵抗状態が高抵抗状態から低抵抗状態(抵抗値Rtrm)に変化する。そして、その後、図4に示したように、書込電流IWAの電流値は減少し、低抵抗状態における抵抗値Rtrmに応じた値になる。
次に、タイミングt2において、ビット線BLの電圧VBLが記憶素子21Bのしきい値VthBに到達すると、図5Bに示すように、記憶素子21B、抵抗素子22B、選択トランジスタ23の順に、大きな書込電流IWBが流れる。すなわち、このとき、記憶素子21BにフィラメントFが形成され、記憶素子21Bの抵抗状態が高抵抗状態から低抵抗状態(抵抗値Rtrm)に変化する。そして、その後、図4に示したように、書込電流IWBの電流値は減少し、低抵抗状態における抵抗値Rtrmに応じた値になる。
このように、メモリ回路20には、書込電流IWAおよび書込電流IWBが流れる。すなわち、選択トランジスタ23には、書込電流IWAと書込電流IWBとの合計電流である書込電流IW(=IWA+IWB)(図4)が流れる。ビット線駆動部12のドライバは、この書込電流IWをメモリ回路20に供給し、センスアンプ13は、この書込電流IWをシンクする。
このように、メモリ装置1では、記憶素子21Aのしきい値VthAと記憶素子21Bのしきい値VthBとが互いに異なるようにした。これにより、メモリ装置1では、記憶素子21Aに大きな書込電流IWAが流れるタイミングt1と、記憶素子21Bに大きな書込電流IWBが流れるタイミングt2とをずらすことができる。その結果、メモリ装置1では、図4に示したように、書込電流IW(=IWA+IWB)のピーク値を低く抑えることができる。
すなわち、例えば、仮に、記憶素子21Aのしきい値VthAと記憶素子21Bのしきい値VthBとを互いに等しくした場合には、記憶素子21A,21Bには、同じタイミングでフィラメントFが形成されるため、同じタイミングで大きな書込電流IWA,IWBが流れる。すなわち、書込電流IW(=IWA+IWB)のピーク値が大きくなってしまう。よって、このような大きな書込電流を流すことができるように、選択トランジスタ23のゲート幅Wを広くする必要があり、メモリセルのサイズが大きくなってしまうおそれがある。さらに、ビット線駆動部12のドライバおよびセンスアンプ13もこのような大きな書込電流を扱うことができるようにする必要があるため、ビット線駆動部12およびセンスアンプ13のサイズが大きくなってしまうおそれがある。
一方、メモリ装置1では、記憶素子21Aのしきい値VthAと記憶素子21Bのしきい値VthBとが互いに異なるようにしたので、大きな書込電流IWA,IWBが流れるタイミングを互いにずらすことができ、書込電流IWのピーク値を低く抑えることができる。その結果、メモリ装置1では、選択トランジスタ23のゲート幅Wを狭くすることができ、メモリセル20のサイズを小さくすることができる。さらに、ビット線駆動部12およびセンスアンプ13のサイズも小さくすることができる。
このように、大きな書込電流IWA,IWBが流れるタイミングを互いにずらすためには、設計段階において、例えば、製造工程におけるプロセスばらつきを考慮する必要がある。
図6は、書込電流IWAがピークになるタイミングt1の分布DAと、書込電流IWBがピークになるタイミングt2の分布DBを表すものである。製造工程におけるプロセスばらつきを考慮すると、タイミングt1は分布DAのように分布し、同様に、タイミングt2は分布DBのように分布する。このような場合、分布DAと分布DBが時間軸上で重ならないようにすることが望ましい。さらに、分布DAと分布DBとが、時間軸上で重ならないように、マージンMを設けることが好ましい。これにより、例えば、プロセスがばらついても、大きな書込電流IWA,IWBが流れるタイミングを互いにずらすことができる。
また、メモリ装置1では、しきい値が低い記憶素子21Aに抵抗素子22Aを接続するようにした。これにより、例えば、図5Aのように、記憶素子21AにフィラメントFが形成され、記憶素子21Aの抵抗状態が低抵抗状態(抵抗値Rtrm)になっても、しきい値が高い記憶素子21Bの両端間の電圧差を大きい値に保つことができるため、記憶素子21BにフィラメントFを形成することができる。すなわち、例えば、抵抗素子22Aを設けない場合には、記憶素子21Aの抵抗状態が低抵抗状態(抵抗値Rtrm)になると、記憶素子21Bの両端間の電圧差が低下してしまう。この場合には、記憶素子21BにフィラメントFが形成されないおそれがあり、冗長性の意義が失われてしまう。一方、メモリ装置1では、抵抗素子22Aを設けたので、記憶素子21Bにおいて、フィラメントFを形成しやすくすることができる。
具体的には、例えば、ビット線BLの電圧VBLを6[V]にし、選択トランジスタ23のオン状態における抵抗値Ronを150[Ω]にし、記憶素子21Aの低抵抗状態における抵抗値Rtrmを1k[Ω]にし、抵抗素子22Aの抵抗値Rを3k[Ω]にした場合、記憶素子21Aの一端と抵抗素子22Aの他端との間の電圧差は5.8[V]となる。このように、抵抗素子22Aの抵抗値Rを、式1を満たすような抵抗値Rにすることにより、記憶素子21Bの両端間の電圧差を、大きい値に保つことができる。例えば、シート抵抗が2k[Ω/□]であるポリシリコンを用いて3k[Ω]の抵抗値Rを有する抵抗素子22Aを構成する場合には、抵抗素子22Aのサイズは、例えば、幅が3[μm]、長さが[2μm]のサイズになる。すなわち、このような抵抗素子22Aを設けても、選択トランジスタ23の素子サイズより十分に小さいため、メモリセル20のサイズへの影響は少ない。つまり、抵抗素子22Aを設けることにより、メモリセル20のサイズへの影響を抑えつつ、記憶素子21BにフィラメントFを形成しやすくすることができる。なお、抵抗素子22Aの抵抗値Rを大きくしすぎると、記憶素子21AにおいてフィラメントFを形成しにくくなる。よって、抵抗素子22Aの抵抗値Rは、式1を満たしつつ、記憶素子21AにおいてフィラメントFを形成できるような値が望ましい。
また、メモリ装置1では、抵抗素子22Aと同じ抵抗値Rの抵抗素子22Bを設けるようにしたので、設計しやすくすることができる。すなわち、書込電流IWAがピークになるタイミングt1は、記憶素子21Aのしきい値VthAの他、抵抗素子22Aの抵抗値によっても影響を受ける。同様に、書込電流IWBがピークになるタイミングt2は、記憶素子21Bのしきい値VthBの他、抵抗素子22Bの抵抗値によっても影響を受ける。メモリ装置1では、抵抗素子22A,22Bの抵抗値を互いに等しくしたので、タイミングt1とタイミングt2とのタイミング差における、抵抗素子22A,22Bの影響を小さくすることができるため、設計しやすくすることができる。
(読出動作)
書込動作が行われていないメモリセル20では、記憶素子21A,21Bの両方の抵抗状態が高抵抗状態である(ケースC1)。一方、書込動作が行われたメモリセル20では、記憶素子21A,21Bの両方の抵抗状態が低抵抗状態である(ケースC3)。また、例えば、書込動作が行われたが、その書込動作が不十分であった場合には、記憶素子21A,21Bのうちの一方の抵抗状態が高抵抗状態であり、他方の抵抗状態が低抵抗状態である場合がある(ケースC2)。また、書込動作が正常に行われ、記憶素子21A,21Bの両方の抵抗状態が低抵抗状態になった後、なんらかの事情により、記憶素子21A,21Bのうちの一方がオープン状態になった場合も、このケースC2に該当する。以下に、これらのケースC1〜C3における読出動作をそれぞれ説明する。
書込動作が行われていないメモリセル20では、記憶素子21A,21Bの両方の抵抗状態が高抵抗状態である(ケースC1)。一方、書込動作が行われたメモリセル20では、記憶素子21A,21Bの両方の抵抗状態が低抵抗状態である(ケースC3)。また、例えば、書込動作が行われたが、その書込動作が不十分であった場合には、記憶素子21A,21Bのうちの一方の抵抗状態が高抵抗状態であり、他方の抵抗状態が低抵抗状態である場合がある(ケースC2)。また、書込動作が正常に行われ、記憶素子21A,21Bの両方の抵抗状態が低抵抗状態になった後、なんらかの事情により、記憶素子21A,21Bのうちの一方がオープン状態になった場合も、このケースC2に該当する。以下に、これらのケースC1〜C3における読出動作をそれぞれ説明する。
図7A〜7Cは、メモリセル20に対する読出動作を表すものであり、図7Aは、ケースC1の場合を示し、図7Bは、ケースC2の場合を示し、図7Cは、ケースC3の場合を示す。図7Bに示したケースC2は、記憶素子21Aの抵抗状態が低抵抗状態であり、記憶素子21Bの抵抗状態が高抵抗状態であるケースである。なお、図7A〜7Cでは、選択トランジスタ23を、オンオフ状態を示すスイッチとして示している。また、この例では、選択トランジスタ23のオン状態における抵抗値Ronを150[Ω]にし、記憶素子21A,21Bの高抵抗状態における抵抗値を10,000[kΩ]にし、低抵抗状態における抵抗値Rtrmを1[kΩ]にし、抵抗素子22A,22Bの抵抗値Rを3k[Ω]にしている。
読出動作では、ビット線駆動部12が、ビット線BLの電圧VBLを0Vに設定するとともに、センスアンプ13が、ソース線SLの電圧VSLを電圧VRに設定する。これにより、メモリセル20では、記憶素子21A,21Bにおける抵抗状態に応じた読出電流IRが生じる。センスアンプ13は、この読出電流IRを検出することにより、メモリセル20に記憶された情報を読み出す。
ケースC1では、図7Aに示したように、記憶素子21Aの抵抗値と抵抗素子22Aの抵抗値との合計値は、10,003[kΩ](=10,000[kΩ]+3[kΩ])であり、記憶素子21Bの抵抗値と抵抗素子22Bの抵抗値との合計値は、10,003[kΩ](=10,000[kΩ]+3[kΩ])である。よって、メモリセル20全体の抵抗値は5,003[kΩ]である。メモリセル20には、この抵抗値に応じた読出電流IRが流れる。電圧VRが1.8Vである場合には、読出電流IRの値は0.4[μA](=1.8[V]/5,003[kΩ])である。
ケースC2では、図7Bに示したように、記憶素子21Aの抵抗値と抵抗素子22Aの抵抗値との合計値は、4[kΩ](=1[kΩ]+3[kΩ])であり、記憶素子21Bの抵抗値と抵抗素子22Bの抵抗値との合計値は、10,003[kΩ](=10,000[kΩ]+3[kΩ])である。よって、メモリセル20全体の抵抗値は5[kΩ]である。電圧VRが1.8Vである場合の読出電流IRの値は360[μA](=1.8[V]/5[kΩ])である。すなわち、この例では、ケースC2における読出電流IRの値は、ケースC1における読出電流IRの値の約1,000倍である。
ケースC3では、図7Cに示したように、記憶素子21Aの抵抗値と抵抗素子22Aの抵抗値との合計値は、4[kΩ](=1[kΩ]+3[kΩ])であり、記憶素子21Bの抵抗値と抵抗素子22Bの抵抗値との合計値は、4[kΩ](=1[kΩ]+3[kΩ])である。よって、メモリセル20全体の抵抗値は3[kΩ]である。電圧VRが1.8Vである場合の読出電流IRの値は600[μA](=1.8[V]/3[kΩ])である。すなわち、この例では、ケースC3における読出電流IRの値は、ケースC1における読出電流IRの値の約1,000倍である。
図8は、ケースC1〜C3における読出電流IRを表すものである。図8に示したように、ケースC2,C3では、ケースC1に比べて、読出電流IRが大きい。よって、センスアンプ13は、ケースC1における読出電流IRと、ケースC2,C3における読出電流IRの間にしきい電流Ithを設定し、読出電流IRとこのしきい電流Ithとを比較することにより、メモリセル20に書き込まれた情報を読み出すことができる。これにより、メモリ装置1では、記憶素子21A,21Bの両方の抵抗状態が高抵抗状態であるか(ケースC1)、または、記憶素子21A,21Bのうちの少なくとも一方の抵抗状態が低抵抗状態であるか(ケースC2,C3)を判別することができる。すなわち、メモリ装置1では、ケースC2のように、書込動作において、なんらかの事情により、記憶素子21A,21Bのうちの一方のみしか抵抗状態を低抵抗状態にすることができなかった場合や、あるいは、正常な書込動作の後に、なんらかの事情により、記憶素子21A,21Bのうちの一方がオープン状態になった場合でも、正常な書込動作が行われた場合(ケースC3)と同様に、読出電流IRがしきい電流Ithを上回る。このように、メモリ装置1では、冗長性を有するようにしたので、不測の事態が生じても、データを喪失するおそれを低減することができる。
また、メモリ装置1では、記憶素子21Aと記憶素子21Bとを抵抗素子22A,22Bを介して並列接続したので、構成をシンプルにすることができる。すなわち、冗長性を有するメモリ装置としては、例えば、1つの記憶素子と1つの選択トランジスタを用いてメモリセルを構成し、2つのメモリセルに同じ情報を記憶するように構成してもよい。しかしながら、この構成では、その2つのメモリセルから読み出した情報に基づいて、少なくとも一方に対して書込動作が行われていることを判定する判定回路が必要になる。よって、この場合には、構成が複雑になり、メモリ装置のサイズが大きくなるおそれがある。一方、メモリ装置1では、記憶素子21Aと記憶素子21Bとを抵抗素子22A,22Bを介して並列接続したので、記憶素子21,21Bのうちの少なくとも一方が低抵抗状態であれば、メモリセル20全体の抵抗状態は低抵抗状態になる。よって、判定回路を省くことができるため、構成をシンプルにすることができ、メモリ装置1のサイズを小さくすることができる。
(メモリ装置1のサイズについて)
図9は、メモリ装置のサイズと、メモリ装置に記憶することができるデータのビット数との関係を表すものである。図9に示したように、一般に、メモリ装置では、ビット数が増えるほど、メモリセルの数が増え、メモリ装置全体のサイズが増大する。よって、ビット数が多いメモリ装置では、メモリ装置全体における、メモリセルアレイの占める面積割合が大きい。また、ビット数が少ないメモリ装置では、メモリ装置全体における、メモリセルアレイ以外の部分(ビット線駆動部、ワード線駆動部、センスアンプなど)の占める面積割合が大きい。
図9は、メモリ装置のサイズと、メモリ装置に記憶することができるデータのビット数との関係を表すものである。図9に示したように、一般に、メモリ装置では、ビット数が増えるほど、メモリセルの数が増え、メモリ装置全体のサイズが増大する。よって、ビット数が多いメモリ装置では、メモリ装置全体における、メモリセルアレイの占める面積割合が大きい。また、ビット数が少ないメモリ装置では、メモリ装置全体における、メモリセルアレイ以外の部分(ビット線駆動部、ワード線駆動部、センスアンプなど)の占める面積割合が大きい。
上述したように、メモリ装置1では、メモリセル20に流れる書込電流IWのピーク値を抑えるようにしたので、選択トランジスタ25(メモリセルアレイ10)、ビット線駆動部12、およびセンスアンプ13のサイズを小さくすることができる。さらにメモリ装置1では、記憶素子21Aと記憶素子21Bとを抵抗素子22A,22Bを介して並列接続したので、判定回路を省くことができる。このように、メモリ装置1では、メモリセルアレイ10のサイズと、メモリセルアレイ10以外の部分のサイズとの両方を小さくすることができる。これにより、メモリ装置1では、記憶することができるビット数が多い場合でも少ない場合でも、メモリ装置全体のサイズを小さくすることができる。
[効果]
以上のように本実施の形態では、記憶素子21A,21Bのしきい値が互いに異なるようにしたので、書込電流のピーク値を低く抑えることができ、選択トランジスタ、ビット線駆動部、およびセンスアンプのサイズを小さくすることができる。その結果、メモリ装置全体のサイズを小さくすることができる。
以上のように本実施の形態では、記憶素子21A,21Bのしきい値が互いに異なるようにしたので、書込電流のピーク値を低く抑えることができ、選択トランジスタ、ビット線駆動部、およびセンスアンプのサイズを小さくすることができる。その結果、メモリ装置全体のサイズを小さくすることができる。
本実施の形態では、記憶素子21Aと記憶素子21Bとを抵抗素子22A,22Bを介して並列接続したので、判定回路を省くことができるため、構成をシンプルにすることができるとともに、メモリ装置全体のサイズを小さくすることができる。
本実施の形態では、2つの記憶素子のうちのしきい値が低い記憶素子に抵抗素子を接続するようにしたので、しきい値が高い記憶素子において、フィラメントを形成しやすくすることができる。
[変形例1−1]
上記実施の形態では、メモリセル20に2つの抵抗素子22A,22Bを設けたが、これに限定されるものではなく、例えば、図10に示すメモリセル20Aのように、抵抗素子22Bを省いてもよい。この場合、記憶素子21Bの他端は、抵抗素子22Aの他端に接続されるとともに、選択トランジスタ23のドレインに接続される。このように構成しても、上記実施の形態に係るメモリセル20と同等の効果を得ることができる。
上記実施の形態では、メモリセル20に2つの抵抗素子22A,22Bを設けたが、これに限定されるものではなく、例えば、図10に示すメモリセル20Aのように、抵抗素子22Bを省いてもよい。この場合、記憶素子21Bの他端は、抵抗素子22Aの他端に接続されるとともに、選択トランジスタ23のドレインに接続される。このように構成しても、上記実施の形態に係るメモリセル20と同等の効果を得ることができる。
[変形例1−2]
上記実施の形態では、記憶素子21A、抵抗素子22A、選択トランジスタ23をこの順で接続するとともに、記憶素子21B、抵抗素子22B、選択トランジスタ23をこの順に接続したが、これに限定されるものではなく、これに代えて、図10に示すメモリセル20Bのように、例えば、記憶素子21Aと抵抗素子22Aとを入れ替え、記憶素子21Bと抵抗素子22Bとを入れ替えてもよい。メモリセル20Bでは、抵抗素子22Aの一端は、抵抗素子22Bの一端に接続されるとともにビット線BLに接続され、他端は記憶素子21Aの一端に接続されている。抵抗素子22Bの一端は、抵抗素子22Aの一端に接続されるとともにビット線BLに接続され、他端は記憶素子21Bの一端に接続されている。記憶素子21Aの一端は抵抗素子22Aの他端に接続され、他端は、記憶素子21Bの他端に接続されるとともに選択トランジスタ23のドレインに接続されている。記憶素子21Bの一端は抵抗素子22Bの他端に接続され、他端は、記憶素子21Aの他端に接続されるとともに選択トランジスタ23のドレインに接続されている。
上記実施の形態では、記憶素子21A、抵抗素子22A、選択トランジスタ23をこの順で接続するとともに、記憶素子21B、抵抗素子22B、選択トランジスタ23をこの順に接続したが、これに限定されるものではなく、これに代えて、図10に示すメモリセル20Bのように、例えば、記憶素子21Aと抵抗素子22Aとを入れ替え、記憶素子21Bと抵抗素子22Bとを入れ替えてもよい。メモリセル20Bでは、抵抗素子22Aの一端は、抵抗素子22Bの一端に接続されるとともにビット線BLに接続され、他端は記憶素子21Aの一端に接続されている。抵抗素子22Bの一端は、抵抗素子22Aの一端に接続されるとともにビット線BLに接続され、他端は記憶素子21Bの一端に接続されている。記憶素子21Aの一端は抵抗素子22Aの他端に接続され、他端は、記憶素子21Bの他端に接続されるとともに選択トランジスタ23のドレインに接続されている。記憶素子21Bの一端は抵抗素子22Bの他端に接続され、他端は、記憶素子21Aの他端に接続されるとともに選択トランジスタ23のドレインに接続されている。
[変形例1−3]
上記実施の形態では、図3Aに示したように、メモリ装置1はSOI構造を有するものとしたが、これに限定されるものではない。図12に、本変形例に係るメモリ装置1Cにおける記憶素子31の要部断面構造の一例を示す。この図12は、高抵抗状態における記憶素子31を示すものであり、上記実施の形態に係る図3Aに対応するものである。記憶素子31は、P型の半導体基板100P上の、素子分離用の絶縁層102によって囲まれた領域に形成されるものである。記憶素子31は、半導体層210Pを有している。半導体層210Pは、P型の半導体基板100Pの表面に形成されたP型の半導体層であり、いわゆるPウェルを構成するものである。この半導体層210Pは、記憶素子31のいわゆるバックゲートとして機能するものである。この半導体層210P内には、上記実施の形態に係るメモリ装置1(図3A)と同様に、半導体層111N,112Nが形成されている。
上記実施の形態では、図3Aに示したように、メモリ装置1はSOI構造を有するものとしたが、これに限定されるものではない。図12に、本変形例に係るメモリ装置1Cにおける記憶素子31の要部断面構造の一例を示す。この図12は、高抵抗状態における記憶素子31を示すものであり、上記実施の形態に係る図3Aに対応するものである。記憶素子31は、P型の半導体基板100P上の、素子分離用の絶縁層102によって囲まれた領域に形成されるものである。記憶素子31は、半導体層210Pを有している。半導体層210Pは、P型の半導体基板100Pの表面に形成されたP型の半導体層であり、いわゆるPウェルを構成するものである。この半導体層210Pは、記憶素子31のいわゆるバックゲートとして機能するものである。この半導体層210P内には、上記実施の形態に係るメモリ装置1(図3A)と同様に、半導体層111N,112Nが形成されている。
[変形例1−4]
上記実施の形態では、互いにしきい値の異なる2つの記憶素子21A,21Bを並列接続したが、これに限定されるものではなく、例えば、互いにしきい値の異なる3つ以上の記憶素子を並列接続してもよい。この場合、図2等と同様に、各記憶素子に抵抗素子を直列接続してもよいし、図10と同様に、しきい値が最も大きい記憶素子以外の記憶素子に抵抗素子を直列接続してもよい。
上記実施の形態では、互いにしきい値の異なる2つの記憶素子21A,21Bを並列接続したが、これに限定されるものではなく、例えば、互いにしきい値の異なる3つ以上の記憶素子を並列接続してもよい。この場合、図2等と同様に、各記憶素子に抵抗素子を直列接続してもよいし、図10と同様に、しきい値が最も大きい記憶素子以外の記憶素子に抵抗素子を直列接続してもよい。
[その他の変形例]
また、これらの変形例のうちの2以上を組み合わせてもよい。
また、これらの変形例のうちの2以上を組み合わせてもよい。
<2.第2の実施の形態>
次に、第2の実施の形態に係るメモリ装置2について説明する。メモリ装置2は、各メモリセルに複数のビットデータを記憶するものである。なお、上記第1の実施の形態に係るメモリ装置1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
次に、第2の実施の形態に係るメモリ装置2について説明する。メモリ装置2は、各メモリセルに複数のビットデータを記憶するものである。なお、上記第1の実施の形態に係るメモリ装置1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
図13は、本実施の形態に係るメモリ装置2の一構成例を表すものである。メモリ装置2は、メモリセルアレイ40と、ビット線駆動部42とを備えている。
メモリセルアレイ40は、マトリクス状に配置された複数のメモリセル50を有している。また、メモリセルアレイ40は、行方向(横方向)に延伸する複数のワード線WLと、列方向(縦方向)に延伸する複数のビット線BLA,BLBおよび複数のソース線SLとを有している。各ビット線BLA,BLBの一端はビット線駆動部42に接続されている。各メモリセル50は、ワード線WL、ビット線BLA,BLB、およびソース線SLに接続されている。
図14は、メモリセル50の一構成例を表すものである。メモリセル50は、記憶素子21A,21Bと、抵抗素子22A,22Bと、選択トランジスタ23とを有している。記憶素子21Aの一端はビット線BLAに接続され、他端は抵抗素子22Aの一端に接続されている。記憶素子21Bの一端はビット線BLBに接続され、他端は抵抗素子22Bの一端に接続されている。記憶素子21Aのしきい値VthAは、第1の実施の形態の場合と同様に、記憶素子21Bのしきい値VthBよりも低く設定されている。
ビット線駆動部42は、ビット線BLA,BLBを駆動することにより、メモリセルアレイ40における書込動作および読出動作を制御するものである。
具体的には、書込動作において、ビット線駆動部42は、ビット線BLAの電圧VBLAを正の電圧VW(VW>0)に設定することにより、選択された1行のうちの、書込動作の対象となるメモリセル50の記憶素子21Aを選択するとともに、その記憶素子21Aにストレス電圧を印加する。同様に、ビット線駆動部42は、ビット線BLBの電圧VBLBを正の電圧VW(VW>0)に設定することにより、選択された1行のうちの、書込動作の対象となるメモリセル50の記憶素子21Bを選択するとともに、その記憶素子21Bにストレス電圧を印加するようになっている。
また、読出動作において、ビット線駆動部42は、ビット線BLAの電圧VBLAを0Vに設定するとともに、ビット線BLBをフローティング状態にすることにより、選択された1行のうちの、読出動作の対象となるメモリセル50の記憶素子21Aを選択する。同様に、ビット線駆動部42は、ビット線BLAをフローティング状態にするとともに、ビット線BLBの電圧VBLBを0Vに設定することにより、選択された1行のうちの、読出動作の対象となるメモリセル50の記憶素子21Bを選択するようになっている。
図15A〜15Cは、メモリセル50に対する書込動作を表すものであり、図15Aは、記憶素子21Aに対してのみ書込動作を行う場合を示し、図15Bは、記憶素子21Bに対してのみ書込動作を行う場合を示し、図15Cは、記憶素子21A,21Bの両方に対して書込動作を行う場合を示す。
記憶素子21Aに対してのみ書込動作を行う場合には、図15Aに示したように、センスアンプ13が、ソース線SLの電圧VSLを0Vに設定し、ビット線駆動部42が、ビット線BLAの電圧VBLAを電圧VWに設定するとともに、ビット線BLBの電圧VBLBを0Vに設定する。これにより、メモリセル50では、記憶素子21A、抵抗素子22A、選択トランジスタ23の順に書込電流IWAが流れ、記憶素子21Aの抵抗状態が高抵抗状態から低抵抗状態に変化する。
同様に、記憶素子21Bに対してのみ書込動作を行う場合には、図15Bに示したように、センスアンプ13が、ソース線SLの電圧VSLを0Vに設定し、ビット線駆動部42が、ビット線BLAの電圧VBLAを0Vに設定するとともに、ビット線BLBの電圧VBLBを電圧VWに設定する。これにより、メモリセル50では、記憶素子21B、抵抗素子22B、選択トランジスタ23の順に書込電流IWBが流れ、記憶素子21Bの抵抗状態が高抵抗状態から低抵抗状態に変化する。
一方、記憶素子21A,21Bの両方に対して書込動作を行う場合には、図15Cに示したように、センスアンプ13が、ソース線SLの電圧VSLを0Vに設定し、ビット線駆動部42が、ビット線BLA,BLBの電圧VBLA,VBLBを電圧VWにそれぞれ設定する。これにより、メモリセル50では、第1の実施の形態に係るメモリセル20と同様に、まず、記憶素子21A、抵抗素子22A、選択トランジスタ23の順に、大きな書込電流IWAが流れて、記憶素子21Aの抵抗状態が高抵抗状態から低抵抗状態に変化し、その後に、記憶素子21B、抵抗素子22B、選択トランジスタ23の順に、大きな書込電流IWBが流れて、記憶素子21Bの抵抗状態が高抵抗状態から低抵抗状態に変化する。
このように、メモリ装置2では、ビット線BLA,BLBを設け、記憶素子21Aの一端をビット線BLAに接続するとともに、記憶素子21Bの一端をビット線BLBに接続したので、メモリセル50に2つのビットデータを記憶することができる。
特に、メモリ装置2では、記憶素子21A,21Bの両方に対して書込動作を行う際、1サイクルで書込動作を行うことができる。その際、記憶素子21Aのしきい値VthAと記憶素子21Bのしきい値VthBとが互いに異なるようにしたので、記憶素子21Aに大きな書込電流IWAが流れるタイミングt1と、記憶素子21Bに大きな書込電流IWBが流れるタイミングt2とをずらすことができる。その結果、選択トランジスタ23に流れる書込電流IW(=IWA+IWB)のピーク値を抑えることができるため、選択トランジスタ23のサイズを小さくすることができる。さらに、この書込電流IWをシンクするセンスアンプ13のサイズも小さくすることができる。
図16A,16Bは、メモリセル50に対する読出動作を表すものであり、図16Aは、記憶素子21Aに対して読出動作を行う場合を示し、図16Bは、記憶素子21Bに対して読出動作を行う場合を示す。
記憶素子21Aに対して読出動作を行う場合には、図16Aに示したように、ビット線駆動部42が、ビット線BLAの電圧VBLAを0Vに設定するとともにビット線BLBをフローティング状態にし、センスアンプ13が、ソース線SLの電圧VSLを電圧VRに設定する。これにより、メモリセル50では、選択トランジスタ23、抵抗素子22A、記憶素子21Aの順に読出電流IRが流れる。センスアンプ13は、この読出電流IRを検出することにより、メモリセル50の記憶素子21Aに記憶された情報を読み出す。
記憶素子21Bに対して読出動作を行う場合には、図16Bに示したように、ビット線駆動部42が、ビット線BLAをフローティング状態にするとともに、ビット線BLBの電圧VBLBを0Vに設定し、センスアンプ13が、ソース線SLの電圧VSLを電圧VRに設定する。これにより、メモリセル50では、選択トランジスタ23、抵抗素子22B、記憶素子21Bの順に読出電流IRが流れる。センスアンプ13は、この読出電流IRを検出することにより、メモリセル50の記憶素子21Bに記憶された情報を読み出す。
以上のように本実施の形態では、ビット線BLA,BLBを設け、記憶素子21Aの一端をビット線BLAに接続するとともに、記憶素子21Bの一端をビット線BLBに接続したので、各メモリセルに2つのビットデータを記憶することができる。その他の効果は、上記第1の実施の形態の場合と同様である。
[変形例2−1]
上記実施の形態では、2つの記憶素子21A,21Bを用いてメモリセル50を構成したが、これに限定されるものではなく、3つ以上の記憶素子を用いてメモリセルを構成してもよい。以下に、3つの記憶素子を用いてメモリセルを構成する例について詳細に説明する。
上記実施の形態では、2つの記憶素子21A,21Bを用いてメモリセル50を構成したが、これに限定されるものではなく、3つ以上の記憶素子を用いてメモリセルを構成してもよい。以下に、3つの記憶素子を用いてメモリセルを構成する例について詳細に説明する。
図17は、本実施の形態に係るメモリ装置2Aの一構成例を表すものである。メモリ装置2Aは、メモリセルアレイ40Aと、ビット線駆動部42Aとを備えている。
メモリセルアレイ40Aは、マトリクス状に配置された複数のメモリセル50Aを有している。また、メモリセルアレイ40Aは、列方向(縦方向)に延伸する複数のビット線BLA,BLB,BLCを有している。各ビット線BLA,BLB,BLCの一端はビット線駆動部42Aに接続されている。各メモリセル50Aは、ワード線WL、ビット線BLA,BLB,BLC、およびソース線SLに接続されている。
図18は、メモリセル50Aの一構成例を表すものである。メモリセル50Aは、記憶素子21A,21B,21Cと、抵抗素子22A,22B,22Cとを有している。記憶素子21Aの一端はビット線BLAに接続され、他端は抵抗素子22Aの一端に接続されている。記憶素子21Bの一端はビット線BLBに接続され、他端は抵抗素子22Bの一端に接続されている。記憶素子21Cの一端はビット線BLCに接続され、他端は抵抗素子22Cの一端に接続されている。抵抗素子22Aの一端は記憶素子21Aの他端に接続され、他端は、抵抗素子22B,22Cの他端に接続されるとともに選択トランジスタ23のドレインに接続されている。抵抗素子22Bの一端は記憶素子22Aの他端に接続され、他端は、抵抗素子22A,22Cの他端に接続されるとともに選択トランジスタ23のドレインに接続されている。抵抗素子22Cの一端は記憶素子21Cの他端に接続され、他端は、抵抗素子22A,22Bの他端に接続されるとともに選択トランジスタ23のドレインに接続されている。記憶素子21Aのしきい値VthAは、記憶素子21Bのしきい値VthBよりも低く設定されており、記憶素子21Bのしきい値VthBは、記憶素子21Cのしきい値VthCよりも低く設定されている。
ビット線駆動部42Aは、上記実施の形態に係るビット線駆動部42と同様に、ビット線BLA,BLB,BLCを駆動することにより、メモリセルアレイ40Aにおける書込動作および読出動作を制御するものである。
なお、この例では、3つの抵抗素子22A〜22Cを設けたが、これに限定されるものではなく、例えば、図18に示すメモリセル50Bのように、記憶素子21A〜21Cのうち最もしきい値が高い記憶素子21Cに接続された抵抗素子22Cを省いてもよい。
[変形例2−2]
上記実施の形態では、2つの記憶素子21A,21Bに対して書込動作を行う際、ビット線駆動部42が、ビット線BLAの電圧VBLAおよびビット線BLBの電圧VBLBを同時に電圧VWに設定したが、これに限定されるものではなく、例えば、電圧設定タイミングをずらしてもよい。この場合には、記憶素子21A,21Bのしきい値Vthは、互いに異なるようにしてもよいし、互いに等しくしてもよい。以下に、本変形例に係るメモリ装置2Cにおいて、記憶素子21A,21Bのしきい値Vthを互いに等しくした場合の動作例を説明する。
上記実施の形態では、2つの記憶素子21A,21Bに対して書込動作を行う際、ビット線駆動部42が、ビット線BLAの電圧VBLAおよびビット線BLBの電圧VBLBを同時に電圧VWに設定したが、これに限定されるものではなく、例えば、電圧設定タイミングをずらしてもよい。この場合には、記憶素子21A,21Bのしきい値Vthは、互いに異なるようにしてもよいし、互いに等しくしてもよい。以下に、本変形例に係るメモリ装置2Cにおいて、記憶素子21A,21Bのしきい値Vthを互いに等しくした場合の動作例を説明する。
図20は、メモリ装置2Cのメモリセル50Cに対する書込動作の一例を表すものである。記憶素子21A,21Bの両方に対して書込動作を行う場合には、メモリ装置2Cのビット線駆動部42Cが、まず、ビット線BLAの電圧VBLAを電圧VWに設定し、その後に、ビット線BLBの電圧VBLBを電圧VWに設定する。その際、電圧VBLAは、ビット線BLA自体の抵抗成分や負荷に応じた時定数で変化し、同様に、電圧VBLBは、ビット線BLB自体の抵抗成分や負荷に応じた時定数で変化する。タイミングt11において、ビット線BLAの電圧VBLAがしきい値Vthに到達すると、大きな書込電流IWAが流れ、記憶素子21Aの抵抗状態が高抵抗状態から低抵抗状態に変化する。同様に、タイミングt12において、ビット線BLBの電圧VBLBがしきい値Vthに到達すると、大きな書込電流IWBが流れ、記憶素子21Bの抵抗状態が高抵抗状態から低抵抗状態に変化する。このように構成しても、上記実施の形態に係るメモリセル20と同等の効果を得ることができる。
なお、この例では、2つの抵抗素子22A,22Bを設けたが、これに限定されるものではなく、例えば、後に電圧が設定されるビット線BLBに導かれた抵抗素子22Bを省いてもよい。
以上、いくつかの実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
例えば、上記の各実施の形態では、記憶素子21A,21B等は、図3に示した構成に限定されるものではなく、例えば、特許文献1,2に示したものなど、アンチヒューズであればどのような構成のものを用いてもよい。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術は以下のような構成とすることができる。
(1)一端が互いに接続された複数の経路のそれぞれに挿入されたアンチヒューズと、
前記複数の経路のうちの少なくとも1つに挿入された抵抗素子と、
オン状態になることにより、第1の接続端子と、前記複数の経路の前記一端とを接続する選択トランジスタと
を備えたメモリセル。
前記複数の経路のうちの少なくとも1つに挿入された抵抗素子と、
オン状態になることにより、第1の接続端子と、前記複数の経路の前記一端とを接続する選択トランジスタと
を備えたメモリセル。
(2)各アンチヒューズは、第1の端子と、第2の端子とを有し、
各アンチヒューズの抵抗状態は、そのアンチヒューズの第1の端子と第2の端子との間の電位差が所定のしきい値を超えることにより、高抵抗状態から低抵抗状態に変化し、
前記複数のアンチヒューズの前記しきい値は互いに異なる
前記(1)に記載のメモリセル。
各アンチヒューズの抵抗状態は、そのアンチヒューズの第1の端子と第2の端子との間の電位差が所定のしきい値を超えることにより、高抵抗状態から低抵抗状態に変化し、
前記複数のアンチヒューズの前記しきい値は互いに異なる
前記(1)に記載のメモリセル。
(3)前記複数の経路のうちの前記少なくとも1つの経路は、前記しきい値が一番低いアンチヒューズが挿入された経路である
前記(2)に記載のメモリセル。
前記(2)に記載のメモリセル。
(4)前記抵抗素子は、前記複数の経路にそれぞれ挿入された
前記(2)に記載のメモリセル。
前記(2)に記載のメモリセル。
(5)前記複数の経路の他端に接続された単一の第2の接続端子をさらに備えた
前記(2)から(4)のいずれかに記載のメモリセル。
前記(2)から(4)のいずれかに記載のメモリセル。
(6)前記複数の経路の他端にそれぞれ接続された複数の第2の接続端子をさらに備えた
前記(2)から(4)のいずれかに記載のメモリセル。
前記(2)から(4)のいずれかに記載のメモリセル。
(7)前記複数のアンチヒューズの抵抗状態は、前記複数の第2の接続端子に互いに等しいタイミングでストレス電圧が印加されることにより、高抵抗状態から低抵抗状態に変化する
前記(6)に記載のメモリセル。
前記(6)に記載のメモリセル。
(8)各アンチヒューズの抵抗状態は、そのアンチヒューズの第1の端子と第2の端子との間に電流が流れて生じる発熱に基づいて、高抵抗状態から低抵抗状態に変化するものであり、
前記複数のアンチヒューズにおける放熱性は互いに異なる
前記(2)から(7)のいずれかに記載のメモリセル。
前記複数のアンチヒューズにおける放熱性は互いに異なる
前記(2)から(7)のいずれかに記載のメモリセル。
(9)各アンチヒューズは、
第1導電型の第1の半導体層と、
そのアンチヒューズの第1の端子に接続され、前記第1の半導体層の表面に設けられた第2導電型の第2の半導体層と、
そのアンチヒューズの第2の端子に接続され、前記第1の半導体層の表面に、前記第2の半導体層と離間して設けられた前記第2導電型の第3の半導体層と、
前記第2の半導体層と前記第3の半導体層の間の離間領域における前記第1の半導体層の表面上に設けられた誘電膜と
を有する
前記(2)から(8)のいずれかに記載のメモリセル。
第1導電型の第1の半導体層と、
そのアンチヒューズの第1の端子に接続され、前記第1の半導体層の表面に設けられた第2導電型の第2の半導体層と、
そのアンチヒューズの第2の端子に接続され、前記第1の半導体層の表面に、前記第2の半導体層と離間して設けられた前記第2導電型の第3の半導体層と、
前記第2の半導体層と前記第3の半導体層の間の離間領域における前記第1の半導体層の表面上に設けられた誘電膜と
を有する
前記(2)から(8)のいずれかに記載のメモリセル。
(10)各アンチヒューズは、
前記誘電膜の上に設けられた第1の導電膜をさらに有する
前記(9)に記載のメモリセル。
前記誘電膜の上に設けられた第1の導電膜をさらに有する
前記(9)に記載のメモリセル。
(11)前記第1の半導体層は、基板の表面に形成されるとともに、前記基板内において絶縁層により囲まれている
前記(9)または(10)に記載のメモリセル。
前記(9)または(10)に記載のメモリセル。
(12)各アンチヒューズは、
前記第2の半導体層に接続された第2の導電膜と、
前記第3の半導体層に接続された第3の導電膜と、
をさらに有し、
前記複数のアンチヒューズにおける、前記第2の導電膜の面積および前記第3の導電膜の面積うちの一方または双方は、互いに異なる
前記(9)から(11)のいずれかに記載のメモリセル。
前記第2の半導体層に接続された第2の導電膜と、
前記第3の半導体層に接続された第3の導電膜と、
をさらに有し、
前記複数のアンチヒューズにおける、前記第2の導電膜の面積および前記第3の導電膜の面積うちの一方または双方は、互いに異なる
前記(9)から(11)のいずれかに記載のメモリセル。
(13)前記複数のアンチヒューズにおける前記第1の半導体層の体積は、互いに異なる
前記(9)から(12)のいずれかに記載のメモリセル。
前記(9)から(12)のいずれかに記載のメモリセル。
(14)前記複数のアンチヒューズにおける、前記第2の半導体層と前記第3の半導体層との間の距離は、互いに異なる
前記(9)から(13)のいずれかに記載のメモリセル。
前記(9)から(13)のいずれかに記載のメモリセル。
(15)前記複数の経路の他端にそれぞれ接続された複数の第2の接続端子をさらに備え、
前記複数のアンチヒューズの抵抗状態は、前記複数の第2の接続端子に互いに異なるタイミングでストレス電圧が印加されることにより、高抵抗状態から低抵抗状態に変化する
前記(1)に記載のメモリセル。
前記複数のアンチヒューズの抵抗状態は、前記複数の第2の接続端子に互いに異なるタイミングでストレス電圧が印加されることにより、高抵抗状態から低抵抗状態に変化する
前記(1)に記載のメモリセル。
(16)前記複数の経路のうちの前記少なくとも1つの経路は、前記ストレス電圧が印加されるタイミングが一番早い経路である
前記(15)に記載のメモリセル。
前記(15)に記載のメモリセル。
(17)メモリセルと、
前記メモリセルを制御する制御部と
を備え、
前記メモリセルは、
一端が互いに接続された複数の経路のそれぞれに挿入されたアンチヒューズと、
前記複数の経路のうちの少なくとも1つに挿入された抵抗素子と、
オン状態になることにより、第1の接続端子と、前記複数の経路の前記一端とを接続する選択トランジスタと
を有する
メモリ装置。
前記メモリセルを制御する制御部と
を備え、
前記メモリセルは、
一端が互いに接続された複数の経路のそれぞれに挿入されたアンチヒューズと、
前記複数の経路のうちの少なくとも1つに挿入された抵抗素子と、
オン状態になることにより、第1の接続端子と、前記複数の経路の前記一端とを接続する選択トランジスタと
を有する
メモリ装置。
(18)前記メモリセルは、前記複数の経路の他端に接続された単一の第2の接続端子をさらに有し、
各アンチヒューズは、第1の端子と、第2の端子とを有し、
各アンチヒューズの抵抗状態は、そのアンチヒューズの第1の端子と第2の端子との間の電位差が所定のしきい値を超えることにより、高抵抗状態から低抵抗状態に変化し、
前記複数のアンチヒューズの前記しきい値は互いに異なり、
前記制御部は、前記第2の接続端子にストレス電圧が印加することにより、前記複数のアンチヒューズの抵抗状態を高抵抗状態から低抵抗状態に変化させる
前記(17)に記載のメモリ装置。
各アンチヒューズは、第1の端子と、第2の端子とを有し、
各アンチヒューズの抵抗状態は、そのアンチヒューズの第1の端子と第2の端子との間の電位差が所定のしきい値を超えることにより、高抵抗状態から低抵抗状態に変化し、
前記複数のアンチヒューズの前記しきい値は互いに異なり、
前記制御部は、前記第2の接続端子にストレス電圧が印加することにより、前記複数のアンチヒューズの抵抗状態を高抵抗状態から低抵抗状態に変化させる
前記(17)に記載のメモリ装置。
(19)前記メモリセルは、前記複数の経路の他端にそれぞれ接続された複数の第2の接続端子をさらに有し、
各アンチヒューズは、第1の端子と、第2の端子とを有し、
各アンチヒューズの抵抗状態は、そのアンチヒューズの第1の端子と第2の端子との間の電位差が所定のしきい値を超えることにより、高抵抗状態から低抵抗状態に変化し、
前記複数のアンチヒューズの前記しきい値は互いに異なり、
前記制御部は、前記複数の第2の接続端子に互いに等しいタイミングでストレス電圧を印加することにより、前記複数のアンチヒューズの抵抗状態を高抵抗状態から低抵抗状態に変化させる
前記(17)に記載のメモリ装置。
各アンチヒューズは、第1の端子と、第2の端子とを有し、
各アンチヒューズの抵抗状態は、そのアンチヒューズの第1の端子と第2の端子との間の電位差が所定のしきい値を超えることにより、高抵抗状態から低抵抗状態に変化し、
前記複数のアンチヒューズの前記しきい値は互いに異なり、
前記制御部は、前記複数の第2の接続端子に互いに等しいタイミングでストレス電圧を印加することにより、前記複数のアンチヒューズの抵抗状態を高抵抗状態から低抵抗状態に変化させる
前記(17)に記載のメモリ装置。
(20)前記メモリセルは、前記複数の経路の他端にそれぞれ接続された複数の第2の接続端子をさらに有し、
前記制御部は、前記複数の第2の接続端子に互いに異なるタイミングでストレス電圧を印加することにより、前記複数のアンチヒューズの抵抗状態を高抵抗状態から低抵抗状態に変化させる
前記(17)に記載のメモリ装置。
前記制御部は、前記複数の第2の接続端子に互いに異なるタイミングでストレス電圧を印加することにより、前記複数のアンチヒューズの抵抗状態を高抵抗状態から低抵抗状態に変化させる
前記(17)に記載のメモリ装置。
1,2,2A…メモリ装置、10,40,40A…メモリセルアレイ、11…ワード線駆動部、12,42,42A…ビット線駆動部、13…センスアンプ、20,20A,20B,50,50A,50B…メモリセル、21A,21B,21C…記憶素子、22A,22B,22C…抵抗素子、23…選択トランジスタ、100P…半導体基板、101…絶縁層,102…絶縁層、110P…半導体層、111N,112N…半導体層、121…誘電膜、122…導電膜、130…絶縁層、131,132…電極、141,142…配線、210P…半導体層、F…フィラメント、BL,BLA,BLB,BLC…ビット線、IR…読出電流、IW,IWA,IWB…書込電流、SL…ソース線、VBL,VBLA,VBLB,VBLC,VSL,VR,VW…電圧、WL…ワード線。
Claims (20)
- 一端が互いに接続された複数の経路のそれぞれに挿入されたアンチヒューズと、
前記複数の経路のうちの少なくとも1つに挿入された抵抗素子と、
オン状態になることにより、第1の接続端子と、前記複数の経路の前記一端とを接続する選択トランジスタと
を備えたメモリセル。 - 各アンチヒューズは、第1の端子と、第2の端子とを有し、
各アンチヒューズの抵抗状態は、そのアンチヒューズの第1の端子と第2の端子との間の電位差が所定のしきい値を超えることにより、高抵抗状態から低抵抗状態に変化し、
前記複数のアンチヒューズの前記しきい値は互いに異なる
請求項1に記載のメモリセル。 - 前記複数の経路のうちの前記少なくとも1つの経路は、前記しきい値が一番低いアンチヒューズが挿入された経路である
請求項2に記載のメモリセル。 - 前記抵抗素子は、前記複数の経路にそれぞれ挿入された
請求項2に記載のメモリセル。 - 前記複数の経路の他端に接続された単一の第2の接続端子をさらに備えた
請求項2に記載のメモリセル。 - 前記複数の経路の他端にそれぞれ接続された複数の第2の接続端子をさらに備えた
請求項2に記載のメモリセル。 - 前記複数のアンチヒューズの抵抗状態は、前記複数の第2の接続端子に互いに等しいタイミングでストレス電圧が印加されることにより、高抵抗状態から低抵抗状態に変化する
請求項6に記載のメモリセル。 - 各アンチヒューズの抵抗状態は、そのアンチヒューズの第1の端子と第2の端子との間に電流が流れて生じる発熱に基づいて、高抵抗状態から低抵抗状態に変化するものであり、
前記複数のアンチヒューズにおける放熱性は互いに異なる
請求項2に記載のメモリセル。 - 各アンチヒューズは、
第1導電型の第1の半導体層と、
そのアンチヒューズの第1の端子に接続され、前記第1の半導体層の表面に設けられた第2導電型の第2の半導体層と、
そのアンチヒューズの第2の端子に接続され、前記第1の半導体層の表面に、前記第2の半導体層と離間して設けられた前記第2導電型の第3の半導体層と、
前記第2の半導体層と前記第3の半導体層の間の離間領域における前記第1の半導体層の表面上に設けられた誘電膜と
を有する
請求項2に記載のメモリセル。 - 各アンチヒューズは、
前記誘電膜の上に設けられた第1の導電膜をさらに有する
請求項9に記載のメモリセル。 - 前記第1の半導体層は、基板の表面に形成されるとともに、前記基板内において絶縁層により囲まれている
請求項9に記載のメモリセル。 - 各アンチヒューズは、
前記第2の半導体層に接続された第2の導電膜と、
前記第3の半導体層に接続された第3の導電膜と、
をさらに有し、
前記複数のアンチヒューズにおける、前記第2の導電膜の面積および前記第3の導電膜の面積うちの一方または双方は、互いに異なる
請求項9に記載のメモリセル。 - 前記複数のアンチヒューズにおける前記第1の半導体層の体積は、互いに異なる
請求項9に記載のメモリセル。 - 前記複数のアンチヒューズにおける、前記第2の半導体層と前記第3の半導体層との間の距離は、互いに異なる
請求項9に記載のメモリセル。 - 前記複数の経路の他端にそれぞれ接続された複数の第2の接続端子をさらに備え、
前記複数のアンチヒューズの抵抗状態は、前記複数の第2の接続端子に互いに異なるタイミングでストレス電圧が印加されることにより、高抵抗状態から低抵抗状態に変化する
請求項1に記載のメモリセル。 - 前記複数の経路のうちの前記少なくとも1つの経路は、前記ストレス電圧が印加されるタイミングが一番早い経路である
請求項15に記載のメモリセル。 - メモリセルと、
前記メモリセルを制御する制御部と
を備え、
前記メモリセルは、
一端が互いに接続された複数の経路のそれぞれに挿入されたアンチヒューズと、
前記複数の経路のうちの少なくとも1つに挿入された抵抗素子と、
オン状態になることにより、第1の接続端子と、前記複数の経路の前記一端とを接続する選択トランジスタと
を有する
メモリ装置。 - 前記メモリセルは、前記複数の経路の他端に接続された単一の第2の接続端子をさらに有し、
各アンチヒューズは、第1の端子と、第2の端子とを有し、
各アンチヒューズの抵抗状態は、そのアンチヒューズの第1の端子と第2の端子との間の電位差が所定のしきい値を超えることにより、高抵抗状態から低抵抗状態に変化し、
前記複数のアンチヒューズの前記しきい値は互いに異なり、
前記制御部は、前記第2の接続端子にストレス電圧が印加することにより、前記複数のアンチヒューズの抵抗状態を高抵抗状態から低抵抗状態に変化させる
請求項17に記載のメモリ装置。 - 前記メモリセルは、前記複数の経路の他端にそれぞれ接続された複数の第2の接続端子をさらに有し、
各アンチヒューズは、第1の端子と、第2の端子とを有し、
各アンチヒューズの抵抗状態は、そのアンチヒューズの第1の端子と第2の端子との間の電位差が所定のしきい値を超えることにより、高抵抗状態から低抵抗状態に変化し、
前記複数のアンチヒューズの前記しきい値は互いに異なり、
前記制御部は、前記複数の第2の接続端子に互いに等しいタイミングでストレス電圧を印加することにより、前記複数のアンチヒューズの抵抗状態を高抵抗状態から低抵抗状態に変化させる
請求項17に記載のメモリ装置。 - 前記メモリセルは、前記複数の経路の他端にそれぞれ接続された複数の第2の接続端子をさらに有し、
前記制御部は、前記複数の第2の接続端子に互いに異なるタイミングでストレス電圧を印加することにより、前記複数のアンチヒューズの抵抗状態を高抵抗状態から低抵抗状態に変化させる
請求項17に記載のメモリ装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015008603A JP2016134515A (ja) | 2015-01-20 | 2015-01-20 | メモリセルおよびメモリ装置 |
PCT/JP2015/083446 WO2016117225A1 (ja) | 2015-01-20 | 2015-11-27 | メモリセルおよびメモリ装置 |
US15/540,733 US10355003B2 (en) | 2015-01-20 | 2015-11-27 | Anti-fuses memory cell and memory apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015008603A JP2016134515A (ja) | 2015-01-20 | 2015-01-20 | メモリセルおよびメモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016134515A true JP2016134515A (ja) | 2016-07-25 |
Family
ID=56416785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015008603A Pending JP2016134515A (ja) | 2015-01-20 | 2015-01-20 | メモリセルおよびメモリ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10355003B2 (ja) |
JP (1) | JP2016134515A (ja) |
WO (1) | WO2016117225A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022538938A (ja) * | 2019-08-30 | 2022-09-06 | クゥアルコム・インコーポレイテッド | エッジデバイス上で機械学習演算を実施するためのプログラマブル回路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5099149A (en) * | 1990-12-19 | 1992-03-24 | At&T Bell Laboratories | Programmable integrated circuit |
JPH10178098A (ja) | 1996-12-19 | 1998-06-30 | Kawasaki Steel Corp | アンチヒューズ素子を有する半導体集積回路装置 |
US6831294B1 (en) * | 1999-01-22 | 2004-12-14 | Renesas Technology Corp. | Semiconductor integrated circuit device having bump electrodes for signal or power only, and testing pads that are not coupled to bump electrodes |
FR2838233A1 (fr) * | 2002-04-04 | 2003-10-10 | St Microelectronics Sa | Procede de programmation de cellules memoire par claquage d'elements antifusible |
CN100483553C (zh) | 2002-12-12 | 2009-04-29 | Nxp股份有限公司 | 一次可编程存储器件 |
JP4772328B2 (ja) * | 2005-01-13 | 2011-09-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7206247B2 (en) * | 2005-06-28 | 2007-04-17 | Cypress Semiconductor Corporation | Antifuse circuit with dynamic current limiter |
JP4764115B2 (ja) * | 2005-09-09 | 2011-08-31 | 株式会社東芝 | 半導体集積回路 |
JP5465376B2 (ja) * | 2007-10-18 | 2014-04-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置、およびドライバ制御方法 |
JP2010225259A (ja) * | 2009-02-27 | 2010-10-07 | Renesas Electronics Corp | 半導体装置 |
JP5387677B2 (ja) * | 2009-07-09 | 2014-01-15 | 株式会社村田製作所 | アンチヒューズ素子 |
JP2011060359A (ja) * | 2009-09-08 | 2011-03-24 | Elpida Memory Inc | 半導体装置 |
US9711237B2 (en) * | 2010-08-20 | 2017-07-18 | Attopsemi Technology Co., Ltd. | Method and structure for reliable electrical fuse programming |
KR101752151B1 (ko) * | 2010-08-27 | 2017-06-30 | 삼성전자주식회사 | 퓨즈 회로, 이를 포함하는 퓨즈 어레이, 반도체 메모리 장치 및 반도체 소자의 제조 방법 |
JP2012174863A (ja) * | 2011-02-21 | 2012-09-10 | Sony Corp | 半導体装置およびその動作方法 |
US8236634B1 (en) * | 2011-03-17 | 2012-08-07 | International Business Machines Corporation | Integration of fin-based devices and ETSOI devices |
JP2012203954A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5981815B2 (ja) * | 2012-09-18 | 2016-08-31 | キヤノン株式会社 | 記録ヘッド用基板及び記録装置 |
-
2015
- 2015-01-20 JP JP2015008603A patent/JP2016134515A/ja active Pending
- 2015-11-27 US US15/540,733 patent/US10355003B2/en not_active Expired - Fee Related
- 2015-11-27 WO PCT/JP2015/083446 patent/WO2016117225A1/ja active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022538938A (ja) * | 2019-08-30 | 2022-09-06 | クゥアルコム・インコーポレイテッド | エッジデバイス上で機械学習演算を実施するためのプログラマブル回路 |
JP7157893B2 (ja) | 2019-08-30 | 2022-10-20 | クゥアルコム・インコーポレイテッド | エッジデバイス上で機械学習演算を実施するためのプログラマブル回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2016117225A1 (ja) | 2016-07-28 |
US10355003B2 (en) | 2019-07-16 |
US20180019247A1 (en) | 2018-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107045883B (zh) | Rram电路以及rram行形成的方法 | |
US9478306B2 (en) | Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink | |
US9711237B2 (en) | Method and structure for reliable electrical fuse programming | |
US10249379B2 (en) | One-time programmable devices having program selector for electrical fuses with extended area | |
US9236141B2 (en) | Circuit and system of using junction diode of MOS as program selector for programmable resistive devices | |
US9209196B2 (en) | Memory circuit, method of driving the same, nonvolatile storage device using the same, and liquid crystal display device | |
JP5160116B2 (ja) | 不揮発性メモリ素子 | |
JP5549105B2 (ja) | 抵抗変化型メモリデバイスおよびその動作方法 | |
TWI499037B (zh) | 具有介電記憶體元件之記憶體單元及形成該記憶體單元與操作該記憶體單元之方法 | |
JP5056847B2 (ja) | 不揮発性半導体記憶装置及びその読み出し方法 | |
JP2009117461A (ja) | アンチヒューズ素子、およびアンチヒューズ素子の設定方法 | |
US20030189851A1 (en) | Non-volatile, multi-level memory device | |
JP5590842B2 (ja) | 半導体記憶装置および半導体記憶装置の制御方法 | |
US9478307B2 (en) | Memory device, writing method, and reading method | |
TWI550621B (zh) | 單次可編程記憶體、電子系統、操作單次可編程記憶體方法及編程單次可編程記憶體方法 | |
JP2012174864A (ja) | 半導体装置およびその動作方法 | |
US9786382B1 (en) | Semiconductor device and memory element | |
JP2014179481A (ja) | 半導体装置および電子機器 | |
US9058856B2 (en) | Semiconductor memory device | |
JP2009518843A (ja) | メモリマトリクスを有する電子回路 | |
WO2016117225A1 (ja) | メモリセルおよびメモリ装置 | |
CN106133841B (zh) | 单次可编程记忆体、电子系统、操作单次可编程记忆体方法及编程单次可编程记忆体方法 | |
JP6753104B2 (ja) | 相補型スイッチユニットのプログラム方法、および半導体装置 | |
US20150262671A1 (en) | Non-volatile memory device | |
US9336888B2 (en) | Non-volatile memory devices and methods of manufacturing the same |