JP5981815B2 - 記録ヘッド用基板及び記録装置 - Google Patents
記録ヘッド用基板及び記録装置 Download PDFInfo
- Publication number
- JP5981815B2 JP5981815B2 JP2012205033A JP2012205033A JP5981815B2 JP 5981815 B2 JP5981815 B2 JP 5981815B2 JP 2012205033 A JP2012205033 A JP 2012205033A JP 2012205033 A JP2012205033 A JP 2012205033A JP 5981815 B2 JP5981815 B2 JP 5981815B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mos structure
- voltage
- recording head
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 68
- 238000009792 diffusion process Methods 0.000 claims description 23
- 230000015556 catabolic process Effects 0.000 claims description 19
- 239000003795 chemical substances by application Substances 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 238000007599 discharging Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 12
- 230000006870 function Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 4
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000015271 coagulation Effects 0.000 description 1
- 238000005345 coagulation Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/04541—Specific driving circuit
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
- B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
- B41J2/04585—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on thermal bent actuators
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/135—Nozzles
- B41J2/14—Structure thereof only for on-demand ink jet heads
- B41J2/14016—Structure of bubble jet print heads
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/135—Nozzles
- B41J2/14—Structure thereof only for on-demand ink jet heads
- B41J2/14427—Structure of ink jet print heads with thermal bend detached actuators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、記録ヘッド用基板及び記録装置に関する。
アンチヒューズ素子は、製品のＩＤや設定パラメータ等の固有情報を製品自体に記録するため、１回だけプログラムが可能なメモリとして用いられうる。アンチヒューズ素子への情報の書き込みを行うときは、情報の読み出しを行うときよりも高い電圧がアンチヒューズ素子に供給されうる。
アンチヒューズ素子に情報の書き込みを行うための回路は上記電圧に耐えうる構造で設計する必要があり、このような回路を追加することは製造工程の増加によるコストの増大をもたらしうる。このことは、記録ヘッド用基板においても同様である。
本発明の目的は、アンチヒューズ素子を含む記録ヘッド用基板の製造工程において有利な技術を提供することにある。
本発明の一つの側面は記録ヘッド用基板にかかり、前記記録ヘッド用基板は、記録剤を加熱するための電気熱変換素子と、前記電気熱変換素子を駆動するための第１のＤＭＯＳトランジスタと、アンチヒューズ素子を構成するＭＯＳ構造と、前記ＭＯＳ構造に接続され、前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊するように構成された第２のＤＭＯＳトランジスタと、前記アンチヒューズ素子と並列に接続され、前記第２のＤＭＯＳトランジスタのオン抵抗の抵抗値より大きい抵抗値を有する抵抗素子と、を備えることを特徴とする。
本発明によれば、アンチヒューズ素子を含む記録ヘッド用基板の製造工程において有利である。
（第１実施形態）
図１乃至５を参照しながら、第１実施形態の記録ヘッド用基板Ｉ１（以下、単に「基板Ｉ１」という。）を説明する。図１は、記録ヘッド用基板Ｉ１の回路構成例の一部を示している。基板Ｉ１は、記録ユニット２０４とメモリユニット２０６とを含む。記録ユニット２０４は、ヒータＲｈ（電気熱変換素子）と、ヒータＲｈを駆動する駆動部ＤＲＶ１（トランジスタＭＤ１及び論理積回路ＡＮＤ１）と、を含む。ヒータＲｈを駆動することにより、即ち、ヒータＲｈを通電させて熱を発生させることにより、記録剤が吐出され、記録を行うことが可能である（後述）。また、メモリユニット２０６は、アンチヒューズ素子ＡＦと、アンチヒューズ素子ＡＦに情報を書き込むための駆動部ＤＲＶ２（トランジスタＭＤ２及び論理積回路ＡＮＤ２）と、を含む。アンチヒューズ素子ＡＦは、過電圧が供給されることにより情報を固定的に保持し、即ち、１回だけプログラム可能なメモリとして機能する。駆動部ＤＲＶ１及びＤＲＶ２は、制御回路２０１からの信号によって制御される。制御回路２０１は、例えば、不図示のシフトレジスタやラッチ回路等によって構成されうる。制御回路２０１には、例えば、不図示のホストＰＣ等を介して、クロック信号ＣＬＫ、画像データ信号ＤＡＴＡ、ラッチ信号ＬＴ、ヒータ制御信号ＨＥが入力されうる。また、論理積回路ＡＮＤ１及びＡＮＤ２並びに制御回路２０１には、ロジック用の電源電圧として、第１の電源電圧ＶＤＤ（例えば、３〜５Ｖ）が供給されうる。
図１乃至５を参照しながら、第１実施形態の記録ヘッド用基板Ｉ１（以下、単に「基板Ｉ１」という。）を説明する。図１は、記録ヘッド用基板Ｉ１の回路構成例の一部を示している。基板Ｉ１は、記録ユニット２０４とメモリユニット２０６とを含む。記録ユニット２０４は、ヒータＲｈ（電気熱変換素子）と、ヒータＲｈを駆動する駆動部ＤＲＶ１（トランジスタＭＤ１及び論理積回路ＡＮＤ１）と、を含む。ヒータＲｈを駆動することにより、即ち、ヒータＲｈを通電させて熱を発生させることにより、記録剤が吐出され、記録を行うことが可能である（後述）。また、メモリユニット２０６は、アンチヒューズ素子ＡＦと、アンチヒューズ素子ＡＦに情報を書き込むための駆動部ＤＲＶ２（トランジスタＭＤ２及び論理積回路ＡＮＤ２）と、を含む。アンチヒューズ素子ＡＦは、過電圧が供給されることにより情報を固定的に保持し、即ち、１回だけプログラム可能なメモリとして機能する。駆動部ＤＲＶ１及びＤＲＶ２は、制御回路２０１からの信号によって制御される。制御回路２０１は、例えば、不図示のシフトレジスタやラッチ回路等によって構成されうる。制御回路２０１には、例えば、不図示のホストＰＣ等を介して、クロック信号ＣＬＫ、画像データ信号ＤＡＴＡ、ラッチ信号ＬＴ、ヒータ制御信号ＨＥが入力されうる。また、論理積回路ＡＮＤ１及びＡＮＤ２並びに制御回路２０１には、ロジック用の電源電圧として、第１の電源電圧ＶＤＤ（例えば、３〜５Ｖ）が供給されうる。
ここで、制御回路２０１は、例えば、其々がｎ個の記録ユニット２０４を有するｍ個のグループについて、グループごとに記録ユニット２０４の動作を制御してヒータＲｈを駆動する時分割駆動を為しうる。時分割駆動は、制御回路２０１が、ｍビットのブロック選択信号２０２と、ｎビットの時分割選択信号２０３とを出力して為されうる。
論理積回路ＡＮＤ１には、対応するブロック選択信号２０２及び時分割選択信号２０３が入力され、それに応答してトランジスタＭＤ１を導通状態にし、トランジスタＭＤ１と直列に接続されたヒータＲｈを駆動する。トランジスタＭＤ１には、高耐圧ＭＯＳトランジスタであるＤＭＯＳトランジスタ（Ｄｏｕｂｌｅ−ｄｉｆｆｕｓｅｄ ＭＯＳＦＥＴ）が用いられる（第１のＤＭＯＳトランジスタ）。論理積回路ＡＮＤ１はＭＯＳトランジスタで構成されうる。ここで、記録ユニット２０４には、ヒータ駆動用の電源電圧として第２の電源電圧ＶＨ（例えば、２４Ｖ）が供給され、接地電位をＧＮＤＨとする。このように、基板Ｉ１は、記録をするための記録素子および記録素子を駆動する駆動素子を含む駆動部（記録ユニット２０４に対応）と、駆動部を制御する論理部（制御回路２０１に対応）とを含む。一般に、駆動部は、論理部よりも高い電圧で動作させるため、高耐圧用のトランジスタと通常のトランジスタとが併存する基板が用いられうる。
論理積回路ＡＮＤ２には制御信号２０５及び時分割選択信号２０３が入力され、それに応じた信号がトランジスタＭＤ２に出力され、トランジスタＭＤ２の導通状態／非導通状態が切り替えられる。トランジスタＭＤ２には、トランジスタＭＤ１と同様にして、ＤＭＯＳトランジスタが用いられる（第２のＤＭＯＳトランジスタ）。論理積回路ＡＮＤ２はＭＯＳトランジスタで構成されうる。メモリユニット２０６には、アンチヒューズ素子ＡＦに情報を書き込むための第３の電源電圧ＶＩＤが供給され、接地電位をＧＮＤとする。尚、電源電圧ＶＩＤと電源電圧ＶＨとは独立した電源ラインであるが、アンチヒューズ素子への書き込みに要する電圧の最小値が電源電圧ＶＨ以下の場合は、例えば降圧回路と併せて、電源電圧ＶＨを用いてもよい。また、いずれのメモリユニット２０６のアンチヒューズ素子ＡＦに情報を書き込むかは、各信号ＣＬＫ、ＤＡＴＡ、ＬＴ、ＨＥにしたがう時分割選択信号２０３と、制御信号２０５とによって決定されうる。アンチヒューズ素子ＡＦに書き込まれた情報を読み出すときは、メモリユニット２０６に電源電圧ＶＤＤを供給し、後述のようにして読み出されうる。
図２は、基板Ｉ１に用いるメモリユニット２０６１の構成例を示している。ここでは、論理積回路ＡＮＤ２をＮＡＮＤ回路３００及びインバータＩＮＶで示している。インバータＩＮＶは、ＰＭＯＳトランジスタＭＰ１及びＮＭＯＳトランジスタＭＮ１で構成され、トランジスタＭＰ１及びＭＮ１にはＭＯＳＦＥＴを用いる。インバータＩＮＶには入力信号Ｓｉｇが入力され、出力信号ＶｇがトランジスタＭＤ２のゲートに出力される。アンチヒューズ素子ＡＦとして、容量Ｃａが、その一方の端においてトランジスタＭＤ２と直列に接続されている。容量Ｃａの他方の端（端子Ａ）には、情報の書き込みを行う際に、電源電圧ＶＩＤが供給される。
図３は、容量Ｃａ及びトランジスタＭＤ２に対応する部分のデバイス断面構造の例を模式的に示している。例えば、Ｐ型シリコン基板１００上に、Ｐ型ウェル領域１０１とＮ型ウェル領域１０２ａ及び１０２ｂが形成されている。Ｐ型ウェル領域１０１は、ＮＭＯＳトランジスタＭＮ１のＰ型ウェルを形成する工程において同時に形成されればよく、該Ｐ型ウェルとＰ型ウェル領域１０１とは同様の不純物濃度分布を有している。Ｎ型ウェル領域１０２ａ及び１０２ｂと、ＰＭＯＳトランジスタＭＰ１のＮ型ウェルとの関係についても同様である。Ｎ型ウェル領域１０２ａ及び１０２ｂと、Ｐ型シリコン基板１００とのＰＮ接合におけるブレークダウン電圧ＶＢとしたときに、情報を書き込む際にブレークダウンが当該ＰＮ接合において生じないように、ＶＢ＞ＶＩＤとなることを要する。よって、それぞれの不純物濃度を考慮してＮ型ウェル領域１０２ａ及び１０２ｂを形成するとよい。
素子分離１０３は、例えば、ＬＯＣＯＳ構造を有し、これはフィールド酸化によって形成されうるが、ＳＴＩ構造の素子分離１０３を形成してもよい。ゲート絶縁膜１０４は、トランジスタＭＰ１及びＭＮ１のゲート絶縁膜の形成と同時に形成され、その膜厚は、例えば、ＶＤＤ＝３〜５Ｖの場合には７．５〜１８ｎｍ程度にすればよい。トランジスタＭＤ２のゲート電極１０５ａと、アンチヒューズ素子ＡＦとして用いる容量Ｃａの電極１０５ｂとは、それぞれポリシリコンで形成されうる。これらは、トランジスタＭＰ１及びＭＮ１のゲート電極の形成と同時に形成されうる。高濃度のＮ型拡散領域１０６ａ〜１０６ｃおよび高濃度のＰ型拡散領域１０７についても、同様にして、トランジスタＭＰ１及びＭＮ１のドレイン、ソース及びバルクのための高濃度の拡散領域の形成と同時に形成されうる。よって、同じ導電型の拡散領域において、これらは不純物領域の深さと不純物濃度とが相互に等しいといえる。Ｎ型拡散領域１０６ａ〜１０６ｃおよびＰ型拡散領域１０７には、それぞれコンタクト１０８と、金属等の導電性材料で構成される配線パターン１０９ａ〜１０９ｄとが設けられ、電気的な接続が形成される。
トランジスタＭＤ２のゲート電極１０５ａは、互いに隣接するＰ型ウェル領域１０１及びＮ型ウェル領域１０２ａの上に、ゲート絶縁膜１０４を介して配置されうる。トランジスタＭＤ２のチャネル領域は、Ｐ型ウェル領域１０１におけるゲート電極１０５ａの下の領域に形成される。Ｎ型拡散領域１０６ａはトランジスタＭＤ２のソースに対応する。Ｎ型拡散領域１０６ｂはトランジスタＭＤ２のドレインに対応する。Ｐ型拡散領域１０７はトランジスタＭＤ２のバックゲート（バルク）に対応する。また、Ｎ型拡散領域１０６ｂは、ゲート電極１０５ａのドレイン側の下の領域にまで形成されており、これによってドレインからの電界を緩和する。ゲート電極１０５ａは素子分離１０３の上にまで形成されており、トランジスタＭＤ２はいわゆるＬＯＣＯＳオフセット構造を有する。トランジスタＭＤ２は、以上のようにしてＤＭＯＳ構造を形成しており、電圧に対する耐性が高い。
配線パターン１０９ａには接地電位ＧＮＤが供給される。配線パターン１０９ｂは、トランジスタＭＤ２のゲート電極１０５ａと、図２に示されるインバータＩＮＶの出力とを電気的に接続し、トランジスタＭＤ２のゲートには信号Ｖｇが入力される。配線パターン１０９ｃは、Ｎ型拡散領域１０６ｂ（トランジスタＭＤ２のドレイン）と、Ｎ型拡散領域１０６ｃ（アンチヒューズ素子の電極の一方）とを、それぞれコンタクト１０８を介して接続している。
アンチヒューズ素子ＡＦとして用いる容量Ｃａの電極１０５ｂは、端子Ａに対応し、コンタクト１０８及び配線パターン１０９ｄを介して、電源電圧ＶＩＤの電源ラインに接続されうる。この容量Ｃａの両端子の位置関係は逆でもよく、Ｎ型拡散領域１０６ｃと電源ラインとを電気的に接続し、電極１０５ｂとＮ型拡散領域１０６ｂとを電気的に接続してもよい。また、Ｎ型拡散領域１０６ｃは、電極１０５ｂの下の領域にわたって形成されていてもよい。また、容量Ｃａは、Ｎ型ウェル領域１０２ｂと、電極１０５ｂとによって構成されているが、図４に例示されるように、ＰＭＯＳトランジスタＭＰ２のＰ型ウェル領域と、電極１０５ｂとによって構成してもよい。
配線パターン１０９ｄには、アンチヒューズ素子ＡＦに情報を書き込む際に、即ち、容量Ｃａを形成するＭＯＳ構造のゲート絶縁膜１０４を絶縁破壊する際に、過電圧（電源電圧ＶＩＤ）が供給される。ゲート絶縁膜１０４において、約１０ＭＶ／ｃｍ又はそれ以上の電界が生じることにより、ゲート絶縁膜１０４が絶縁破壊しうる。例えば、ゲート絶縁膜１０４の膜厚が１２ｎｍの場合は１２Ｖ以上の電圧を要する。この絶縁破壊は、トランジスタＭＤ２を導通状態にすることによって生じる。具体的には、図２においては、インバータＩＮＶにＬｏｗレベルの信号Ｓｉｇを入力し、それによって、インバータＩＮＶからトランジスタＭＤ２のゲートにＨｉレベルの信号Ｖｇが出力され、トランジスタＭＤ２が導通状態になる。
前述のように、アンチヒューズ素子ＡＦは、固有情報（ＩＤや設定パラメータ等）を書き込むために用いられる。例えば、情報の書き込みは、基板Ｉ１にかかる製品（基板Ｉ１を備える記録装置等）を出荷する前に為されうる。例えば、検査用の機器等から該電圧を供給しつつ情報の書き込みを行えばよく、よって、情報の書き込みに要する電圧を生成する電圧生成部は、基板Ｉ１に設けられなくてもよい。また、情報の書き込みは出荷の後、例えば、ユーザが製品を使用開始した後に自動的に為されてもよく、この場合は、製品本体、又は当該製品と同時に又は付随的に用いられる機器等から該電圧を供給しつつ、情報の書き込みを行えばよい。
以上、本実施形態によると、アンチヒューズ素子を含む記録ヘッド用基板の製造工程においてゲート絶縁膜の形成工程を追加しないため、コスト面において有利である。また、各ウェル領域や電極等の形成についても同様である。
アンチヒューズ素子ＡＦの情報の読み出しは、図５に例示されるような構成によって為されうる。図５（Ａ）は、アンチヒューズ素子に情報が書き込まれていない状態（絶縁破壊が為されていない状態）を示している。図５（Ｂ）は、アンチヒューズ素子に情報が書き込まれた状態（絶縁破壊が為された状態）を示している。ここでは、端子Ａは、抵抗値Ｒｏの外付け抵抗（以下、「外付け抵抗Ｒｏ」と示す。）を介して、例えば、電源電圧ＶＤＤを供給する電源ラインに接続されうる。また、端子Ａには、インバータＩＮＶＳｏにも接続されており、アンチヒューズ素子ＡＦに書き込まれた情報を、信号Ｓｏとして読み出すことができる。外付け抵抗Ｒｏには、以下に記載の読み出し動作が適切に為されるように、十分に大きい抵抗値を設定すればよい。
アンチヒューズ素子に情報が書き込まれていない状態（図５（Ａ））においては、アンチヒューズ素子ＡＦは単なる容量Ｃａとして機能する。よって、制御信号ＳｉｇのＨｉ状態／Ｌｏｗ状態（トランジスタＭＤ２の導通状態／非導通状態）にかかわらず、端子Ａの電位ＶａはＶＤＤとなる。よって、アンチヒューズ素子に情報が書き込まれていない状態では、信号Ｓｏは常にＬｏｗ状態となる。
アンチヒューズ素子に情報が書き込まれた状態（図５（Ｂ））においては、アンチヒューズ素子ＡＦは抵抗素子（抵抗値をＲａとする）として機能する。制御信号ＳｉｇのＨｉ状態（トランジスタＭＤ２の導通状態）のときは、トランジスタＭＤ２のオン抵抗値をＲｄとすると、電位Ｖａは、Ｖａ＝ＶＤＤ×（Ｒａ＋Ｒｄ）／（Ｒｏ＋Ｒａ＋Ｒｄ）（式１）と表せる。例えば、ＶＤＤ＝３Ｖ、Ｒｏ＝１０ｋΩ、Ｒａ＝１ｋΩ、Ｒｄ＝１ｋΩの場合は、電位Ｖａは約０．５Ｖ程度になる。この電圧はインバータＩＮＶＳｏに入力され、約０．５ＶはインバータＩＮＶＳｏの閾値電圧よりも低いため、出力信号ＳｏはＨｉ状態となる。一方、制御信号ＳｉｇのＬｏｗ状態（トランジスタＭＤ２の非導通状態）のときは、Ｖａ＝ＶＤＤとなるため、出力信号ＳｏはＬｏｗ状態となる。
このようにして、アンチヒューズ素子ＡＦへの情報の書き込みが為されたかどうかを読み出すことができる。上述の読み出しの方法は実施形態の１つに過ぎず、その他、アンチヒューズ素子ＡＦのインピーダンスそのものを読み出すことによって為されてもよい。
（第２実施形態）
図６及び７を参照しながら、他の構成例として、メモリユニット２０６２を基板Ｉ２に用いた場合を説明する。図６は、メモリユニット２０６２の構成例を示している。トランジスタＭＤ２は、ドレイン側に電解を緩和するためのＮ型ウェル領域１０２ａを有し、そのため、Ｎ型拡散領域１０６ｂ（ドレイン）からＮ型ウェル領域１０２ａを介してシリコン基板１００の方向にリーク電流が生じうる。また、Ｎ型拡散領域１０６ｂとＮ型拡散領域１０６ｃとは同電位であり、よって、前述のアンチヒューズ素子ＡＦ（乃至容量Ｃａ）においては、Ｎ型拡散領域１０６ｃからＮ型ウェル領域１０２ｂを介してシリコン基板１００の方向にリーク電流が生じうる。よって、トランジスタＭＤ２が非導通状態であるにもかかわらず、トランジスタＭＤ２のソース−ドレイン間の電位差が小さくなり、そして、アンチヒューズ素子ＡＦの両端子間における電位差が大きくなるということが考えられる。このことは、アンチヒューズ素子ＡＦに、誤った情報を書き込むという事態をもたらしうる。
図６及び７を参照しながら、他の構成例として、メモリユニット２０６２を基板Ｉ２に用いた場合を説明する。図６は、メモリユニット２０６２の構成例を示している。トランジスタＭＤ２は、ドレイン側に電解を緩和するためのＮ型ウェル領域１０２ａを有し、そのため、Ｎ型拡散領域１０６ｂ（ドレイン）からＮ型ウェル領域１０２ａを介してシリコン基板１００の方向にリーク電流が生じうる。また、Ｎ型拡散領域１０６ｂとＮ型拡散領域１０６ｃとは同電位であり、よって、前述のアンチヒューズ素子ＡＦ（乃至容量Ｃａ）においては、Ｎ型拡散領域１０６ｃからＮ型ウェル領域１０２ｂを介してシリコン基板１００の方向にリーク電流が生じうる。よって、トランジスタＭＤ２が非導通状態であるにもかかわらず、トランジスタＭＤ２のソース−ドレイン間の電位差が小さくなり、そして、アンチヒューズ素子ＡＦの両端子間における電位差が大きくなるということが考えられる。このことは、アンチヒューズ素子ＡＦに、誤った情報を書き込むという事態をもたらしうる。
そこで、本実施形態の基板Ｉ２は、図６に例示されるように、アンチヒューズ素子ＡＦと並列に接続された抵抗素子（抵抗値をＲｐとし、以下、単に「抵抗素子Ｒｐ」と示す。）をさらに備える。これにより、トランジスタＭＤ２が非導通状態であるにもかかわらず、端子Ａに過電圧が印加されて、アンチヒューズ素子ＡＦに誤って情報が書き込まれるような事態が生じることを防ぐことができる。
アンチヒューズ素子ＡＦに情報を書き込むときは、第１実施形態と同様に、Ｌｏｗレベルの信号ＳｉｇをインバータＩＮＶに入力すればよい。ここで、アンチヒューズ素子の両端にかかる電位差ＶＡＦは、ＶＡＦ＝ＶＩＤ×Ｒｐ／（Ｒｐ＋Ｒｄ）（式２）と表せる。また、前述のブレークダウン電圧ＶＢを考慮すると、電源電圧ＶＩＤの上限との関係で、ＲｐはＲｄより十分大きい値にする必要がある。例えば、Ｒｐ＝５０ｋΩ、Ｒｄ＝１ｋΩの場合は、ＶＡＦ＝ＶＩＤ×５０／５１であり、抵抗素子Ｒｐを用いない第１実施形態のときよりも１．０２倍の電圧ＶＩＤを印加することを要する。一方、例えば、Ｒｐ＝１ｋΩ、Ｒｄ＝１ｋΩの場合は、ＶＡＦ＝ＶＩＤ×１／２であり、抵抗素子Ｒｐを用いない第１実施形態のときよりも２倍の電圧ＶＩＤを印加することを要する。しかし、この場合の電圧ＶＩＤがブレークダウン電圧ＶＢより高くなると、アンチヒューズ素子への情報の書き込みが正常に為されない。よって、ＲｐはＲｄより十分大きい値にする必要がある。
図７（Ａ）は、図５（Ａ）と同様にして、アンチヒューズ素子に情報が書き込まれていない状態（絶縁破壊が為されていない状態）を示している。この状態においては、アンチヒューズ素子ＡＦは単なる容量Ｃａとして機能する。よって、制御信号ＳｉｇがＨｉ状態（トランジスタＭＤ２の導通状態）のときは、端子Ａの電位Ｖａは、Ｖａ＝ＶＤＤ×（Ｒｐ＋Ｒｄ）／（Ｒｏ＋Ｒｐ＋Ｒｄ）（式３）と表せる。例えば、ＶＤＤ＝３Ｖ、Ｒｏ＝１０ｋΩ、Ｒｐ＝５０ｋΩ、Ｒｄ＝１ｋΩの場合は、電位Ｖａは約２．５Ｖ程度になる。この電圧はインバータＩＮＶＳｏに入力され、約２．５ＶはインバータＩＮＶＳｏの閾値電圧よりも高いため、出力信号ＳｏはＬｏｗ状態となる。一方、制御信号ＳｉｇがＬｏｗ状態（トランジスタＭＤ２の非導通状態）のときは、Ｖａ＝ＶＤＤとなるため、出力信号ＳｏはＬｏｗ状態となる。即ち、アンチヒューズ素子に情報が書き込まれていない状態では、制御信号ＳｉｇのＨｉ状態／Ｌｏｗ状態（トランジスタＭＤ２の導通状態／非導通状態）にかかわらず、信号Ｓｏは常にＬｏｗ状態となる。
図７（Ｂ）は、図５（Ｂ）と同様にして、アンチヒューズ素子に情報が書き込まれた状態（絶縁破壊が為された状態）を示している。この場合においては、アンチヒューズ素子ＡＦは抵抗素子（抵抗値をＲａとする）として機能する。よって、制御信号ＳｉｇがＨｉ状態（トランジスタＭＤ２の導通状態）のときは、電位Ｖａは、Ｖａ＝ＶＤＤ×（Ｒ’＋Ｒｄ）／（Ｒｏ＋Ｒ’＋Ｒｄ）（式４）と表せる。ここで、Ｒ’＝Ｒａ×Ｒｐ／（Ｒａ＋Ｒｐ）である。例えば、ＶＤＤ＝３Ｖ、Ｒｏ＝１０ｋΩ、Ｒｐ＝５０ｋΩ、Ｒａ＝１ｋΩ、Ｒｄ＝１ｋΩの場合は、電位Ｖａは約０．５Ｖ程度になる。この電圧はインバータＩＮＶＳｏに入力され、約０．５ＶはインバータＩＮＶＳｏの閾値電圧よりも低いため、出力信号ＳｏはＨｉ状態となる。一方、制御信号ＳｉｇがＬｏｗ状態（トランジスタＭＤ２の非導通状態）のときは、Ｖａ＝ＶＤＤとなるため、出力信号ＳｏはＬｏｗ状態となる。
以上の２つの実施形態を述べたが、本発明はこれらに限られるものではなく、目的、状態、用途及び機能その他の仕様に応じて、適宜、変更が可能であり、他の実施形態によっても為されうる。
（記録装置）
以上の各実施形態は、記録装置に適用されうる。以下、図８乃至１０を参照しながら、記録装置への適用例を、インクジェット記録方式のものを例示して説明する。しかし、記録装置はこの形態には限定されず、例えば、溶融型や昇華型等の熱転写方式の記録装置についても同様である。記録装置は、例えば、記録機能のみを有するシングルファンクションプリンタであっても良いし、例えば、記録機能、ＦＡＸ機能、スキャナ機能等の複数の機能を有するマルチファンクションプリンタであっても良い。また、記録装置は、例えば、カラーフィルタ、電子デバイス、光学デバイス、微小構造物等を所定の記録方式で製造するための製造装置であっても良い。「記録」は、記録媒体上に画像、模様、パターン、構造物等、人間が視覚で知覚し得るように顕在化したものを形成する場合だけでなく、媒体の加工を行う場合をも含みうる。「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、布、プラスチック・フィルム、金属板、ガラス、セラミックス、樹脂、木材、皮革等、記録剤を付することが可能なものをも含みうる。「記録剤」は、記録媒体に付されることにより、画像、模様、パターン等の形成又は記録媒体の加工に供されうるインク等の液体だけでなく、記録剤の処理（例えば、記録剤が含有する色剤の凝固又は不溶化）に供されうる液体をも含みうる。
以上の各実施形態は、記録装置に適用されうる。以下、図８乃至１０を参照しながら、記録装置への適用例を、インクジェット記録方式のものを例示して説明する。しかし、記録装置はこの形態には限定されず、例えば、溶融型や昇華型等の熱転写方式の記録装置についても同様である。記録装置は、例えば、記録機能のみを有するシングルファンクションプリンタであっても良いし、例えば、記録機能、ＦＡＸ機能、スキャナ機能等の複数の機能を有するマルチファンクションプリンタであっても良い。また、記録装置は、例えば、カラーフィルタ、電子デバイス、光学デバイス、微小構造物等を所定の記録方式で製造するための製造装置であっても良い。「記録」は、記録媒体上に画像、模様、パターン、構造物等、人間が視覚で知覚し得るように顕在化したものを形成する場合だけでなく、媒体の加工を行う場合をも含みうる。「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、布、プラスチック・フィルム、金属板、ガラス、セラミックス、樹脂、木材、皮革等、記録剤を付することが可能なものをも含みうる。「記録剤」は、記録媒体に付されることにより、画像、模様、パターン等の形成又は記録媒体の加工に供されうるインク等の液体だけでなく、記録剤の処理（例えば、記録剤が含有する色剤の凝固又は不溶化）に供されうる液体をも含みうる。
図８は、本発明のインクジェット記録方式の記録ヘッド用の基板１５２及びインク供給部を模式的に示している。基板１５２は、インクを吐出するための各ノズル１５３（吐出口）に対応して配列された複数のヒータ１４１（電気熱変換素子）を有する。ヒータ１４１を駆動することによってインクを加熱し、発泡させ、ノズル１５３からインクを吐出する。電極１５４は、ヒータ１４１を通電させるための電極であり、例えば、ヒータ１４１を駆動する駆動素子（前述のトランジスタＭＤ１）に電気的に接続されうる。各ノズル１５３は、吐出するためのインクが供給されるように、対応するインクの流路１５５を介して、共通液室１５７に連結されている。部材１５６は、これらノズル１５３、流路１５５、共通液室１５７を形成するように内部に溝を有する。
図９は、基板１５２が枠体１５８に組み込まれた記録ヘッドの構造を模式的に示している。外部から入力された記録データは、例えば不図示の信号処理部によって処理される。その結果、該記録データに基づく電気信号がコンタクトパッド１５９から入力され、フレキシブルプリント配線基板１６０を介して、記録ヘッドないし基板１５２に入力される。
図１０は、記録装置９００の鳥瞰図を示している。記録ヘッド８１０は、インクタンク（記録剤容器）と共に、キャリッジ９２０の上に搭載されうる。キャリッジ９２０は、螺旋溝９２１を有するリードスクリュー９０４に取り付けられうる。リードスクリュー９０４の回転により、記録ヘッド８１０は、キャリッジ９２０と共にガイド９１９に沿って矢印ａ又はｂ方向に移動しうる。リードスクリュー９０４の回転は、駆動力伝達ギア９０２及び９０３を介して、駆動モータ９０１の回転に連動する。
記録用紙Ｐは、搬送部（不図示）によってプラテン９０６の上に搬送されうる。紙押え板９０５は、キャリッジ移動方向に沿って、記録用紙Ｐをプラテン９０６に対して押えうる。記録装置９００は、フォトカプラ９０７及び９０８を介して、キャリッジ９２０に設けられたレバー９０９の位置を確認し、駆動モータ９０１の回転方向の切換等を行いうる。支持部材９１０は、記録ヘッド８１０の各ノズルをキャッピングするキャップ部材９１１を支持しうる。吸引手段９１２は、キャップ部材９１１の内部を吸引し、キャップ内開口９１３を介して記録ヘッド８１０の吸引回復処理を為しうる。クリーニングブレード９１４には、周知のクリーニングブレードが用いられ、移動部材９１５がクリーニングブレード９１４を前後方向に移動させうる。本体支持板９１６は、移動部材９１５及びクリーニングブレード９１４を支持しうる。レバー９１７は、吸引回復処理を開始するために設けられうる。キャリッジ９２０と係合するカム９１８の移動に伴って、レバー９１７が移動する。駆動モータ９０１からの駆動力はクラッチ切換等の公知の伝達手段によって制御されうる。記録装置９００には記録制御部（不図示）が設けられ、記録装置９００は、外部からの記録データ等の電気信号に従って、各機構のそれぞれの駆動を制御しうる。記録装置９００は、記録ヘッド８１０の往復移動と、搬送部（不図示）による記録用紙Ｐの搬送とを繰り返し、記録用紙Ｐへの記録を完成させうる。
Claims (36)
- 記録剤を加熱するための電気熱変換素子と、
前記電気熱変換素子を駆動するための第１のＤＭＯＳトランジスタと、
アンチヒューズ素子を構成するＭＯＳ構造と、
前記ＭＯＳ構造に接続され、前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊するように構成された第２のＤＭＯＳトランジスタと、
前記アンチヒューズ素子と並列に接続され、前記第２のＤＭＯＳトランジスタのオン抵抗の抵抗値より大きい抵抗値を有する抵抗素子と、を備える、
ことを特徴とする記録ヘッド用基板。 - 記録剤を加熱するための電気熱変換素子と、
前記電気熱変換素子を駆動するための第１のＤＭＯＳトランジスタと、
アンチヒューズ素子を構成するＭＯＳ構造と、
前記ＭＯＳ構造に接続され、前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊するように構成された第２のＤＭＯＳトランジスタと、を備え、
前記第１のＤＭＯＳトランジスタと、前記第２のＤＭＯＳトランジスタと、前記ＭＯＳ構造とは、ゲート絶縁膜の膜厚が互いに等しい、
ことを特徴とする記録ヘッド用基板。 - 記録剤を加熱するための電気熱変換素子と、
前記電気熱変換素子を駆動するための第１のＤＭＯＳトランジスタと、
アンチヒューズ素子を構成するＭＯＳ構造と、
前記ＭＯＳ構造に接続され、前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊するように構成された第２のＤＭＯＳトランジスタと、を備え、
前記第１のＤＭＯＳトランジスタと、前記第２のＤＭＯＳトランジスタとは、そのチャネル領域が形成される不純物領域の深さと不純物濃度とが相互に等しい、
ことを特徴とする記録ヘッド用基板。 - 前記アンチヒューズ素子と並列に接続された抵抗素子をさらに備える、
ことを特徴とする請求項２又は３に記載の記録ヘッド用基板。 - 前記第２のＤＭＯＳトランジスタにおける拡散領域であって前記ＭＯＳ構造に接続された拡散領域と、前記第２のＤＭＯＳトランジスタが配された基板との間にリーク電流が生じる
ことを特徴とする請求項４に記載の記録ヘッド用基板。 - 前記抵抗素子の抵抗値は、前記第２のＤＭＯＳトランジスタのオン抵抗の抵抗値より大きい
ことを特徴とする請求項４又は５に記載の記録ヘッド用基板。 - 前記ＭＯＳ構造と電源電圧を供給する電源ラインとの間に接続された第２の抵抗素子をさらに備える
ことを特徴とする請求項１乃至６のいずれか１項に記載の記録ヘッド用基板。 - 前記第２のＤＭＯＳトランジスタを駆動する駆動部をさらに備える
ことを特徴とする請求項１乃至７のいずれか１項に記載の記録ヘッド用基板。 - 前記駆動部は、インバータを含み、
前記インバータの出力は、前記第２のＤＭＯＳトランジスタのゲートに接続される
ことを特徴とする請求項８に記載の記録ヘッド用基板。 - 記録剤を加熱するための電気熱変換素子と、
前記電気熱変換素子を駆動するための第１のＤＭＯＳトランジスタと、
アンチヒューズ素子を構成するＭＯＳ構造と、
前記ＭＯＳ構造に接続され、前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊するように構成された第２のＤＭＯＳトランジスタと、
前記第２のＤＭＯＳトランジスタを駆動する駆動部と、を備え、
前記駆動部は、インバータを含み、
前記インバータの出力は、前記第２のＤＭＯＳトランジスタのゲートに接続される
ことを特徴とする記録ヘッド用基板。 - 前記駆動部は、少なくとも１つのＭＯＳトランジスタを含む
ことを特徴とする請求項８乃至１０のいずれか１項に記載の記録ヘッド用基板。 - 前記アンチヒューズ素子はメモリを構成する
ことを特徴とする請求項１乃至１１のいずれか１項に記載の記録ヘッド用基板。 - 前記アンチヒューズ素子は、１回だけプログラム可能なメモリを構成する
ことを特徴とする請求項１２に記載の記録ヘッド用基板。 - 前記ＭＯＳ構造の前記ゲート絶縁膜を絶縁破壊することによって前記アンチヒューズ素子に情報を書き込む
ことを特徴とする請求項１２又は１３に記載の記録ヘッド用基板。 - 前記ＭＯＳ構造の前記ゲート絶縁膜を絶縁破壊するために用いられる第１の電圧を供給する第１の電源ラインを含み、
前記第２のＤＭＯＳトランジスタは、前記第２のＤＭＯＳトランジスタが導通状態のときに前記ＭＯＳ構造に前記第１の電圧を供給する
ことを特徴とする請求項１乃至１４のいずれか１項に記載の記録ヘッド用基板。 - 前記第１の電圧は、前記ＭＯＳ構造のブレークダウン電圧より大きい
ことを特徴とする請求項１５に記載の記録ヘッド用基板。 - 前記ＭＯＳ構造の前記ゲート絶縁膜を絶縁破壊するために用いられる第１の電圧を供給する第１の電源ラインを含み、
前記第２のＤＭＯＳトランジスタは、前記第２のＤＭＯＳトランジスタが導通状態のときに前記ＭＯＳ構造に前記第１の電圧を供給し、
前記駆動部は、前記第１の電圧より小さい第２の電圧で動作する
ことを特徴とする請求項８乃至１１のいずれか１項に記載の記録ヘッド用基板。 - 前記ＭＯＳ構造の前記ゲート絶縁膜の厚さは、前記第１の電圧が前記ＭＯＳ構造に供給されたときに前記ゲート絶縁膜が破壊され、且つ、前記第１の電圧より小さい電圧であって前記ＭＯＳ構造に記録された情報を読み出すための電圧が前記ＭＯＳ構造に供給されたときに前記ゲート絶縁膜が破壊されないように、設定される
ことを特徴とする請求項１５乃至１７のいずれか１項に記載の記録ヘッド用基板。 - 前記ＭＯＳ構造の前記ゲート絶縁膜の厚さは、７．５ｎｍから１８ｎｍの範囲である
ことを特徴とする請求項１乃至１８のいずれか１項に記載の記録ヘッド用基板。 - 記録剤を加熱するための電気熱変換素子と、
前記電気熱変換素子を駆動するための第１のＤＭＯＳトランジスタと、
アンチヒューズ素子を構成するＭＯＳ構造と、
前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊するために用いられる第１の電圧を供給する第１の電源ラインと、
前記ＭＯＳ構造に接続され、導通状態のときに前記ＭＯＳ構造に前記第１の電圧を供給することで前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊するように構成された第２のＤＭＯＳトランジスタと、
前記第２のＤＭＯＳトランジスタを前記導通状態に制御するための駆動部と、
前記アンチヒューズ素子と並列に接続され、前記第２のＤＭＯＳトランジスタのオン抵抗の抵抗値より大きい抵抗値を有する抵抗素子と、を備える
ことを特徴とする記録ヘッド用基板。 - 記録剤を加熱するための電気熱変換素子と、
前記電気熱変換素子を駆動するための第１のＤＭＯＳトランジスタと、
第１の電圧を供給する第１の電源ラインと、
第２の電圧を供給する第２の電源ラインと、
第１のノードおよび第２のノードを含むアンチヒューズ素子を構成するＭＯＳ構造と、
ソースおよびドレインを含む第２のＤＭＯＳトランジスタと、
前記アンチヒューズ素子と並列に接続され、前記第２のＤＭＯＳトランジスタのオン抵抗の抵抗値より大きい抵抗値を有する抵抗素子と、を備え、
前記第１の電源ラインは、前記アンチヒューズ素子の前記第１のノードに接続され、
前記第２のＤＭＯＳトランジスタの前記ソースおよび前記ドレインの一方は、前記アンチヒューズ素子の前記第２のノードに接続され、
前記第２のＤＭＯＳトランジスタの前記ソースおよび前記ドレインの他方は、前記第２の電源ラインに接続され、
前記第２のＤＭＯＳトランジスタは、導通状態のときに前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊するように構成され、
前記第２のＤＭＯＳトランジスタが前記導通状態のときに、前記アンチヒューズ素子の前記第１のノードと前記第２のノードとの間に、前記ＭＯＳ構造の前記ゲート絶縁膜を破壊する電圧が印加されるように、前記第１の電圧と前記第２の電圧とが設定される
ことを特徴とする記録ヘッド用基板。 - 記録剤を加熱するための電気熱変換素子と、
前記電気熱変換素子を駆動するための第１のトランジスタと、
アンチヒューズ素子を構成するＭＯＳ構造と、
前記ＭＯＳ構造に接続され、前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊するように構成された第２のトランジスタと、
少なくとも１つのＭＯＳトランジスタを含み、前記第２のトランジスタを駆動する駆動部と、を備え
前記第１のトランジスタの耐圧および前記第２のトランジスタの耐圧は、前記少なくとも１つのＭＯＳトランジスタの耐圧より高い
ことを特徴とする記録ヘッド用基板。 - 記録剤を加熱するための電気熱変換素子と、
前記電気熱変換素子を駆動するための第１のトランジスタと、
第１の電圧を供給する第１の電源ラインと、
第２の電圧を供給する第２の電源ラインと、
第１のノードおよび第２のノードを含むアンチヒューズ素子を構成するＭＯＳ構造と、
ソースおよびドレインを含む第２のトランジスタと、
少なくとも１つのＭＯＳトランジスタを含み、前記第２のトランジスタを駆動する駆動部と、を備え
前記第１のトランジスタの耐圧および前記第２のトランジスタの耐圧は、前記少なくとも１つのＭＯＳトランジスタの耐圧より高く、
前記第１の電源ラインは、前記アンチヒューズ素子の前記第１のノードに接続され、
前記第２のトランジスタの前記ソースおよび前記ドレインの一方は、前記アンチヒューズ素子の前記第２のノードに接続され、
前記第２のトランジスタの前記ソースおよび前記ドレインの他方は、前記第２の電源ラインに接続され、
前記第２のトランジスタは、導通状態のときに前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊するように構成され、
前記第２のトランジスタが前記導通状態のときに、前記アンチヒューズ素子の前記第１のノードと前記第２のノードとの間に、前記ＭＯＳ構造の前記ゲート絶縁膜を破壊する電圧が印加されるように、前記第１の電圧と前記第２の電圧とが設定される
ことを特徴とする記録ヘッド用基板。 - 前記第１のトランジスタと、前記第２のトランジスタと、前記ＭＯＳ構造とは、ゲート絶縁膜の膜厚が互いに等しい、
ことを特徴とする請求項２２又は２３のいずれか１項に記載の記録ヘッド用基板。 - 前記第１のトランジスタと、前記第２のトランジスタとは、そのチャネル領域が形成される不純物領域の深さと不純物濃度とが相互に等しい、
ことを特徴とする請求項２２乃至２４のいずれか１項に記載の記録ヘッド用基板。 - 前記アンチヒューズ素子と並列に接続された抵抗素子をさらに備える、
ことを特徴とする請求項２２乃至２５のいずれか１項に記載の記録ヘッド用基板。 - 前記第２のトランジスタにおける拡散領域であって前記ＭＯＳ構造に接続された拡散領域と、前記第２のトランジスタが配された基板との間にリーク電流が生じる
ことを特徴とする請求項２６に記載の記録ヘッド用基板。 - 前記抵抗素子の抵抗値は、前記第２のトランジスタのオン抵抗の抵抗値より大きい
ことを特徴とする請求項２６又は２７に記載の記録ヘッド用基板。 - 電源電圧を供給する電源ラインと前記ＭＯＳ構造との間に接続された第２の抵抗素子をさらに備える
ことを特徴とする請求項２２乃至２８のいずれか１項に記載の記録ヘッド用基板。 - 前記アンチヒューズ素子はメモリを構成する
ことを特徴とする請求項２２乃至２９のいずれか１項に記載の記録ヘッド用基板。 - 前記アンチヒューズ素子は、１回だけプログラム可能なメモリを構成する
ことを特徴とする請求項３０に記載の記録ヘッド用基板。 - 前記ＭＯＳ構造のゲート絶縁膜を絶縁破壊することによって前記アンチヒューズ素子に情報を書き込む
ことを特徴とする請求項３０又は３１に記載の記録ヘッド用基板。 - 前記ＭＯＳ構造の前記ゲート絶縁膜を絶縁破壊するために用いられる第１の電圧を供給する第１の電源ラインを含み、
前記第２のトランジスタは、前記第２のトランジスタが導通状態のときに前記ＭＯＳ構造に前記第１の電圧を供給する
ことを特徴とする請求項２２に記載の記録ヘッド用基板。 - 記録剤を加熱するための電気熱変換素子と、
前記電気熱変換素子を駆動するための第１のトランジスタと、
アンチヒューズ素子を構成するＭＯＳ構造と、
前記ＭＯＳ構造に接続された第２のトランジスタと、
少なくとも１つのＭＯＳトランジスタを含み、前記第２のトランジスタを駆動する駆動部と、を備え
前記第１のトランジスタの耐圧および前記第２のトランジスタの耐圧は、前記少なくとも１つのＭＯＳトランジスタの耐圧より高く、
前記ＭＯＳ構造のゲート絶縁膜が絶縁破壊された
ことを特徴とする記録ヘッド用基板。 - 請求項１乃至３４のいずれか１項に記載の記録ヘッド用基板と、
前記記録ヘッド用基板における前記電気熱変換素子の其々の駆動に応じて記録剤を吐出する複数のノズルと、を有する、
ことを特徴とする記録ヘッド。 - 請求項３５に記載の記録ヘッドと、
前記記録ヘッドの前記複数のノズルに記録剤を供給する記録剤容器と、
外部から入力された記録データを処理した結果を前記記録ヘッドに出力する信号処理部と、を備える
ことを特徴とする記録装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012205033A JP5981815B2 (ja) | 2012-09-18 | 2012-09-18 | 記録ヘッド用基板及び記録装置 |
| US13/971,173 US9144978B2 (en) | 2012-09-18 | 2013-08-20 | Printhead substrate and printing apparatus |
| US14/790,213 US9592667B2 (en) | 2012-09-18 | 2015-07-02 | Printhead substrate and printing apparatus |
| US15/420,837 US10226921B2 (en) | 2012-09-18 | 2017-01-31 | Printhead substrate and printing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012205033A JP5981815B2 (ja) | 2012-09-18 | 2012-09-18 | 記録ヘッド用基板及び記録装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016138901A Division JP6302513B2 (ja) | 2016-07-13 | 2016-07-13 | 記録ヘッド用基板及び記録装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014058130A JP2014058130A (ja) | 2014-04-03 |
| JP2014058130A5 JP2014058130A5 (ja) | 2015-07-30 |
| JP5981815B2 true JP5981815B2 (ja) | 2016-08-31 |
Family
ID=50274038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012205033A Expired - Fee Related JP5981815B2 (ja) | 2012-09-18 | 2012-09-18 | 記録ヘッド用基板及び記録装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US9144978B2 (ja) |
| JP (1) | JP5981815B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6126489B2 (ja) | 2013-07-29 | 2017-05-10 | キヤノン株式会社 | 記録素子基板、記録ヘッド及び記録装置 |
| JP2016134515A (ja) * | 2015-01-20 | 2016-07-25 | ソニー株式会社 | メモリセルおよびメモリ装置 |
| WO2017023291A1 (en) * | 2015-07-31 | 2017-02-09 | Hewlett-Packard Development Company, L.P. | Static nmos logic for print heads |
| JP6608269B2 (ja) | 2015-12-21 | 2019-11-20 | キヤノン株式会社 | 半導体装置及び記録装置 |
| JP6664261B2 (ja) | 2016-04-07 | 2020-03-13 | キヤノン株式会社 | 半導体装置及び液体吐出ヘッド用基板 |
| JP6827740B2 (ja) * | 2016-08-31 | 2021-02-10 | キヤノン株式会社 | 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置 |
| JP6789729B2 (ja) | 2016-08-31 | 2020-11-25 | キヤノン株式会社 | 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置 |
| JP6843649B2 (ja) * | 2017-02-22 | 2021-03-17 | キヤノン株式会社 | 記録素子基板、液体吐出ヘッド及び記録装置 |
| JP6843648B2 (ja) * | 2017-02-22 | 2021-03-17 | キヤノン株式会社 | 半導体基板、液体吐出ヘッド及び記録装置 |
| JP6622745B2 (ja) * | 2017-03-30 | 2019-12-18 | キヤノン株式会社 | 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置 |
| CN107402796A (zh) * | 2017-08-04 | 2017-11-28 | 信利光电股份有限公司 | 一种提高烧录良率的方法及装置 |
| JP7186540B2 (ja) * | 2018-08-06 | 2022-12-09 | キヤノン株式会社 | 液体吐出ヘッド用基板、液体吐出ヘッド、および、液体吐出装置 |
| JP7195921B2 (ja) | 2018-12-28 | 2022-12-26 | キヤノン株式会社 | 記録素子基板、液体吐出ヘッド及び記録装置 |
| MX2021008854A (es) | 2019-02-06 | 2021-09-08 | Hewlett Packard Development Co | Circuito integrado con controladores de direccion para matriz fluidica. |
| CA3126919C (en) | 2019-02-06 | 2023-10-24 | Hewlett-Packard Development Company, L.P. | Data packets comprising random numbers for controlling fluid dispensing devices |
| HUE065019T2 (hu) * | 2019-02-06 | 2024-04-28 | Hewlett Packard Development Co | Nyomtatási komponens szakaszos órajelet használó memóriaegységgel |
| WO2020162898A1 (en) | 2019-02-06 | 2020-08-13 | Hewlett-Packard Development Company, L.P. | Identifying random bits in control data packets |
| PL3710259T3 (pl) | 2019-02-06 | 2021-12-06 | Hewlett-Packard Development Company, L.P. | Matryca do głowicy drukującej |
| JP2022128224A (ja) | 2021-02-22 | 2022-09-01 | キヤノン株式会社 | 素子基板、液体吐出ヘッドおよび液体吐出装置 |
| JP2022140060A (ja) * | 2021-03-12 | 2022-09-26 | キヤノン株式会社 | 素子基板、記録ヘッド、記録装置及びその制御方法 |
| WO2023282892A1 (en) * | 2021-07-06 | 2023-01-12 | Hewlett-Packard Development Company, L.P. | Integrated circuits including high-voltage high-power and high-voltage low-power supply nodes |
| US20230064518A1 (en) * | 2021-08-30 | 2023-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Novel metal fuse structure by via landing |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3497000B2 (ja) | 1995-03-30 | 2004-02-16 | 川崎マイクロエレクトロニクス株式会社 | 半導体回路 |
| US6703671B1 (en) * | 1996-08-23 | 2004-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and method of manufacturing the same |
| US6512284B2 (en) * | 1999-04-27 | 2003-01-28 | Hewlett-Packard Company | Thinfilm fuse/antifuse device and use of same in printhead |
| JP2001026111A (ja) * | 1999-07-13 | 2001-01-30 | Canon Inc | 記録ヘッドおよび該記録ヘッドを備えた記録装置 |
| JP3629187B2 (ja) * | 2000-06-28 | 2005-03-16 | 株式会社東芝 | 電気フューズ、この電気フューズを備えた半導体装置及びその製造方法 |
| JP3846166B2 (ja) * | 2000-08-22 | 2006-11-15 | 日本ビクター株式会社 | 水晶発振器 |
| US6800902B2 (en) * | 2001-02-16 | 2004-10-05 | Canon Kabushiki Kaisha | Semiconductor device, method of manufacturing the same and liquid jet apparatus |
| JP4125153B2 (ja) * | 2002-02-20 | 2008-07-30 | キヤノン株式会社 | 半導体装置及びそれを用いた液体吐出装置 |
| TWI246462B (en) * | 2003-06-10 | 2006-01-01 | Canon Kk | Ink-jet printhead substrate, driving control method, ink-jet printhead and ink-jet printing apparatus |
| JP2005086108A (ja) | 2003-09-10 | 2005-03-31 | Renesas Technology Corp | 半導体集積回路 |
| JP2005178116A (ja) | 2003-12-18 | 2005-07-07 | Sony Corp | 液体吐出ヘッド、液体吐出装置、液体吐出ヘッドの製造方法、集積回路、集積回路の製造方法 |
| US7278703B2 (en) * | 2004-04-19 | 2007-10-09 | Hewlett-Packard Development Company, L.P. | Fluid ejection device with identification cells |
| WO2006053098A1 (en) * | 2004-11-08 | 2006-05-18 | Elder J Scott | Method and apparatus for calibrating analog circuits using statistical techniques |
| JP2006331587A (ja) | 2005-05-30 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 半導体メモリ回路駆動方法および半導体メモリ回路 |
| KR100718835B1 (ko) * | 2005-09-13 | 2007-05-16 | 삼성전자주식회사 | 반도체 모스 트랜지스터와 그 제조 방법 |
| US20080036033A1 (en) * | 2006-08-10 | 2008-02-14 | Broadcom Corporation | One-time programmable memory |
| JP5215581B2 (ja) | 2007-04-03 | 2013-06-19 | キヤノン株式会社 | ヘッド基板、記録ヘッド、ヘッドカートリッジ、記録装置、及び情報入出力方法 |
| JP5043564B2 (ja) * | 2007-08-30 | 2012-10-10 | キヤノン株式会社 | インクジェット記録ヘッド用基板および該基板を具えたインクジェット記録ヘッド |
| JP2009061611A (ja) * | 2007-09-04 | 2009-03-26 | Canon Inc | ヘッド基板、該ヘッド基板を用いたインクジェット記録ヘッド、及び記録装置 |
| JP2010216957A (ja) * | 2009-03-16 | 2010-09-30 | Murata Mfg Co Ltd | 部品識別システム、部品識別方法、および消耗部品 |
| JP5587156B2 (ja) | 2010-12-13 | 2014-09-10 | ルネサスエレクトロニクス株式会社 | 不揮発性メモリを備える半導体装置及び不揮発性メモリに対するアクセス制御方法 |
| US8542517B2 (en) * | 2011-06-13 | 2013-09-24 | International Business Machines Corporation | Low voltage programmable mosfet antifuse with body contact for diffusion heating |
-
2012
- 2012-09-18 JP JP2012205033A patent/JP5981815B2/ja not_active Expired - Fee Related
-
2013
- 2013-08-20 US US13/971,173 patent/US9144978B2/en not_active Expired - Fee Related
-
2015
- 2015-07-02 US US14/790,213 patent/US9592667B2/en active Active
-
2017
- 2017-01-31 US US15/420,837 patent/US10226921B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20170136765A1 (en) | 2017-05-18 |
| US20150298457A1 (en) | 2015-10-22 |
| JP2014058130A (ja) | 2014-04-03 |
| US10226921B2 (en) | 2019-03-12 |
| US9144978B2 (en) | 2015-09-29 |
| US9592667B2 (en) | 2017-03-14 |
| US20140078223A1 (en) | 2014-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5981815B2 (ja) | 記録ヘッド用基板及び記録装置 | |
| JP6622745B2 (ja) | 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置 | |
| US10566069B2 (en) | Semiconductor apparatus, liquid discharge head substrate, liquid discharge head, and liquid discharge apparatus | |
| US9895879B2 (en) | Semiconductor device and recording device | |
| CN107799153B (zh) | 半导体器件、排液头基板、排液头以及排液设备 | |
| JP6126489B2 (ja) | 記録素子基板、記録ヘッド及び記録装置 | |
| JP6470858B2 (ja) | 基板、液体吐出ヘッドおよび液体吐出装置 | |
| JP6302513B2 (ja) | 記録ヘッド用基板及び記録装置 | |
| CN104339866B (zh) | 打印元件衬底、打印头和打印设备 | |
| JP6977299B2 (ja) | サーマルプリントヘッド、サーマルプリンタ | |
| JP2022139244A (ja) | 半導体装置、液体吐出ヘッドおよび液体吐出装置 | |
| US11837301B2 (en) | Substrate, printing apparatus, and manufacturing method | |
| US11981129B2 (en) | Element substrate, liquid discharge head, and printing apparatus | |
| JP2023136853A (ja) | 半導体記憶装置と記録装置、並びに記録装置における半導体記憶装置の書き込み制御方法 | |
| JP6334985B2 (ja) | サーマルプリントヘッド及びサーマルプリンタ | |
| JP2022128224A (ja) | 素子基板、液体吐出ヘッドおよび液体吐出装置 | |
| JPH04341870A (ja) | サーマルヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150611 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160729 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5981815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |