JP2022139244A - 半導体装置、液体吐出ヘッドおよび液体吐出装置 - Google Patents

半導体装置、液体吐出ヘッドおよび液体吐出装置 Download PDF

Info

Publication number
JP2022139244A
JP2022139244A JP2021039535A JP2021039535A JP2022139244A JP 2022139244 A JP2022139244 A JP 2022139244A JP 2021039535 A JP2021039535 A JP 2021039535A JP 2021039535 A JP2021039535 A JP 2021039535A JP 2022139244 A JP2022139244 A JP 2022139244A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
units
unit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021039535A
Other languages
English (en)
Inventor
貞好 佐久間
Sadayoshi Sakuma
俊雄 根岸
Toshio Negishi
康宏 添田
Yasuhiro Soeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021039535A priority Critical patent/JP2022139244A/ja
Priority to US17/687,482 priority patent/US20220293201A1/en
Priority to CN202210235158.1A priority patent/CN115071269A/zh
Publication of JP2022139244A publication Critical patent/JP2022139244A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04511—Control methods or devices therefor, e.g. driver circuits, control circuits for electrostatic discharge protection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541—Specific driving circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04543—Block driving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0455—Details of switching sections of circuit, e.g. transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0458—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on heating elements forming bubbles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
    • B41J29/393—Devices for controlling or analysing the entire machine ; Controlling or analysing mechanical parameters involving printing of test patterns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

【課題】メモリ素子を備える半導体装置における回路構成を比較的簡便に評価可能な構成を提供する。【解決手段】半導体装置は、所定方向に配列された複数のユニットと、前記複数のユニットに電圧を供給するための第１端子と、前記複数のユニットに電圧を供給するための第２端子であって前記第１端子とは異なる第２端子と、を備え、前記複数のユニットは、前記第１端子および前記第２端子の間にそれぞれ配されたメモリ素子および該メモリ素子に書込みを行うための第１トランジスタを含む第１ユニットと、前記第１ユニットの前記第１トランジスタに対応するように前記第１端子および前記第２端子の間に配された第２トランジスタを含む第２ユニットと、を含む。【選択図】図１

Description

本発明は、主に半導体装置に関する。
半導体装置のなかには、製造完了後に装置の固有情報を記憶するためのメモリ素子として、１回分の書込みが可能に構成されたもの、いわゆるワンタイムプログラマブル（ＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）メモリ、を備えるものがある。ＯＴＰメモリには、アンチヒューズ素子が典型的に用いられうる（特許文献１参照）。
特開２０１４－５８１３０号公報
上述の半導体装置においては、メモリ素子への情報の書込み或いは該メモリ素子からの情報の読出しを適切に実現可能とするための手段の一つとして、メモリ素子周辺の回路構成、特に該回路に内在する寄生成分、を評価可能な構成が求められうる。
本発明は、メモリ素子を備える半導体装置における回路構成を比較的簡便に評価可能な構成を提供することを例示的目的とする。
本発明の一つの側面は半導体装置にかかり、前記半導体装置は、
所定方向に配列された複数のユニットと、
前記複数のユニットに電圧を供給するための第１端子と、
前記複数のユニットに電圧を供給するための第２端子であって前記第１端子とは異なる第２端子と、を備え、
前記複数のユニットは、
前記第１端子および前記第２端子の間にそれぞれ配されたメモリ素子および該メモリ素子に書込みを行うための第１トランジスタを含む第１ユニットと、
前記第１ユニットの前記第１トランジスタに対応するように前記第１端子および前記第２端子の間に配された第２トランジスタを含む第２ユニットと、
を含む
ことを特徴とする。
本発明によれば、メモリ素子を備える半導体装置における回路構成を評価可能となる。
記録素子基板の構成の一例を説明する図。 記録素子基板の構成の一例を説明する図。 記録素子基板の断面構造の一例を説明する図。 記録素子基板の構成の他の例を説明する図。 記録装置の構成例を説明する図。
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものでない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
（記録装置の構成例）
図５（ａ）は、インクジェット方式で記録を行う記録装置９００の内部構成を例示している。記録装置９００は、所定の記録媒体Ｐ（本例では紙等のシート状の部材）に記録剤（本例ではインク）を吐出する記録ヘッド８１０を備える。記録ヘッド８１０はキャリッジ８２０の上に搭載され、キャリッジ８２０は、螺旋溝９０４を有するリードスクリュー９２１に取り付けられうる。リードスクリュー９２１は、駆動力伝達ギア９０２及び９０３を介して、駆動モータ９０１の回転に連動して回転しうる。これにより、記録ヘッド８１０は、キャリッジ８２０と共にガイド９１９に沿って矢印ａ又はｂ方向に移動しうる。
媒体Ｐは、紙押え板９０５によってキャリッジ移動方向に沿って押さえられており、プラテン９０６に対して固定される。記録装置９００は、記録ヘッド８１０を往復移動させて、搬送部（不図示）によってプラテン９０６上に搬送された媒体Ｐに対して記録を行う。
また、記録装置９００は、フォトカプラ９０７及び９０８を介して、キャリッジ８２０に設けられたレバー９０９の位置を確認し、駆動モータ９０１の回転方向の切換を行う。支持部材９１０は、記録ヘッド８１０のノズル（液体吐出口あるいは単に吐出口）を覆うためのキャップ部材９１１を支持している。吸引手段９１２は、キャップ内開口９１３を介してキャップ部材９１１の内部を吸引することによる記録ヘッド８１０の回復処理を行う。レバー９１７は、吸引による回復処理を開始するために設けられ、キャリッジ８２０と係合するカム９１８の移動に伴って移動し、駆動モータ９０１からの駆動力がクラッチ切換等の公知の伝達手段によって制御される。
また、本体支持板９１６は、移動部材９１５及びクリーニングブレード９１４を支持しており、移動部材９１５は、クリーニングブレード９１４を移動させ、ワイピングによる記録ヘッド８１０の回復処理を行う。また、記録装置９００には制御部（不図示）が設けられ、当該制御部は上述の各機構の駆動を制御する。
図５（ｂ）は、記録ヘッド８１０の外観を例示している。記録ヘッド８１０は、複数のノズル８００を有するヘッド部８１１と、ヘッド部８１１に供給するための液体を保持するタンク（液体貯留部）８１２とを備えうる。タンク８１２とヘッド部８１１とは、例えば破線Ｋで分離することができ、タンク８１２を交換することができる。記録ヘッド８１０は、キャリッジ８２０からの電気信号を受け取るための電気的コンタクト（不図示）を備えており、当該電気信号にしたがって液体を吐出する。タンク８１２は、例えば繊維質状又は多孔質状の液体保持材（不図示）を有しており、当該液体保持材によって液体を保持しうる。
図５（ｃ）は、記録ヘッド８１０の内部構成を例示している。記録ヘッド８１０は、基体８０８と、基体８０８の上に配され、流路８０５を形成する流路壁部材８０１と、液体供給路８０３を有する天板８０２とを備える。また、記録素子としてのヒータ（電気熱変換素子）８０６が、記録ヘッド８１０が備える基板（記録素子基板）に各ノズル８００に対応して配列されている。各ヒータ８０６は、当該ヒータ８０６に対応して設けられた駆動素子（トランジスタ等のスイッチ素子）が導通状態になることによって駆動され、発熱する。
液体供給路８０３からの液体は、共通液室８０４に蓄えられ、各流路８０５を介して各ノズル８００に供給される。各ノズル８００に供給された液体は、当該ノズル８００に対応するヒータ８０６が駆動されたことに応答して、当該ノズル８００から吐出される。
図５（ｄ）は、記録装置９００のシステム構成を例示している。記録装置９００は、インターフェース１７００、ＭＰＵ１７０１、ＲＯＭ１７０２、ＲＡＭ１７０３及びゲートアレイ１７０４を有する。インターフェース１７００には記録を実行するための外部信号が外部から入力される。ＲＯＭ１７０２は、ＭＰＵ１７０１が実行する制御プログラムを格納する。ＲＡＭ１７０３は、記録用の外部信号や記録ヘッド１７０８に供給されたデータ等、各種信号ないしデータを保存する。ゲートアレイ１７０４は、記録ヘッド１７０８に対するデータの供給制御を行い、また、インターフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３の間のデータ転送の制御を行う。
記録装置９００は、ヘッドドライバ１７０５、並びに、モータドライバ１７０６及び１７０７、搬送モータ１７０９、キャリアモータ１７１０をさらに有する。キャリアモータ１７１０は記録ヘッド１７０８を搬送する。搬送モータ１７０９は媒体Ｐを搬送する。ヘッドドライバ１７０５は記録ヘッド１７０８を駆動する。モータドライバ１７０６及び１７０７は搬送モータ１７０９及びキャリアモータ１７１０をそれぞれ駆動する。
インターフェース１７００に駆動信号が入力されると、この駆動信号は、ゲートアレイ１７０４とＭＰＵ１７０１の間で記録用のデータに変換されうる。このデータにしたがって各機構が所望の動作を行い、このようにして記録ヘッド１７０８が駆動される。
小括すると、記録装置９００は、記録ヘッド８１０（又は１７０８）と、其れを駆動するドライバ１７０５とを備える。記録ヘッド８１０は、記録素子基板と、該記録素子基板に配列された複数の記録素子８０６に対応する複数のノズル８００とを備える。以下の実施形態では記録素子基板の詳細な構成について述べるが、その内容は、記録素子基板に限定されるものではなく、多様な半導体装置に適用可能である。
（第１実施形態）
図１は、第１実施形態に係る記録素子基板ＰＳ１の構成例を示す。記録素子基板ＰＳ１は、所定方向に配列された複数の記録要素２０１、同方向に配列された複数のユニットＵ１、および、コントローラ２０３を備える。記録素子基板ＰＳ１は典型的には矩形状の外形を有し、複数の記録要素２０１および複数のユニットＵ１は、例えば、上面視（平面視）において記録素子基板ＰＳ１の辺方向に沿って配列されればよい。
個々の記録要素２０１は、記録素子Ｒｈと、其れを駆動する駆動素子ＭＤ２と、駆動素子ＭＤ２を制御するための論理回路（ここではＡＮＤ回路）とを含む。記録素子Ｒｈには、前述の記録を実行可能な素子が用いられ、本実施形態ではヒータ（電気熱変換素子）が用いられるものとするが、他の実施形態としてピエゾ素子が用いられてもよい。駆動素子ＭＤ２には、高耐圧トランジスタが用いられ、本実施形態ではＤＭＯＳ（Ｄｏｕｂｌｅ－Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが用いられる。記録素子Ｒｈおよび駆動素子ＭＤ２は直列に接続されており、其れらには電圧ＶＨ１（例えば２４［Ｖ（ボルト）］）が印加される。
ここで、コントローラ２０３は、複数の記録素子Ｒｈを時分割方式で駆動可能とする。即ち、複数の記録素子Ｒｈは複数のグループに分割され、コントローラ２０３は、各グループの２以上の記録素子Ｒｈの其々をブロックとして順に駆動する。例えば、グループ数をｉとし、各グループがｊ個の記録素子Ｒｈをブロックとして含む場合、コントローラ２０３は、先ず、第１～第ｉグループの其々について第１ブロック（ｉ個の記録素子Ｒｈ）を駆動する。次に、コントローラ２０３は、第１～第ｉグループの其々について第２ブロック（ｉ個の記録素子Ｒｈ）を駆動する。同様の手順で、コントローラ２０３は、第１～第ｉグループの其々について、第３、第４、・・・、第ｊブロック（記録素子Ｒｈをｉ個ずつ）順に駆動する。
このような時分割方式による複数の記録素子Ｒｈの駆動を実現可能とするため、コントローラ２０３は、典型的には、デコーダ、シフトレジスタ、ラッチ回路、セレクタ、論理積回路、論理和回路等を含みうる。詳細については省略するが、コントローラ２０３は、記録データＤＡＴＡ、クロック信号ＣＬＫ、ラッチ信号ＬＴおよびヒートイネーブル信号ＨＥに基づいて、グループ選択信号２０４及びブロック選択信号２０５を介して対応の記録素子Ｒｈを時分割方式で駆動する。
尚、ｉ及びｊはそれぞれ２以上の整数とする。また、上記グループは時分割グループとも称され、また、上記ブロックは時分割ブロックとも称されうる。
複数のユニットＵ１は、メモリユニット（第１ユニット）２０２および評価用ユニット（第２ユニット）２０７を含む。ユニットＵ１は、例えば機能ユニット等と表現されてもよい。本実施形態では、メモリユニット２０２は複数配列され、其れらに並設されるように評価用ユニット２０７は１つ設けられるものとする。
記録素子基板ＰＳ１は、複数のユニットＵ１に電圧を供給するための端子（第１端子）Ａおよび端子（第２端子）Ｂを更に備える。端子Ａは、後述のメモリ素子Ｃａに書込みを実現可能な電圧ＶＨ２（例えば３２［Ｖ］）を供給するための端子として設けられ、端子Ｂは、接地用端子として設けられる。
図２（ａ）は、メモリユニット２０２の回路構成の一例を示し、図３（ａ）は、メモリユニット２０２の構造の一例を示す。
メモリユニット２０２は、メモリ素子Ｃａと、該メモリ素子Ｃａへの書込み及び／又は該メモリ素子Ｃａからの読出しを行うための書込み／読出し用トランジスタ（第１トランジスタ）ＭＤ１とを含む。メモリ素子ＣａにはＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造が用いられ、メモリ素子Ｃａは、このＭＯＳ構造の絶縁破壊により書込みを可能なアンチヒューズ素子として機能する。トランジスタＭＤ１には、高耐圧トランジスタが用いられ、本実施形態ではＤＭＯＳトランジスタが用いられる。
メモリ素子ＣａおよびトランジスタＭＤ１は、端子Ａ及びＢ間にそれぞれ配され、直列に接続される。端子Ａに電圧ＶＨ２を供給しながらトランジスタＭＤ１を導通状態にすることでメモリ素子ＣａのＭＯＳ構造を絶縁破壊し、それにより、メモリ素子Ｃａへの書込みが行われる。
メモリユニット２０２は、公知の半導体プロセスを用いて、例えばシリコン基板等の半導体基板上に形成可能である。本実施形態では、Ｐ型領域１００上に、Ｐ型ウエル１０１ａ及び１０１ｂ、並びに、Ｎ型ウエル１０２ａ及び１０２ｂが設けられる。Ｐ型ウエル１０１ａには、Ｎ型領域１０６ａおよびＰ型領域１０７が設けられる。Ｎ型ウエル１０２ａには、Ｎ型領域１０６ｂが設けられる。Ｎ型ウエル１０２ｂには、Ｎ型領域１０６ｃが設けられる。領域１０６ａ～１０６ｃ及び１０７間には比較的厚膜の絶縁部材１０３が設けられる。絶縁部材１０３は、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ оｆ Ｓｉｌｉｃｏｎ）により形成される。また、絶縁部材１０３間の比較的薄膜のゲート絶縁膜を覆いつつ更に絶縁部材１０３を部分的に覆うように、ポリシリコン等で構成されたゲート電極１０５ａ及び１０５ｂが設けられる。
トランジスタＭＤ１およびメモリ素子Ｃａは、コンタクトプラグ１０８を介して配線部１０９ａ～１０９ｄに接続される。トランジスタＭＤ１は、ソースおよびバックゲートにて配線部１０９ａを介して端子Ｂに接続され、ゲートにて配線部１０９ｂに接続され、また、ドレインにて配線部１０９ｃに接続される。また、メモリ素子Ｃａとしてのアンチヒューズ素子は、一端子にて配線部１０９ｃに接続され、他端子にて配線部１０９ｄを介して端子Ａに接続される。
図２（ｂ）は、評価用ユニット２０７の回路構成例の一例を示し、図３（ｂ）は、評価用ユニット２０７の構造の一例を示す。
評価用ユニット２０７は、トランジスタ（第２トランジスタ）ＭＤ１’と、メモリ素子Ｃａに対応するＭＯＳ構造１１とを含む。トランジスタＭＤ１’は、メモリユニット２０２のトランジスタＭＤ１に対応するように端子Ａ及びＢ間に配される。
また、評価用ユニット２０７は、Ｐ型チャネルＭＯＳトランジスタＭＰ１及びＮ型チャネルＭＯＳトランジスタＭＮ１を更に含み、其れらは直列に接続されてインバータＩＮＶ１を形成している。インバータＩＮＶ１の前段には論理回路（ここではＮＡＮＤ回路）が配され、このような構成によりインバータＩＮＶ１には制御信号Ｓｉｇが入力される。
図３（ａ）と図３（ｂ）との比較から分かるように、評価用ユニット２０７は、配線部１０９ｃ及び１０９ｄの接続態様においてメモリユニット２０２と異なっている。即ち、トランジスタＭＤ１’及びＭＯＳ構造１１は、それぞれトランジスタＭＤ１及びメモリ素子Ｃａ同様に並設されている一方で、配線部１０９ｃ及び１０９ｄの接続態様がトランジスタＭＤ１及びメモリ素子Ｃａとは異なる。より詳細には、端子Ａ及びＢは、トランジスタＭＤ１’に配線部１０９ａ、１０９ｃ及び１０９ｄを介して接続されており、該配線部１０９ａ、１０９ｃ及び１０９ｄはＭＯＳ構造１１には接続されていない。
このようにして、トランジスタＭＤ１’は、ＭＯＳ構造１１とは電気的に分離されており、本実施形態ではフローティング状態となっている。評価用ユニット２０７の機能（後述）の観点ではＭＯＳ構造１１は省略されてもよいが、これと共に配列されるメモリ素子Ｃａの製造ばらつきを低減することを目的の１つとして、ＭＯＳ構造１１が形成されるとよい。
コントローラ２０３は、メモリ素子Ｃａに書込みを実行することも可能に構成される。本実施形態では、コントローラ２０３は、複数のメモリ素子Ｃａへの書込みは時分割方式で行うことが可能であり、ブロック選択信号２０５および制御信号２０６を介して対応のメモリ素子Ｃａに書込み可能とする。
メモリ素子Ｃａへの誤書込みの防止のため、メモリ素子Ｃａには抵抗素子（不図示）が並列して接続されてもよい。この抵抗素子には、例えば数十［ｋΩ（キロオーム）］の電気抵抗を形成可能なものが用いられればよく、この抵抗素子は、ポリシリコンで構成されてもよいし、拡散抵抗で構成されてもよい。
以上のような構成により、コントローラ２０３は、複数の記録素子Ｒｈの駆動を時分割方式で行うことができ、また、必要に応じて複数のメモリ素子Ｃａへの書込みを時分割方式で行うこともできる。メモリ素子Ｃａへの書込みは、例えば、記録素子基板ＰＳ１の製造の際に固有情報を記憶させるために行われてもよいし、記録素子基板ＰＳ１の使用の際に必要に応じて（例えば、使用履歴の保存のために）行われてもよい。
ここで、複数のユニットＵ１、本実施形態では複数のメモリユニット２０２および１つの評価用ユニット２０７、に着目する（図１参照）。複数のユニットＵ１は、上述のトランジスタＭＤ１及びＭＤ１’の何れか１つを導通状態にすることにより使用される。
例えば、複数のメモリユニット２０２の１つを選択し、そのメモリ素子Ｃａに書込みを行う場合には、端子Ａ及びＢ間に電圧ＶＨ２が印加された状態で、対応のトランジスタＭＤ１を導通状態にする。その間、それ以外のトランジスタＭＤ１を非導通状態にし、また、トランジスタＭＤ１’を非導通状態にする。これにより上記選択されたメモリユニット２０２のメモリ素子Ｃａへの書込みが実現される。
また、評価用ユニット２０７を用いる場合には、端子Ａ及びＢ間に電圧ＶＨ２（或いは他の電圧）が印加された状態で、トランジスタＭＤ１’を導通状態にする。その間、複数のトランジスタＭＤ１の全部を非導通状態にする。この状態で端子Ａ及びＢ間の電気抵抗を計測することにより、複数のメモリユニット２０２の個々に寄生する電気抵抗を等価的に評価可能となり、その評価結果は、例えば書込み特性、読出し特性等に活用可能となる。このことは、ユニットＵ１の数量が大きくなる場合に効果的であるため、メモリの大容量化において特に有利と云える。
（第２実施形態）
第２実施形態として、前述の評価用ユニット２０７をＥＳＤ保護素子として機能させることも可能である。
図４（ａ）は、本実施形態に係る記録素子基板ＰＳ２の構成例を示す。記録素子基板ＰＳ２は、記録素子基板ＰＳ１同様の構成に加え、ＥＳＤ保護素子として機能しての整流素子ＥＰ１を更に備える。整流素子ＥＰ１は、アノードにて端子Ａに接続され且つカソードにて端子Ｂに接続され、端子Ａ及びＢ間に発生したＥＳＤ（Ｅｌｅｃｔｒｏ－Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ、静電気放電）から記録素子基板ＰＳ２内部の回路構成を保護可能とする。
例えば、ＥＳＤに起因するサージ電流が端子Ｂから端子Ａへの経路で加わった場合、そのサージ電流は端子Ｂから整流素子ＥＰ１を経由して端子Ａに流れることとなる。尚、ＥＳＤの種類としては、ＨＢＭ（Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌ、人体からの静電気放電）、ＭＭ（Ｍａｃｈｉｎｅ Ｍｏｄｅｌ、製造時のマニピュレータ等からの静電気放電）等が挙げられる。ＥＳＤに起因するサージ電流は、一般に、例えば数十［ｎｓｅｃ（ナノ秒）］から数十［μｓｅｃ（マイクロ秒）］程度の比較的短時間で流れる。
また、記録素子基板ＰＳ２は、他のＥＳＤ保護素子としての抵抗素子Ｒｓを更に備える。抵抗素子Ｒｓは、端子Ａと複数のユニットＵ１との間に配され、端子Ａに加わったＥＳＤから記録素子基板ＰＳ２内部の回路構成を保護可能とする。抵抗素子Ｒｓには、例えば２～７［Ω］程度、好適には５［Ω］程度のものが用いられ、抵抗素子Ｒｓは、典型的にはポリシリコンで構成されうる。
抵抗素子Ｒｓと併せて、評価用ユニット２０７のトランジスタＭＤ１’は他のＥＳＤ保護素子として機能する。トランジスタＭＤ１’は、通常、非導通状態であるが、ＥＳＤに起因するサージ電流が加わった場合、ドレイン‐ソース間のブレイクダウンにより、そのサージ電流を流すことが可能である。よって、トランジスタＭＤ１’は、ＧＧＭＯＳ（Ｇａｔｅ－Ｇｒｏｕｎｄｅｄ ＭＯＳ）とも称されるＥＳＤ保護用の保護トランジスタとして機能する、と云える。
よって、例えば、ＥＳＤに起因するサージ電流が端子Ａから端子Ｂへの経路で加わった場合、そのサージ電流は端子Ａから抵抗素子Ｒｓを経由した後に評価用ユニット２０７のトランジスタＭＤ１’を経由して端子Ｂに流れることとなる。
以上のような構成によれば、ＥＳＤに起因する比較的高電圧が端子Ａ及びＢ間に加わった場合に、複数のメモリユニット２０２を保護することができる。
また、図４（ａ）の例では、複数のユニットＵ１は、メモリユニット２０２及び評価用ユニット２０７のうち、評価用ユニット２０７が抵抗素子Ｒｓまでの経路が最も近くなるように配列されている。これにより、ＥＳＤに起因するサージ電流が端子Ａから端子Ｂへの経路で加わった場合に、評価用ユニット２０７のトランジスタＭＤ１’は、比較的早期に保護トランジスタとして機能することとなる。そのため、トランジスタＭＤ１’は、複数のメモリユニット２０２を更に適切に保護することが可能となる。
図４（ｂ）は、本実施形態の変形例として、メモリユニット２０２及び評価用ユニット２０７のうち、評価用ユニット２０７が抵抗素子Ｒｓまでの経路が最も遠くなるように配置された態様を示す。図４（ｂ）の例によれば、ＥＳＤに起因するサージ電流が端子Ａから端子Ｂへの経路で加わった場合、抵抗素子ＲｓおよびトランジスタＭＤ１’に加え、評価用ユニット２０７に到達するまでの配線抵抗成分がＥＳＤ保護に寄与することとなる。そのため、サージ電流に対するトランジスタＭＤ１’の耐性が向上可能となる。
前述の第１実施形態でも述べたとおり、メモリ素子Ｃａへの誤書込みの防止のため、メモリ素子Ｃａには不図示の抵抗素子が並列して接続されてもよい（以下、「並列抵抗」という。）。このような構成においても、評価用ユニット２０７を用いて端子Ａ及びＢ間の電気抵抗が計測する際、複数のメモリユニット２０２の個々に寄生する電気抵抗を適切に評価可能となることが求められる。また、抵抗素子Ｒｓの抵抗値を小さくして、メモリ素子Ｃａからの読出しに際して該読出しが意図しない結果となることを防ぐことが求められる。そのため、上述の並列抵抗の抵抗値は抵抗素子Ｒｓの抵抗値より大きく、かつ、トランジスタＭＤ１’の導通状態のときの抵抗値は抵抗素子Ｒｓの抵抗値より小さいとよい。
以上、本実施形態よれば、第１実施形態の効果に加え、ＥＳＤから記録素子基板ＰＳ２を保護する観点においても有利である。
（その他）
上述の説明においては、インクジェット方式の記録装置９００を例に挙げて説明したが、記録方式は上述の態様に限られるものではない。また、記録装置９００は、記録機能のみを有するシングルファンクションプリンタであっても良いし、記録機能、ＦＡＸ機能、スキャナ機能等の複数の機能を有するマルチファンクションプリンタであっても良い。また、例えば、カラーフィルタ、電子デバイス、光学デバイス、微小構造物等を所定の記録方式で製造するための製造装置であっても良い。
また、本明細書でいう「記録」は広く解釈されるべきものである。従って、「記録」の態様は、記録媒体上に形成される対象が文字、図形等の有意の情報であるか否かを問わないし、また、人間が視覚で知覚し得るように顕在化したものであるか否かも問わない。
また、「記録媒体」は、上記「記録」同様広く解釈されるべきものである。従って、「記録媒体」の概念は、一般的に用いられる紙の他、布、プラスチックフィルム、金属板、ガラス、セラミックス、樹脂、木材、皮革等、インクを受容可能な如何なる部材をも含みうる。
更に、「インク」は、上記「記録」同様広く解釈されるべきものである。従って、「インク」の概念は、記録媒体上に付与されることによって画像、模様、パターン等を形成する液体の他、記録媒体の加工、インクの処理（例えば、記録媒体に付与されるインク中の色剤の凝固または不溶化）等に供され得る付随的な液体をも含みうる。これらの観点で、記録装置９００は液体吐出装置９００とも表現可能であるし、記録ヘッド８１０は液体吐出ヘッド８１０とも表現可能であるし、また、記録素子Ｒｈは液体吐出素子とも表現可能である。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
ＰＳ１およびＰＳ２：記録素子基板（半導体装置）、Ａ：ＶＨ２端子（第１端子）、Ｂ：ＧＨＤ端子（第２端子）、Ｕ１：ユニット、２０２：メモリユニット（第１ユニット）、２０７：評価用ユニット（第２ユニット）。

Claims (14)

  1. 所定方向に配列された複数のユニットと、
    前記複数のユニットに電圧を供給するための第１端子と、
    前記複数のユニットに電圧を供給するための第２端子であって前記第１端子とは異なる第２端子と、を備え、
    前記複数のユニットは、
    前記第１端子および前記第２端子の間にそれぞれ配されたメモリ素子および該メモリ素子に書込みを行うための第１トランジスタを含む第１ユニットと、
    前記第１ユニットの前記第１トランジスタに対応するように前記第１端子および前記第２端子の間に配された第２トランジスタを含む第２ユニットと、
    を含む
    ことを特徴とする半導体装置。
  2. 前記複数のユニットをＥＳＤから保護するための抵抗素子を更に備える
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記複数のユニットは、前記第１ユニット及び前記第２ユニットのうち、前記第２ユニットが前記抵抗素子までの経路が最も近くなるように、配列されている
    ことを特徴とする請求項２に記載の半導体装置。
  4. 前記複数のユニットは、前記第１ユニット及び前記第２ユニットのうち、前記第２ユニットが前記抵抗素子までの経路が最も遠くなるように、配列されている
    ことを特徴とする請求項２に記載の半導体装置。
  5. 前記第１端子および前記第２端子の間に接続された整流素子を更に備える
    ことを特徴とする請求項２から請求項４の何れか１項に記載の半導体装置。
  6. 前記第２トランジスタは、前記第１端子および前記第２端子の間において、前記第１ユニットをＥＳＤから保護するための保護トランジスタとして機能する
    ことを特徴とする請求項２から請求項５の何れか１項に記載の半導体装置。
  7. 前記第１端子は、前記書込みを実現可能な電圧を供給するための端子であり、前記第２端子は接地用端子である
    ことを特徴とする請求項６に記載の半導体装置。
  8. 前記メモリ素子は、アンチヒューズ素子である
    ことを特徴とする請求項２から請求項７の何れか１項に記載の半導体装置。
  9. 前記抵抗素子を第１の抵抗素子として、
    前記半導体装置は、前記メモリ素子と並列に接続された第２の抵抗素子を更に備え、
    前記第２の抵抗素子の抵抗値は、前記第１の抵抗素子の抵抗値より大きく、
    前記第２トランジスタの導通状態のときの抵抗値は、前記第１の抵抗素子の抵抗値より小さい
    ことを特徴とする請求項８に記載の半導体装置。
  10. 前記第２ユニットは、前記第１ユニットの前記メモリ素子に対応するＭＯＳ構造を更に含み、
    前記第１端子および前記第２端子は前記第２トランジスタに配線部を介して接続されており、該配線部は前記ＭＯＳ構造には接続されていない
    ことを特徴とする請求項１から請求項９の何れか１項に記載の半導体装置。
  11. 前記メモリ素子に書込みを行うためのコントローラを更に備え、
    前記第１ユニットは、複数の第１ユニットの１つであり、
    前記コントローラは、前記複数の第１ユニットに対応する複数のメモリ素子に、時分割方式で書込みを行う
    ことを特徴とする請求項１から請求項１０の何れか１項に記載の半導体装置。
  12. 前記半導体装置は記録素子基板であり、
    前記所定方向に配列された複数の記録素子と、
    前記複数の記録素子を駆動する複数の駆動素子と、を更に備える
    ことを特徴とする請求項１から請求項１１の何れか１項に記載の半導体装置。
  13. 請求項１２に記載の半導体装置と、
    前記半導体装置の前記複数の記録素子に対応する複数の液体吐出口と、を備える
    ことを特徴とする液体吐出ヘッド。
  14. 請求項１３に記載の液体吐出ヘッドと、
    前記液体吐出ヘッドを駆動するドライバと、を備える
    ことを特徴とする液体吐出装置。
JP2021039535A 2021-03-11 2021-03-11 半導体装置、液体吐出ヘッドおよび液体吐出装置 Pending JP2022139244A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021039535A JP2022139244A (ja) 2021-03-11 2021-03-11 半導体装置、液体吐出ヘッドおよび液体吐出装置
US17/687,482 US20220293201A1 (en) 2021-03-11 2022-03-04 Semiconductor device, liquid discharge head, and liquid discharge apparatus
CN202210235158.1A CN115071269A (zh) 2021-03-11 2022-03-11 半导体装置、排液头和排液设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021039535A JP2022139244A (ja) 2021-03-11 2021-03-11 半導体装置、液体吐出ヘッドおよび液体吐出装置

Publications (1)

Publication Number Publication Date
JP2022139244A true JP2022139244A (ja) 2022-09-26

Family

ID=83194016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021039535A Pending JP2022139244A (ja) 2021-03-11 2021-03-11 半導体装置、液体吐出ヘッドおよび液体吐出装置

Country Status (3)

Country Link
US (1) US20220293201A1 (ja)
JP (1) JP2022139244A (ja)
CN (1) CN115071269A (ja)

Also Published As

Publication number Publication date
US20220293201A1 (en) 2022-09-15
CN115071269A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
US10226921B2 (en) Printhead substrate and printing apparatus
JP4824780B2 (ja) プリントヘッド用のゲート結合ｅｐｒｏｍセル
US7673973B2 (en) Micro-fluid ejecting device having embedded memory devices
JP6622745B2 (ja) 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置
US10566069B2 (en) Semiconductor apparatus, liquid discharge head substrate, liquid discharge head, and liquid discharge apparatus
US9895879B2 (en) Semiconductor device and recording device
CN107799153B (zh) 半导体器件、排液头基板、排液头以及排液设备
JP2007081122A (ja) 半導体装置
JP2022139244A (ja) 半導体装置、液体吐出ヘッドおよび液体吐出装置
JP6470858B2 (ja) 基板、液体吐出ヘッドおよび液体吐出装置
JP7195921B2 (ja) 記録素子基板、液体吐出ヘッド及び記録装置
JP6302513B2 (ja) 記録ヘッド用基板及び記録装置
US11837301B2 (en) Substrate, printing apparatus, and manufacturing method
US11975536B2 (en) Element substrate, liquid discharge head, and liquid discharge apparatus
US10421272B2 (en) Control method of liquid ejection head and liquid ejection apparatus
JP2023136853A (ja) 半導体記憶装置と記録装置、並びに記録装置における半導体記憶装置の書き込み制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240216