JP2007081122A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007081122A
JP2007081122A JP2005266927A JP2005266927A JP2007081122A JP 2007081122 A JP2007081122 A JP 2007081122A JP 2005266927 A JP2005266927 A JP 2005266927A JP 2005266927 A JP2005266927 A JP 2005266927A JP 2007081122 A JP2007081122 A JP 2007081122A
Authority
JP
Japan
Prior art keywords
terminal
mos transistor
semiconductor device
voltage
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005266927A
Other languages
English (en)
Other versions
JP4950463B2 (ja
Inventor
Takashi Morii
崇 森井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005266927A priority Critical patent/JP4950463B2/ja
Priority to US11/467,675 priority patent/US7463503B2/en
Priority to CNB2006101542116A priority patent/CN100499126C/zh
Publication of JP2007081122A publication Critical patent/JP2007081122A/ja
Application granted granted Critical
Publication of JP4950463B2 publication Critical patent/JP4950463B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541Specific driving circuit
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0458Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on heating elements forming bubbles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

【課題】 電圧差の大きい電圧が印加される場合に適した静電破壊用保護回路を有する半導体装置を提供する。
【解決手段】 半導体基板に配された情報を記録するためのメモリ素子と、該メモリ素子に情報を記録及び読み出しを行うために電圧を印加するための第1の端子と、前記第1の端子に接続された静電破壊防止用回路とを有する半導体装置であって、前記静電破壊防止用回路は、前記第1の端子にカソードが接続され、アノードが接地電位に接続されたダイオードと、前記端子にドレイン及びゲートが接続され、接地電位にソース及びバックゲートが接続された第1のMOSトランジスタと、を含むことを特徴とする。
【選択図】 図1

Description

本発明は、メモリ素子を有する半導体装置に関するものであり、特に、該メモリ素子に情報の記録書き込みを行なう際の端子に静電破壊保護回路を設けた半導体装置に関するものである。
従来から半導体基板にメモリ素子を配した半導体装置の開発が盛んにすすめられていた。
上記のメモリ素子の用途として様々なものがあるが、液体吐出用の半導体装置にも用いられている。その用途としては、液体吐出特性の温度依存性などを記録したり、もしくは、液体の残量を半導体装置内に記録したりすることに用いられている。
また、それほどビット数が必要でなく、一度書き込みを行なうのみの用途において、製造プロセスの簡易性によりヒューズROMが用いられている。(特許文献1参照)
このようにヒューズROMを用いる場合に、その入出力端子に静電気による大電圧が印加された場合の静電破壊を防止するための静電破壊回路が用いられている。(例えば特許文献2)
特開2000−343721号公報 特開昭62−152155号公報
特許文献1に記載の発明においては、ヒューズROMの書込み時において、ヒューズの切断が行われるが、このとき、瞬時に大きなエネルギーをヒューズに印加しなければ、切断残り等が発生し、誤検知につながってしまう場合がある。
安定した切断を行うには大電流を流す必要があるが、その場合情報の記録読み出し用端子に印加する電圧も必然的に高くなる。
これに対して情報の読み出し時には、それほど大きな電圧を印加する必要はない。具体的には書き込み時に端子には20〜30Vの電圧が印加され、読み出し時には数Vの電圧が印加されることになる。
このような構成においては、端子の電圧が大きく変化する際に、電流を流すことなく、且つ、静電破壊保護用素子としての機能も有していなければならず、その設計に関しては検討の余地があった。
本発明は、そのような電圧差の大きい電圧が印加される場合に適した静電破壊用保護回路を有する半導体装置を提供することを目的とする。
本発明の半導体装置は、半導体基板に配された情報を記録するためのメモリ素子と、該メモリ素子に情報を記録及び読み出しを行うために電圧を印加するための第1の端子と、前記第1の端子に接続された静電破壊防止用回路とを有する半導体装置であって、
前記静電破壊防止用回路は、前記第1の端子にカソードが接続され、アノードが接地電位に接続されたダイオードと、前記端子にドレイン及びゲートが接続され、接地電位にソース及びバックゲートが接続された第1のMOSトランジスタと、を含むことを特徴とする。
本発明の液体吐出記録ヘッドは上記構成の半導体装置を備え、本発明の液体吐出記録装置は、上記の液体吐出記録ヘッドを備えている。
以上説明した様に、本発明を使用した場合、ヒューズの切断電圧を高電位にする事が可能でありヒューズに大電流を流しやすく、安定した切断が可能である。
また、内部電圧VINを低くしてなったとしても、それに合わせて、ヒューズの切断電圧を下げる必要がなく、ヒューズの切断検討を再設計する必要がなくなる。
まず本発明の理解のために、静電破壊防止用保護の一例を説明する。
図6は、メモリ素子を有する半導体装置の断面図である。メモリ素子として情報の書き込み・読み出しに大きな電圧差が必要となるヒューズROMを一例としてあげる。
ただし、本発明の適用はこれに限られるものではなく、書き込み読み出しで印加する電圧差の大きいメモリ素子であれば適宜適用可脳である。
図6は一般的なクランプダイオード方式によるヒューズ素子の静電破壊保護回路(以後ESD保護回路)を示す図である。
図6中、IDは入出力端子、D1はアノードがGND接地ラインに、カソードが入出力端子IDに接続されたダイオード素子である。D2はアノードが入出力端子IDに、カソードが内部印加電圧VINに接続されたダイオード素子である。
101は保護される内部回路で、ヒューズ切断方式のROM回路(以下ヒューズROMと略す)である。
VDDIDはヒューズ読込み時に使用する電源端子、F1はヒューズ素子、R1はヒューズ素子F1が切断された場合に入出力端子IDをプルアップする為の抵抗素子である。
M1はヒューズを切断する際に、入出力端子IDからヒューズFを介して、GND接地ラインへの経路を作るN型パワートランジスタである。
ここで、N型パワートランジスタMは、電界効果型トランジスタであって、例えば、NMOSトランジスタやN型DMOS(ディフューズドMOS)である。
102は内部回路であり、内部印加電圧VINを電源としており、N型パワートランジスタM1の制御する回路である。
ここで、ヒューズROMの動作を説明する。書込み時は、入出力端子IDに電圧を印加して、N型パワートランジスタM1をONさせることで、ヒューズF1へ大電流が流れ、ヒューズF1が切断される。
また、読込み時は、電源端子VDDID端子に電圧を印加してN型パワートランジスタM1をONさせる。
ヒューズF1が切断されていれば、入出力端子IDの出力が電源端子VDDIDの電圧となり、ヒューズF1が切断されていない場合は入出力端子IDの出力電圧がGNDレベルとなる。
図6に示すヒューズROMの場合、入出力端子IDに静電による過電圧が印加された場合、ヒューズF1に過電流が流れ、誤って切断される可能性がある。そこで、その対策として、ESD保護回路が挿入されている。
ESD保護回路の動作としては、入出力端子IDに負の過電圧が印加された場合、GND接地ラインから、ダイオード素子D1を通して、入出力端子IDに電流が流れ、入出力端子IDに正の過電圧が印加された場合、入出力端子IDから、ダイオード素子D2を通して、内部印加電圧VINの端子に電流が流れる。
以上のように、静電による過電圧が印加された場合でも、内部のヒューズF1に電流が流れることはなく、ヒューズF1は保護される。
図7は、図6に示した保護回路部の具体的な構成を示す断面図である。
201はP型の低濃度(以後Pと記載)半導体基板、202はP半導体領域、203はN型の低濃度(以後Nと記載)半導体領域で、ダイオード素子D1のカソードとして機能する。
203AはN半導体領域でダイオード素子D2のカソードとして機能する。204はN型の高濃度(以後Nと記載)半導体領域、204AはNの半導体領域、205はP型の高濃度(以後Pと記載)半導体領域、205AはPの半導体領域である。
206は酸化膜、207は層間絶縁膜、208はアルミ等からなる配線層である。
図6のダイオード素子D1は、カソードとなるN半導体領域203、アノードとなるP半導体領域202で形成されており、ダイオード素子D2はカソードとなるN半導体領域204A、アノードとなるP半導体領域205Aで構成されている。
図7の構成は一般的なCMOSプロセスで形成された例である。
上記のような構成の場合、端子に高電圧を入力する為には、内部印加電圧VINの端子に印加する電圧は入出力端子IDに印加される電圧よりも高く、そしてその電圧近傍に設定する必要がある。
また、そうした場合、前述したように、ヒューズROMの読込み時は、入出力端子IDがGNDレベルに近い数Vとなる事があり、この時、ダイオード素子D2の両端には高電圧が印加される。
しかしながら、図7に示されるように、ダイオード素子D2の耐圧を決めているのは、N拡散領域203AとP拡散層領域205Aであり、P拡散層領域205Aの耐圧を高くする事は困難である。
これを回避するためにはP半導体領域202の製造工程を増やす必要があり、プロセスコストの増大につながるといった問題がある。
また仮に、ダイオード素子D2の耐圧の範囲以内で、ヒューズF1を切断する為に印加する電圧を設定できた場合においても、逆に入出力端子IDの電圧は、内部印加電圧VINの端子の電圧よりも、低くする必要がある。
例えば、内部印加電圧VINを5Vで、ヒューズF1の切断電圧を4Vで設計した場合について考える。
外部インターフェースの違いに等により、内部印加電圧VINが5Vから、3Vに変更になったとすると、入出力端子IDを4Vのままにすると、入出力端子IDからダイオード素子D2を経由して、内部印加電圧VINの端子に電流が流れてしまう。
よって、ヒューズF1の切断電圧も、3V以下に設定しなければならず、ヒューズF1の切断条件を再設計しなければいけなくなるといった問題につながる。
これに対して本発明の特徴とする構成は以下の通りである。
静電破壊防止用回路が、第1の端子にカソードが接続され、アノードが接地電位に接続されたダイオードと、第1の端子にドレイン及びゲートが接続され、接地電位にソース及びバックゲートが接続された第1のMOSトランジスタと、を含んでいる。
このような構成によれば、ESD保護素子の端子が内部回路の電源に接続されていないために、設計の自由度が広がり、端子の入力電圧の差が大きい時にも有効に用いることができるのである。
以下実施例を挙げて本発明の特徴を説明する。ただし本発明はこれに限られるものではなく、本発明の主旨をはずれるものでなければ適宜組み合わせ可能である。
図1は、本発明を使用した第1の実施例の構成を示す回路図であり、図2はそのESD保護回路部の具体的な構成を示す断面図である。
図1において、ダイオード素子D1及び、保護されるべき内部回路101、内部回路102は図6に示したものと同じなので説明を省略する。本実施例で異なるのは、ダイオード素子D2のかわりに、フィールドMOSトランジスタFM1を使用している点である。
フィールドMOSトランジスタFM1はドレイン及び、ゲートが入出力端子IDに接続され、ソース及びバックゲートがGND電位に接続されている。
図2において図7の従来例と同じ箇所は、同じ番号をつけて、ここでは省略する。従来と異なる箇所を以下に示す。202AはフィールドMOSトランジスタFM1のバックゲートを形成するPの拡散層領域である。
203Bはダイオード素子D1のカソードと、フィールドMOSトランジスタFM1のドレインを兼ねたNの拡散領域、204BはフィールドMOSトランジスタFM1のソースであるNの拡散領域である。
206AはフィールドMOSトランジスタFM1のフィールド酸化膜、209はFM1のゲート電極でポリシリコンである。
以下に、本実施例のESD保護の動作を説明する。負の過電圧が印加された場合、従来例と同様にダイオード素子D1を通して、GND電位から、入出力端子IDに電流が流れる。
正の過電圧が印加され、フィールドMOSトランジスタFM1の閾値以上となると、フィールドMOSトランジスタFM1が動作し、入出力端子IDからフィールドMOSトランジスタFM1を経由して、GND端子に電流が流れる。
つまりESD保護素子としての働きは十分である。
次に耐圧に関して説明すると、図2で入出力端子IDに接続されるフィールドMOSトランジスタFM1のドレインは、ダイオード素子D1のカソードと同一構成である。
耐圧を決定するのは、N拡散領域203BのNとP拡散層領域202及びP拡散層領域202AのPであるので、D1と同様の耐圧を得る事ができる。
ここで、濃度の薄い拡散どうしの耐圧である為、十分な耐圧を得られる事ができる。
また、フィールドMOSトランジスタFM1の閾値電圧は、フィールド酸化膜厚が厚いため、十分高い。これにより、入出力端子IDを高電位にする事が可能であり、ヒューズF1に大電流を流しやすく、安定した切断が可能である。
また、内部印加電圧VINを低くしても、入出力端子IDには内部印加電圧VINの端子へ導通する系が無い為、入出力端子IDに印加する電圧を変更する必要はない。
例えば、内部印加電圧VINが5V、ヒューズF1の切断電圧が4Vとし、外部インターフェースの違い等により、内部印加電圧VINが5Vから、3Vに変更になった場合について考える。
この場合でも、ヒューズF1の切断電圧を変更する必要がなく、ヒューズF1の切断検討を再設計する必要がなくなる。
図3は、ESD保護回路部の第2の実施例の具体的な構成を示す断面図である。図2と同じ構成の箇所には図2と同じ番号をつけ、ここでの説明は省略する。
本実施例において、図2と異なる箇所は、フィールド酸化膜206Aの上層にさらに、層間絶縁膜207Aをのせ、金属電極としてアルミ配線層208Aをゲート電極として使用している点である。
ポリシリコンをゲートとするフィールドMOSの場合、閾値電圧が、ヒューズ切断電圧よりも低い場合がある。閾値電圧を高くする為には、フィールド酸化膜を厚くする必要があるが、製造プロセスのタクトが長くなってしまう。
そこで、本実施例では、アルミ配線層をゲートとすることで、ゲート電極下の絶縁膜の厚さが図2に示した構成よりも高くすることができ、より高い閾値電圧のフィールドMOSを得ることができる。
これにより、さらにヒューズ切断の際に印加するID端子への印加電圧を高くする事ができ、より安定したヒューズの切断が可能となる。
図3は、ESD保護回路部の第3の実施例の具体的な構成を示す断面図である。図3と同じ構成の箇所には図3と同じ番号をつけ、ここでの説明は省略する。
本実施例が第2の実施例と異なる箇所は、Pのベース拡散層210をチャネル下に形成している点である。この構成は例えば特開2002−313942号公報で示されているベース拡散層を横方向に拡散させる半導体工程において有効である。
ベース拡散層210を横方向に拡散させる事で、フィールドMOSトランジスタFM1のゲート下にPのベース拡散層210が形成され、Pの場合よりも、反転しにくくなり、チャネル層が出来にくくなる。
これにより、閾値をさらに上げる事ができ、さらにヒューズF1切断の際に入出力端子ID端子へ印加する電圧を高くする事ができ、より安定したヒューズの切断が可能となる。
次に、図1に示した内部回路の実施形態として、ここでは電気熱変換素子(ヒータ)とその駆動回路を有する記録装置の場合を説明する。図5は内部回路102について具体的に示す回路図である。
図5中、H1は電気熱変換素子(ヒータ)、M2はその駆動回路である。本回路は、インクジェット記録用基体に使われ、ヒータに電流を流し、電気熱変換し、インクを発泡させ、吐出する。
この吐出させる際のエネルギーは調整が必要であり、これら情報をヒューズROMに記憶する事は有用である。またその他にも液体残量が所定値以下になった場合に、そのことを記録する際にも用いることが可能である。
これは特に液体吐出用の半導体装置と液体が収納されたタンクとが一体的に構成されたカートリッジの場合に有効である。
また、エネルギーの調整が必要となったとき、一般的には電源ラインVINの電源電圧を変更しヒータで発生する熱エネルギーを調整する。吐出量を多くする為には熱エネルギーを大きくする必要があり、VINを高くする。
逆に、吐出量を小さくする為には熱エネルギーを小さくする必要があり、VINを低くする。このように、VINが特に変動してしまう為、VINの変動にIDの印加電圧が影響されないフィールドMOSを使用した本発明は特に有効的である。
次に、第4の実施形態で述べたインクジェット記録ヘッド用基体(液体吐出記録ヘッド用基体)について説明する。図8は、インクジェット記録ヘッド用基体の詳細構成を示す斜視図である。
図示するように、インクジェット記録ヘッド用基体は、複数の吐出口800に連通した液路805を形成するための流路壁部材801と、インク供給口803を有する天板802とを組み付ける。
これにより、インクジェット記録方式の記録ヘッド(液体吐出記録ヘッド)810を構成できる。
この場合、インク供給口803から注入されるインクが内部の共通液室804へ蓄えられて各液路805へ供給され、その状態で基体808、発熱部806を駆動することで吐出口800からインクの吐出がなされる。
また、図8に示す記録ヘッド810をインクジェット記録装置本体に装着し、装置本体から記録ヘッド810へ付与される信号をコントロールすることにより、高速記録、高画質記録を実現できるインクジェット記録装置を提供することができる。
次に、図8に示す記録ヘッド810を用いたインクジェット記録装置(液体吐出記録装置)について説明する。図9は、本発明に係る実施形態のインクジェット記録装置900を示す外観斜視図である。
図9において、記録ヘッド810は、駆動モータ901の正逆回転に連動して駆動力伝達ギア902、903を介して回転するリードスクリュー904の螺旋溝921に対して係合するキャリッジ920上に搭載されている。
記録ヘッド810は、駆動モータ901の駆動力によってキャリッジ920と共にガイド919に沿って矢印a又はb方向に往復移動可能となっている。
不図示の記録媒体給送装置によってプラテン906上に搬送される記録用紙P用の紙押え板905は、キャリッジ移動方向に沿って記録用紙Pをプラテン906に対して押圧する。
フォトカプラ907、908は、キャリッジ920に設けられたレバー909のフォトカプラ907、908が設けられた領域での存在を確認して駆動モータ901の回転方向の切換等を行うためのホームポジション検知手段である。
支持部材910は記録ヘッド810の全面をキャップするキャップ部材911を支持し、吸引手段912はキャップ部材911内を吸引し、キャップ内開口513を介して記録ヘッド810の吸引回復を行う。
移動部材915は、クリーニングブレード914を前後方向に移動可能にし、クリーニングブレード914及び移動部材915は、本体支持板916に支持されている。
クリーニングブレード914は、図示の形態でなく周知のクリーニングブレードが本実施形態にも適用できることは言うまでもない。
また、レバー917は、吸引回復の吸引を開始するために設けられ、キャリッジ920と係合するカム918の移動に伴って移動し、駆動モータ901からの駆動力がクラッチ切換等の公知の伝達手段で移動制御される。
記録ヘッド810に設けられた発熱部806に信号を付与したり、駆動モータ901等の各機構の駆動制御を司る記録制御部(不図示)は、装置本体側に設けられている。
上述のような構成のインクジェット記録装置900は、記録媒体給送装置によってプラテン906上に搬送される記録用紙Pに対し、記録ヘッド810が記録用紙Pの全幅にわたって往復移動しながら記録を行うものである。
記録ヘッド810は、前述の各実施形態の回路構造を有するインクジェット記録ヘッド用基体を用いて製造されているため、高精度で高速な記録が可能となる。
次に、上述した装置の記録制御を実行するための制御回路の構成について説明する。図10はインクジェット記録装置900の制御回路の構成を示すブロック図である。
制御回路を示す図10において、1700は記録信号を入力するインターフェース、1701はMPU、1702はMPU1701が実行する制御プログラムを格納するプログラムROMである。
1703は各種データ(上記記録信号やヘッドに供給される記録データ等)を保存しておくダイナミック型のRAMである。
1704は記録ヘッド1708に対する記録データの供給制御を行うゲートアレイであり、インターフェース1700、MPU1701、RAM1703間のデータ転送制御も行う。
1710は記録ヘッド1708を搬送するためのキャリアモータ、1709は記録紙搬送のための搬送モータである。
1705はヘッドを駆動するヘッドドライバ、1706,1707はそれぞれ搬送モータ1709、キャリアモータ1710を駆動するためのモータドライバである。
上記制御構成の動作を説明すると、インターフェース1700に記録信号が入るとゲートアレイ1704とMPU1701との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ1706、1707が駆動されると共に、ヘッドドライバ1705に送られた記録データに従って記録ヘッドが駆動され、印字が行われる。
以上の説明においては、インクジェット記録ヘッド用基体をインクジェット方式の記録ヘッドに採用した例について説明したが、本発明に基づく基体構造は、たとえば、サーマルヘッド用基体にも応用できるものである。
本発明は、特にインクジェット記録方式の中でも出願人の提唱する、熱エネルギーを利用してインクを吐出する方式の記録ヘッド、記録装置において、優れた効果をもたらすものである。
その代表的な構成や原理については、例えば、米国特許第4,723,129号明細書、同第4,740,796号明細書に開示されている基本的な原理を用いて行なうものが好ましい。
この方法はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能である。
特に、オンデマンド型の場合には、液体(インク)が保持されているシートや液路に対応して配置されている電気熱変換体に、記録情報に対応していて該沸騰を越える急速な温度上昇を与える少なくとも一つの駆動信号を印加する。
駆動信号によって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰させて、結果的にこの駆動信号に一対一対応し液体(インク)内の気泡を形成出来るので有効である。
この気泡の成長、収縮により吐出用開口を介して液体(インク)を吐出させて、少なくとも一つの滴を形成する。
この駆動信号をパルス形状とすると、即時適切に気泡の成長収縮が行なわれるので、特に応答性に優れた液体(インク)の吐出が達成でき、より好ましい。
このパルス形状の駆動信号としては、米国特許第4,463,359号明細書、同第4,345,262号明細書に記載されているようなものが適している。
なお、上記熱作用面の温度上昇率に関する発明の米国特許第4,313,124号明細書に記載されている条件を採用すると、さらに優れた記録を行なうことができる。
記録ヘッドの構成としては、上述の各明細書に開示されているような吐出口、液路、電器熱変換体の組み合わせ構成(直線状液流路または直角液流路)がある。
また、この他に熱作用部が屈曲する領域に配置されている構成を開示する米国特許第4,558,333号明細書、米国特許第4,459,600号明細書を用いた構成も本発明に含まれるものである。
加えて、複数の電気熱変換体に対して、共通するスリットを電気熱変換体の吐出部とする構成を開示する特開昭59年第123670号公報に基づいた構成としても本発明は有効である。
また、熱エネルギーの圧力波を吸収する開口を吐出部に対応させる構成を開示する特開昭59年第138461号公報に基づいた構成としても本発明は有効である。
更に、記録装置が記録出来る最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドについて以下に述べる。
上述した明細書に開示されているような複数記録ヘッドの組み合わせによって、その長さを満たす構成や一体的に形成された一個の記録ヘッドとしての構成のいずれでもよいが、本発明は、上述した効果を一層有効に発揮することができる。
図11に示すように、インクジェット記録ヘッド810は、複数の吐出口800を有する記録ヘッド部811と、この記録ヘッド部811に供給するためのインクを保持するインク容器812とを備える。
インク容器812は、境界線Kを境に記録ヘッド部811に着脱可能に設けられている。インクジェット記録ヘッド810には、図9に示す記録装置に搭載された時にキャリッジ側からの電気信号を受け取るための電気的コンタクト(不図示)が設けられている。
この電気信号によってヒータが駆動される。インク容器812内部には、インクを保持するために繊維質状若しくは多孔質状のインク吸収体が設けられており、これらのインク吸収体によってインクが保持されている。
これに対して、図11に示すインクジェット記録ヘッド810は、記録ヘッド部811とインク容器812とが一体的に構成されている。
尚、本発明は、その趣旨を逸脱しない範囲で上記実施形態を修正又は変更したものに適用可能である。
本発明は、複数の機器(例えばホストコンピュータ、インターフェース機器、リーダ、プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機、ファクシミリ装置等)に適用してもよい。
本発明の第1の実施例を示す回路図である。 本発明の第1の実施例を示す断面図である。 本発明の第2の実施例を示す断面図である。 本発明の第3の実施例を示す断面図である。 本発明の第5の実施例を示す回路図である。 従来の実施例を示す回路図である。 従来例を示す断面図である。 インクジェット記録ヘッド用気体の詳細構成を示す斜視図である。 本発明に係る実施形態のインクジェット記録装置を示す外観斜視図である。 インクジェット記録装置の制御回路の構成を示すブロック図である。 図9に示すインクジェット記録ヘッドの別形態を説明する外観斜視図である。
符号の説明
D1 ダイオード素子
101、102 内部回路
FM1 フィールドMOSトランジスタ

Claims (10)

  1. 半導体基板に配された情報を記録するためのメモリ素子と、該メモリ素子に情報を記録及び読み出しを行うために電圧を印加するための第1の端子と、前記第1の端子に接続された静電破壊防止用回路とを有する半導体装置であって、
    前記静電破壊防止用回路は、前記第1の端子にカソードが接続され、アノードが接地電位に接続されたダイオードと、前記端子にドレイン及びゲートが接続され、接地電位にソース及びバックゲートが接続された第1のMOSトランジスタと、を含むことを特徴とする半導体装置。
  2. 前記メモリ素子がヒューズROMであることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1のMOSトランジスタが、フィールドMOSトランジスタであることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記ヒューズROMの一端は、情報の記録及び読み込み時に動作する第2のMOSトランジスタに接続され、他端は、読込み時に前記ヒューズが接続された端子をプルアップする為の抵抗素子が接続され、該抵抗素子の他端は、情報の読込み時に使用する電源に接続されていることを特徴とする請求項2に記載の半導体装置。
  5. 前記フィールドMOSトランジスタは、第1導電型の半導体基板上に配置され、バックゲート領域が、第1導電型の第1の半導体領域から構成され、ドレインは、第2導電型の第2の半導体領域で形成され、該第2の半導体領域は前記ダイオードのカソードと兼用されており、ソースは第2導電型の第3の半導体領域で形成されていることを特徴とする請求項3に記載の半導体装置。
  6. 前記MOSトランジスタのゲート電極は金属で形成され、フィールド酸化膜と層間膜の上に形成されることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
  7. 前記MOSトランジスタは、フィールド酸化膜の下部に、第1導電型で第1の半導体領域よりも不純物濃度の高い第4の半導体領域が配されていることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
  8. さらに、電気熱変換素子と、該電気熱変換素子を駆動するための第3のMOSトランジスタと、を有することを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
  9. 請求項8記載の半導体装置を備える液体吐出記録ヘッド。
  10. 請求項9記載の液体吐出記録ヘッドを備えた液体吐出記録装置。
JP2005266927A 2005-09-14 2005-09-14 半導体装置 Expired - Fee Related JP4950463B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005266927A JP4950463B2 (ja) 2005-09-14 2005-09-14 半導体装置
US11/467,675 US7463503B2 (en) 2005-09-14 2006-08-28 Semiconductor device
CNB2006101542116A CN100499126C (zh) 2005-09-14 2006-09-14 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005266927A JP4950463B2 (ja) 2005-09-14 2005-09-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2007081122A true JP2007081122A (ja) 2007-03-29
JP4950463B2 JP4950463B2 (ja) 2012-06-13

Family

ID=37854925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005266927A Expired - Fee Related JP4950463B2 (ja) 2005-09-14 2005-09-14 半導体装置

Country Status (3)

Country Link
US (1) US7463503B2 (ja)
JP (1) JP4950463B2 (ja)
CN (1) CN100499126C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099679A (ja) * 2007-10-15 2009-05-07 Mitsumi Electric Co Ltd Mosトランジスタ及びこれを用いた半導体集積回路装置
JP2010287644A (ja) * 2009-06-10 2010-12-24 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP2017108114A (ja) * 2015-12-09 2017-06-15 富士電機株式会社 トリミング装置
US11990192B2 (en) 2021-10-22 2024-05-21 Kabushiki Kaisha Toshiba Integrated circuit with ESD protection

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054851A (ja) * 2007-08-28 2009-03-12 Panasonic Corp 半導体集積回路
KR100985042B1 (ko) 2008-07-07 2010-10-04 주식회사 텔릿와이어리스솔루션즈 휴대용 단말의 내부 회로 보호 장치 및 방법
US10304645B2 (en) * 2015-12-09 2019-05-28 Fuji Electric Co., Ltd. Trimming apparatus
US9940986B2 (en) * 2015-12-16 2018-04-10 Globalfoundries Inc. Electrostatic discharge protection structures for eFuses
US10682124B2 (en) * 2016-02-18 2020-06-16 Ur24 Technology, Llc Automated collection and analysis of body fluids
KR20200077746A (ko) * 2018-12-21 2020-07-01 주식회사 실리콘웍스 정전기 방전 보호 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232358A (ja) * 1993-02-02 1994-08-19 Rohm Co Ltd 保護回路内蔵ic
JP2000123593A (ja) * 1998-08-13 2000-04-28 Toshiba Corp 半導体記憶装置及びその製造方法
JP2001026111A (ja) * 1999-07-13 2001-01-30 Canon Inc 記録ヘッドおよび該記録ヘッドを備えた記録装置
JP2005229056A (ja) * 2004-02-16 2005-08-25 Toshiba Microelectronics Corp 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1127227A (en) * 1977-10-03 1982-07-06 Ichiro Endo Liquid jet recording process and apparatus therefor
US4330787A (en) * 1978-10-31 1982-05-18 Canon Kabushiki Kaisha Liquid jet recording device
US4345262A (en) * 1979-02-19 1982-08-17 Canon Kabushiki Kaisha Ink jet recording method
US4463359A (en) * 1979-04-02 1984-07-31 Canon Kabushiki Kaisha Droplet generating method and apparatus thereof
US4313124A (en) * 1979-05-18 1982-01-26 Canon Kabushiki Kaisha Liquid jet recording process and liquid jet recording head
US4558333A (en) * 1981-07-09 1985-12-10 Canon Kabushiki Kaisha Liquid jet recording head
JPS59123670A (ja) 1982-12-28 1984-07-17 Canon Inc インクジエツトヘツド
JPS59138461A (ja) 1983-01-28 1984-08-08 Canon Inc 液体噴射記録装置
JPS62152155A (ja) 1985-12-25 1987-07-07 Seiko Epson Corp C−mos lsiの保護回路
US5208780A (en) * 1990-07-17 1993-05-04 Kabushiki Kaisha Toshiba Structure of electrically programmable read-only memory cells and redundancy signature therefor
JPH0837284A (ja) 1994-07-21 1996-02-06 Nippondenso Co Ltd 半導体集積回路装置
JP3144330B2 (ja) 1996-12-26 2001-03-12 日本電気株式会社 半導体装置
US5900663A (en) 1998-02-07 1999-05-04 Xemod, Inc. Quasi-mesh gate structure for lateral RF MOS devices
KR100373765B1 (ko) 1998-02-07 2003-02-26 제모드, 인크. 소스 영역을 후면에 접속하기 위한 플러그를 포함하는래터럴 고주파 금속 산화막 반도체 소자용 의사-메시게이트 구조
US7029081B1 (en) * 1998-10-27 2006-04-18 Canon Kabushiki Kaisha Head substrate having data memory, printing head, printing apparatus and producing method therefor
JP3663979B2 (ja) 1999-06-07 2005-06-22 カシオ計算機株式会社 インクカートリッジ及びインクジェットプリンタ
JP2002313942A (ja) 2000-12-28 2002-10-25 Canon Inc 半導体装置およびその製造方法とそれを用いた液体吐出装置
US6825543B2 (en) * 2000-12-28 2004-11-30 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and liquid jet apparatus
US7075763B2 (en) * 2002-10-31 2006-07-11 Micron Technology, Inc. Methods, circuits, and applications using a resistor and a Schottky diode
US6846734B2 (en) 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
US7271988B2 (en) * 2004-08-04 2007-09-18 Taiwan Semiconductor Manufacturing Company Method and system to protect electrical fuses

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232358A (ja) * 1993-02-02 1994-08-19 Rohm Co Ltd 保護回路内蔵ic
JP2000123593A (ja) * 1998-08-13 2000-04-28 Toshiba Corp 半導体記憶装置及びその製造方法
JP2001026111A (ja) * 1999-07-13 2001-01-30 Canon Inc 記録ヘッドおよび該記録ヘッドを備えた記録装置
JP2005229056A (ja) * 2004-02-16 2005-08-25 Toshiba Microelectronics Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099679A (ja) * 2007-10-15 2009-05-07 Mitsumi Electric Co Ltd Mosトランジスタ及びこれを用いた半導体集積回路装置
JP2010287644A (ja) * 2009-06-10 2010-12-24 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP2017108114A (ja) * 2015-12-09 2017-06-15 富士電機株式会社 トリミング装置
US11990192B2 (en) 2021-10-22 2024-05-21 Kabushiki Kaisha Toshiba Integrated circuit with ESD protection

Also Published As

Publication number Publication date
US7463503B2 (en) 2008-12-09
CN1933156A (zh) 2007-03-21
US20070058461A1 (en) 2007-03-15
CN100499126C (zh) 2009-06-10
JP4950463B2 (ja) 2012-06-13

Similar Documents

Publication Publication Date Title
JP4950463B2 (ja) 半導体装置
EP1287991B1 (en) Circuit element board, printhead including said board, and printing apparatus comprising said printhead
EP0816082B1 (en) Recording head and recording apparatus using the same
EP1733884B1 (en) Element body for recording head and recording head having element body
EP1591252B1 (en) Liquid discharge head
US9126405B2 (en) Liquid ejection apparatus
KR100501855B1 (ko) 인쇄 헤드 및 화상 인쇄 장치
JP3610279B2 (ja) 記録ヘッドおよび該記録ヘッドを備えた記録装置
KR20020096014A (ko) 기록 헤드용 기판, 기록 헤드 및 기록 장치
JP2005104142A (ja) 液体吐出ヘッド用半導体装置、液体吐出へッド及び液体吐出装置
JP2003145770A (ja) 記録ヘッド用基板、記録ヘッド、記録装置、および記録ヘッドの製造方法
US10259216B2 (en) Semiconductor device, liquid discharge head, liquid discharge head cartridge, and printing apparatus
CN114536978B (zh) 晶圆结构
US20220134748A1 (en) Wafer structure
US20220134749A1 (en) Wafer structure
JP2009119714A (ja) 記録ヘッド及び記録装置
US9694575B2 (en) Semiconductor device, liquid discharge head, liquid discharge cartridge, and liquid discharge apparatus
JP2005349689A (ja) 記録ヘッド及び該記録ヘッドが用いられる記録装置
JP2005138425A (ja) 記録ヘッドおよび該記録ヘッドを備えた記録装置
JP2005047228A (ja) 定電圧源、記録ヘッド、記録装置
JP3332745B2 (ja) 記録ヘッド及びその記録ヘッドを用いた記録装置
JP2001026111A (ja) 記録ヘッドおよび該記録ヘッドを備えた記録装置
JP2008296573A (ja) 素子基板、記録ヘッド、ヘッドカートリッジ及び記録装置
JP2005138426A (ja) 記録ヘッド基板、インクジェット記録ヘッド、記録ヘッドカートリッジ、及びインクジェット記録装置
JP2005169866A (ja) 記録ヘッド及びその記録ヘッドを用いた記録装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120309

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4950463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees