JP2014058130A - 記録ヘッド用基板及び記録装置 - Google Patents

記録ヘッド用基板及び記録装置 Download PDF

Info

Publication number
JP2014058130A
JP2014058130A JP2012205033A JP2012205033A JP2014058130A JP 2014058130 A JP2014058130 A JP 2014058130A JP 2012205033 A JP2012205033 A JP 2012205033A JP 2012205033 A JP2012205033 A JP 2012205033A JP 2014058130 A JP2014058130 A JP 2014058130A
Authority
JP
Japan
Prior art keywords
recording head
recording
transistor
head substrate
dmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012205033A
Other languages
English (en)
Other versions
JP5981815B2 (ja
JP2014058130A5 (ja
Inventor
Masanobu Omura
昌伸 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012205033A priority Critical patent/JP5981815B2/ja
Priority to US13/971,173 priority patent/US9144978B2/en
Publication of JP2014058130A publication Critical patent/JP2014058130A/ja
Priority to US14/790,213 priority patent/US9592667B2/en
Publication of JP2014058130A5 publication Critical patent/JP2014058130A5/ja
Application granted granted Critical
Publication of JP5981815B2 publication Critical patent/JP5981815B2/ja
Priority to US15/420,837 priority patent/US10226921B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541Specific driving circuit
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04585Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on thermal bent actuators
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/14Structure thereof only for on-demand ink jet heads
    • B41J2/14016Structure of bubble jet print heads
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/14Structure thereof only for on-demand ink jet heads
    • B41J2/14427Structure of ink jet print heads with thermal bend detached actuators
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/35Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】アンチヒューズ素子を含む記録ヘッド用基板であって、製造工程において有利なものを提供する。
【解決手段】記録ヘッド用基板は、記録剤を加熱するための電気熱変換素子と、前記電気熱変換素子を駆動するための第1のDMOSトランジスタと、アンチヒューズ素子を構成するMOS構造と、前記MOS構造のゲート絶縁膜を絶縁破壊することによって前記アンチヒューズ素子に情報を書き込むための第2のDMOSトランジスタと、少なくとも1つのMOSトランジスタによって構成され、前記第2のDMOSトランジスタを駆動する駆動部と、を備える。
【選択図】図3

Description

本発明は、記録ヘッド用基板及び記録装置に関する。
アンチヒューズ素子は、製品のIDや設定パラメータ等の固有情報を製品自体に記録するため、1回だけプログラムが可能なメモリとして用いられうる。アンチヒューズ素子への情報の書き込みを行うときは、情報の読み出しを行うときよりも高い電圧がアンチヒューズ素子に供給されうる。
特開2002−64332号公報
アンチヒューズ素子に情報の書き込みを行うための回路は上記電圧に耐えうる構造で設計する必要があり、このような回路を追加することは製造工程の増加によるコストの増大をもたらしうる。このことは、記録ヘッド用基板においても同様である。
本発明の目的は、アンチヒューズ素子を含む記録ヘッド用基板の製造工程において有利な技術を提供することにある。
本発明の一つの側面は記録ヘッド用基板にかかり、前記記録ヘッド用基板は、記録剤を加熱するための電気熱変換素子と、前記電気熱変換素子を駆動するための第1のDMOSトランジスタと、アンチヒューズ素子を構成するMOS構造と、前記MOS構造のゲート絶縁膜を絶縁破壊することによって前記アンチヒューズ素子に情報を書き込むための第2のDMOSトランジスタと、少なくとも1つのMOSトランジスタによって構成され、前記第2のDMOSトランジスタを駆動する駆動部と、を備えることを特徴とする。
本発明によれば、アンチヒューズ素子を含む記録ヘッド用基板の製造工程において有利である。
記録ヘッド用基板の回路構成例の一部を説明する図。 第1実施形態のメモリユニットの構成例を説明する図。 第1実施形態のメモリユニットの断面構造の例を説明する図。 第1実施形態のメモリユニットの他の構成例を説明する図。 メモリユニットの読み出し方法の例を説明する図。 第2実施形態のメモリユニットの構成例を説明する図。 メモリユニットの読み出し方法の例を説明する図。 記録ヘッド用基板とインク供給部の構成例の一部を説明する図。 記録ヘッドの構成例の一部を説明する図。 記録装置の構成例を説明する図。
(第1実施形態)
図1乃至5を参照しながら、第1実施形態の記録ヘッド用基板I(以下、単に「基板I」という。)を説明する。図1は、記録ヘッド用基板Iの回路構成例の一部を示している。基板Iは、記録ユニット204とメモリユニット206とを含む。記録ユニット204は、ヒータRh(電気熱変換素子)と、ヒータRhを駆動する駆動部DRV1(トランジスタMD1及び論理積回路AND1)と、を含む。ヒータRhを駆動することにより、即ち、ヒータRhを通電させて熱を発生させることにより、記録剤が吐出され、記録を行うことが可能である(後述)。また、メモリユニット206は、アンチヒューズ素子AFと、アンチヒューズ素子AFに情報を書き込むための駆動部DRV2(トランジスタMD2及び論理積回路AND2)と、を含む。アンチヒューズ素子AFは、過電圧が供給されることにより情報を固定的に保持し、即ち、1回だけプログラム可能なメモリとして機能する。駆動部DRV1及びDRV2は、制御回路201からの信号によって制御される。制御回路201は、例えば、不図示のシフトレジスタやラッチ回路等によって構成されうる。制御回路201には、例えば、不図示のホストPC等を介して、クロック信号CLK、画像データ信号DATA、ラッチ信号LT、ヒータ制御信号HEが入力されうる。また、論理積回路AND1及びAND2並びに制御回路201には、ロジック用の電源電圧として、第1の電源電圧VDD(例えば、3〜5V)が供給されうる。
ここで、制御回路201は、例えば、其々がn個の記録ユニット204を有するm個のグループについて、グループごとに記録ユニット204の動作を制御してヒータRhを駆動する時分割駆動を為しうる。時分割駆動は、制御回路201が、mビットのブロック選択信号202と、nビットの時分割選択信号203とを出力して為されうる。
論理積回路AND1には、対応するブロック選択信号202及び時分割選択信号203が入力され、それに応答してトランジスタMD1を導通状態にし、トランジスタMD1と直列に接続されたヒータRhを駆動する。トランジスタMD1には、高耐圧MOSトランジスタであるDMOSトランジスタ(Double−diffused MOSFET)が用いられる(第1のDMOSトランジスタ)。論理積回路AND1はMOSトランジスタで構成されうる。ここで、記録ユニット204には、ヒータ駆動用の電源電圧として第2の電源電圧V(例えば、24V)が供給され、接地電位をGNDHとする。このように、基板Iは、記録をするための記録素子および記録素子を駆動する駆動素子を含む駆動部(記録ユニット204に対応)と、駆動部を制御する論理部(制御回路201に対応)とを含む。一般に、駆動部は、論理部よりも高い電圧で動作させるため、高耐圧用のトランジスタと通常のトランジスタとが併存する基板が用いられうる。
論理積回路AND2には制御信号205及び時分割選択信号203が入力され、それに応じた信号がトランジスタMD2に出力され、トランジスタMD2の導通状態/非導通状態が切り替えられる。トランジスタMD2には、トランジスタMD1と同様にして、DMOSトランジスタが用いられる(第2のDMOSトランジスタ)。論理積回路AND2はMOSトランジスタで構成されうる。メモリユニット206には、アンチヒューズ素子AFに情報を書き込むための第3の電源電圧VIDが供給され、接地電位をGNDとする。尚、電源電圧VIDと電源電圧Vとは独立した電源ラインであるが、アンチヒューズ素子への書き込みに要する電圧の最小値が電源電圧V以下の場合は、例えば降圧回路と併せて、電源電圧Vを用いてもよい。また、いずれのメモリユニット206のアンチヒューズ素子AFに情報を書き込むかは、各信号CLK、DATA、LT、HEにしたがう時分割選択信号203と、制御信号205とによって決定されうる。アンチヒューズ素子AFに書き込まれた情報を読み出すときは、メモリユニット206に電源電圧VDDを供給し、後述のようにして読み出されうる。
図2は、基板Iに用いるメモリユニット206の構成例を示している。ここでは、論理積回路AND2をNAND回路300及びインバータINVで示している。インバータINVは、PMOSトランジスタMP1及びNMOSトランジスタMN1で構成され、トランジスタMP1及びMN1にはMOSFETを用いる。インバータINVには入力信号Sigが入力され、出力信号VgがトランジスタMD2のゲートに出力される。アンチヒューズ素子AFとして、容量Caが、その一方の端においてトランジスタMD2と直列に接続されている。容量Caの他方の端(端子A)には、情報の書き込みを行う際に、電源電圧VIDが供給される。
図3は、容量Ca及びトランジスタMD2に対応する部分のデバイス断面構造の例を模式的に示している。例えば、P型シリコン基板100上に、P型ウェル領域101とN型ウェル領域102a及び102bが形成されている。P型ウェル領域101は、NMOSトランジスタMN1のP型ウェルを形成する工程において同時に形成されればよく、該P型ウェルとP型ウェル領域101とは同様の不純物濃度分布を有している。N型ウェル領域102a及び102bと、PMOSトランジスタMP1のN型ウェルとの関係についても同様である。N型ウェル領域102a及び102bと、P型シリコン基板100とのPN接合におけるブレークダウン電圧Vとしたときに、情報を書き込む際にブレークダウンが当該PN接合において生じないように、V>VIDとなることを要する。よって、それぞれの不純物濃度を考慮してN型ウェル領域102a及び102bを形成するとよい。
素子分離103は、例えば、LOCOS構造を有し、これはフィールド酸化によって形成されうるが、STI構造の素子分離103を形成してもよい。ゲート絶縁膜104は、トランジスタMP1及びMN1のゲート絶縁膜の形成と同時に形成され、その膜厚は、例えば、VDD=3〜5Vの場合には7.5〜18nm程度にすればよい。トランジスタMD2のゲート電極105aと、アンチヒューズ素子AFとして用いる容量Caの電極105bとは、それぞれポリシリコンで形成されうる。これらは、トランジスタMP1及びMN1のゲート電極の形成と同時に形成されうる。高濃度のN型拡散領域106a〜106cおよび高濃度のP型拡散領域107についても、同様にして、トランジスタMP1及びMN1のドレイン、ソース及びバルクのための高濃度の拡散領域の形成と同時に形成されうる。よって、同じ導電型の拡散領域において、これらは不純物領域の深さと不純物濃度とが相互に等しいといえる。N型拡散領域106a〜106cおよびP型拡散領域107には、それぞれコンタクト108と、金属等の導電性材料で構成される配線パターン109a〜109dとが設けられ、電気的な接続が形成される。
トランジスタMD2のゲート電極105aは、互いに隣接するP型ウェル領域101及びN型ウェル領域102aの上に、ゲート絶縁膜104を介して配置されうる。トランジスタMD2のチャネル領域は、P型ウェル領域101におけるゲート電極105aの下の領域に形成される。N型拡散領域106aはトランジスタMD2のソースに対応する。N型拡散領域106bはトランジスタMD2のドレインに対応する。P型拡散領域107はトランジスタMD2のバックゲート(バルク)に対応する。また、N型拡散領域106bは、ゲート電極105aのドレイン側の下の領域にまで形成されており、これによってドレインからの電界を緩和する。ゲート電極105aは素子分離103の上にまで形成されており、トランジスタMD2はいわゆるLOCOSオフセット構造を有する。トランジスタMD2は、以上のようにしてDMOS構造を形成しており、電圧に対する耐性が高い。
配線パターン109aには接地電位GNDが供給される。配線パターン109bは、トランジスタMD2のゲート電極105aと、図2に示されるインバータINVの出力とを電気的に接続し、トランジスタMD2のゲートには信号Vgが入力される。配線パターン109cは、N型拡散領域106b(トランジスタMD2のドレイン)と、N型拡散領域106c(アンチヒューズ素子の電極の一方)とを、それぞれコンタクト108を介して接続している。
アンチヒューズ素子AFとして用いる容量Caの電極105bは、端子Aに対応し、コンタクト108及び配線パターン109dを介して、電源電圧VIDの電源ラインに接続されうる。この容量Caの両端子の位置関係は逆でもよく、N型拡散領域106cと電源ラインとを電気的に接続し、電極105bとN型拡散領域106bとを電気的に接続してもよい。また、N型拡散領域106cは、電極105bの下の領域にわたって形成されていてもよい。また、容量Caは、N型ウェル領域102bと、電極105bとによって構成されているが、図4に例示されるように、PMOSトランジスタMP2のP型ウェル領域と、電極105bとによって構成してもよい。
配線パターン109dには、アンチヒューズ素子AFに情報を書き込む際に、即ち、容量Caを形成するMOS構造のゲート絶縁膜104を絶縁破壊する際に、過電圧(電源電圧VID)が供給される。ゲート絶縁膜104において、約10MV/cm又はそれ以上の電界が生じることにより、ゲート絶縁膜104が絶縁破壊しうる。例えば、ゲート絶縁膜104の膜厚が12nmの場合は12V以上の電圧を要する。この絶縁破壊は、トランジスタMD2を導通状態にすることによって生じる。具体的には、図2においては、インバータINVにLowレベルの信号Sigを入力し、それによって、インバータINVからトランジスタMD2のゲートにHiレベルの信号Vgが出力され、トランジスタMD2が導通状態になる。
前述のように、アンチヒューズ素子AFは、固有情報(IDや設定パラメータ等)を書き込むために用いられる。例えば、情報の書き込みは、基板Iにかかる製品(基板Iを備える記録装置等)を出荷する前に為されうる。例えば、検査用の機器等から該電圧を供給しつつ情報の書き込みを行えばよく、よって、情報の書き込みに要する電圧を生成する電圧生成部は、基板Iに設けられなくてもよい。また、情報の書き込みは出荷の後、例えば、ユーザが製品を使用開始した後に自動的に為されてもよく、この場合は、製品本体、又は当該製品と同時に又は付随的に用いられる機器等から該電圧を供給しつつ、情報の書き込みを行えばよい。
以上、本実施形態によると、アンチヒューズ素子を含む記録ヘッド用基板の製造工程においてゲート絶縁膜の形成工程を追加しないため、コスト面において有利である。また、各ウェル領域や電極等の形成についても同様である。
アンチヒューズ素子AFの情報の読み出しは、図5に例示されるような構成によって為されうる。図5(A)は、アンチヒューズ素子に情報が書き込まれていない状態(絶縁破壊が為されていない状態)を示している。図5(B)は、アンチヒューズ素子に情報が書き込まれた状態(絶縁破壊が為された状態)を示している。ここでは、端子Aは、抵抗値Roの外付け抵抗(以下、「外付け抵抗Ro」と示す。)を介して、例えば、電源電圧VDDを供給する電源ラインに接続されうる。また、端子Aには、インバータINVSoにも接続されており、アンチヒューズ素子AFに書き込まれた情報を、信号Soとして読み出すことができる。外付け抵抗Roには、以下に記載の読み出し動作が適切に為されるように、十分に大きい抵抗値を設定すればよい。
アンチヒューズ素子に情報が書き込まれていない状態(図5(A))においては、アンチヒューズ素子AFは単なる容量Caとして機能する。よって、制御信号SigのHi状態/Low状態(トランジスタMD2の導通状態/非導通状態)にかかわらず、端子Aの電位VaはVDDとなる。よって、アンチヒューズ素子に情報が書き込まれていない状態では、信号Soは常にLow状態となる。
アンチヒューズ素子に情報が書き込まれた状態(図5(B))においては、アンチヒューズ素子AFは抵抗素子(抵抗値をRaとする)として機能する。制御信号SigのHi状態(トランジスタMD2の導通状態)のときは、トランジスタMD2のオン抵抗値をRdとすると、電位Vaは、Va=VDD×(Ra+Rd)/(Ro+Ra+Rd)(式1)と表せる。例えば、VDD=3V、Ro=10kΩ、Ra=1kΩ、Rd=1kΩの場合は、電位Vaは約0.5V程度になる。この電圧はインバータINVSoに入力され、約0.5VはインバータINVSoの閾値電圧よりも低いため、出力信号SoはHi状態となる。一方、制御信号SigのLow状態(トランジスタMD2の非導通状態)のときは、Va=VDDとなるため、出力信号SoはLow状態となる。
このようにして、アンチヒューズ素子AFへの情報の書き込みが為されたかどうかを読み出すことができる。上述の読み出しの方法は実施形態の1つに過ぎず、その他、アンチヒューズ素子AFのインピーダンスそのものを読み出すことによって為されてもよい。
(第2実施形態)
図6及び7を参照しながら、他の構成例として、メモリユニット206を基板Iに用いた場合を説明する。図6は、メモリユニット206の構成例を示している。トランジスタMD2は、ドレイン側に電解を緩和するためのN型ウェル領域102aを有し、そのため、N型拡散領域106b(ドレイン)からN型ウェル領域102aを介してシリコン基板100の方向にリーク電流が生じうる。また、N型拡散領域106bとN型拡散領域106cとは同電位であり、よって、前述のアンチヒューズ素子AF(乃至容量Ca)においては、N型拡散領域106cからN型ウェル領域102bを介してシリコン基板100の方向にリーク電流が生じうる。よって、トランジスタMD2が非導通状態であるにもかかわらず、トランジスタMD2のソース−ドレイン間の電位差が小さくなり、そして、アンチヒューズ素子AFの両端子間における電位差が大きくなるということが考えられる。このことは、アンチヒューズ素子AFに、誤った情報を書き込むという事態をもたらしうる。
そこで、本実施形態の基板Iは、図6に例示されるように、アンチヒューズ素子AFと並列に接続された抵抗素子(抵抗値をRpとし、以下、単に「抵抗素子Rp」と示す。)をさらに備える。これにより、トランジスタMD2が非導通状態であるにもかかわらず、端子Aに過電圧が印加されて、アンチヒューズ素子AFに誤って情報が書き込まれるような事態が生じることを防ぐことができる。
アンチヒューズ素子AFに情報を書き込むときは、第1実施形態と同様に、Lowレベルの信号SigをインバータINVに入力すればよい。ここで、アンチヒューズ素子の両端にかかる電位差VAFは、VAF=VID×Rp/(Rp+Rd)(式2)と表せる。また、前述のブレークダウン電圧Vを考慮すると、電源電圧VIDの上限との関係で、RpはRdより十分大きい値にする必要がある。例えば、Rp=50kΩ、Rd=1kΩの場合は、VAF=VID×50/51であり、抵抗素子Rpを用いない第1実施形態のときよりも1.02倍の電圧VIDを印加することを要する。一方、例えば、Rp=1kΩ、Rd=1kΩの場合は、VAF=VID×1/2であり、抵抗素子Rpを用いない第1実施形態のときよりも2倍の電圧VIDを印加することを要する。しかし、この場合の電圧VIDがブレークダウン電圧Vより高くなると、アンチヒューズ素子への情報の書き込みが正常に為されない。よって、RpはRdより十分大きい値にする必要がある。
図7(A)は、図5(A)と同様にして、アンチヒューズ素子に情報が書き込まれていない状態(絶縁破壊が為されていない状態)を示している。この状態においては、アンチヒューズ素子AFは単なる容量Caとして機能する。よって、制御信号SigがHi状態(トランジスタMD2の導通状態)のときは、端子Aの電位Vaは、Va=VDD×(Rp+Rd)/(Ro+Rp+Rd)(式3)と表せる。例えば、VDD=3V、Ro=10kΩ、Rp=50kΩ、Rd=1kΩの場合は、電位Vaは約2.5V程度になる。この電圧はインバータINVSoに入力され、約2.5VはインバータINVSoの閾値電圧よりも高いため、出力信号SoはLow状態となる。一方、制御信号SigがLow状態(トランジスタMD2の非導通状態)のときは、Va=VDDとなるため、出力信号SoはLow状態となる。即ち、アンチヒューズ素子に情報が書き込まれていない状態では、制御信号SigのHi状態/Low状態(トランジスタMD2の導通状態/非導通状態)にかかわらず、信号Soは常にLow状態となる。
図7(B)は、図5(B)と同様にして、アンチヒューズ素子に情報が書き込まれた状態(絶縁破壊が為された状態)を示している。この場合においては、アンチヒューズ素子AFは抵抗素子(抵抗値をRaとする)として機能する。よって、制御信号SigがHi状態(トランジスタMD2の導通状態)のときは、電位Vaは、Va=VDD×(R’+Rd)/(Ro+R’+Rd)(式4)と表せる。ここで、R’=Ra×Rp/(Ra+Rp)である。例えば、VDD=3V、Ro=10kΩ、Rp=50kΩ、Ra=1kΩ、Rd=1kΩの場合は、電位Vaは約0.5V程度になる。この電圧はインバータINVSoに入力され、約0.5VはインバータINVSoの閾値電圧よりも低いため、出力信号SoはHi状態となる。一方、制御信号SigがLow状態(トランジスタMD2の非導通状態)のときは、Va=VDDとなるため、出力信号SoはLow状態となる。
以上の2つの実施形態を述べたが、本発明はこれらに限られるものではなく、目的、状態、用途及び機能その他の仕様に応じて、適宜、変更が可能であり、他の実施形態によっても為されうる。
(記録装置)
以上の各実施形態は、記録装置に適用されうる。以下、図8乃至10を参照しながら、記録装置への適用例を、インクジェット記録方式のものを例示して説明する。しかし、記録装置はこの形態には限定されず、例えば、溶融型や昇華型等の熱転写方式の記録装置についても同様である。記録装置は、例えば、記録機能のみを有するシングルファンクションプリンタであっても良いし、例えば、記録機能、FAX機能、スキャナ機能等の複数の機能を有するマルチファンクションプリンタであっても良い。また、記録装置は、例えば、カラーフィルタ、電子デバイス、光学デバイス、微小構造物等を所定の記録方式で製造するための製造装置であっても良い。「記録」は、記録媒体上に画像、模様、パターン、構造物等、人間が視覚で知覚し得るように顕在化したものを形成する場合だけでなく、媒体の加工を行う場合をも含みうる。「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、布、プラスチック・フィルム、金属板、ガラス、セラミックス、樹脂、木材、皮革等、記録剤を付することが可能なものをも含みうる。「記録剤」は、記録媒体に付されることにより、画像、模様、パターン等の形成又は記録媒体の加工に供されうるインク等の液体だけでなく、記録剤の処理(例えば、記録剤が含有する色剤の凝固又は不溶化)に供されうる液体をも含みうる。
図8は、本発明のインクジェット記録方式の記録ヘッド用の基板152及びインク供給部を模式的に示している。基板152は、インクを吐出するための各ノズル153(吐出口)に対応して配列された複数のヒータ141(電気熱変換素子)を有する。ヒータ141を駆動することによってインクを加熱し、発泡させ、ノズル153からインクを吐出する。電極154は、ヒータ141を通電させるための電極であり、例えば、ヒータ141を駆動する駆動素子(前述のトランジスタMD1)に電気的に接続されうる。各ノズル153は、吐出するためのインクが供給されるように、対応するインクの流路155を介して、共通液室157に連結されている。部材156は、これらノズル153、流路155、共通液室157を形成するように内部に溝を有する。
図9は、基板152が枠体158に組み込まれた記録ヘッドの構造を模式的に示している。外部から入力された記録データは、例えば不図示の信号処理部によって処理される。その結果、該記録データに基づく電気信号がコンタクトパッド159から入力され、フレキシブルプリント配線基板160を介して、記録ヘッドないし基板152に入力される。
図10は、記録装置900の鳥瞰図を示している。記録ヘッド810は、インクタンク(記録剤容器)と共に、キャリッジ920の上に搭載されうる。キャリッジ920は、螺旋溝921を有するリードスクリュー904に取り付けられうる。リードスクリュー904の回転により、記録ヘッド810は、キャリッジ920と共にガイド919に沿って矢印a又はb方向に移動しうる。リードスクリュー904の回転は、駆動力伝達ギア902及び903を介して、駆動モータ901の回転に連動する。
記録用紙Pは、搬送部(不図示)によってプラテン906の上に搬送されうる。紙押え板905は、キャリッジ移動方向に沿って、記録用紙Pをプラテン906に対して押えうる。記録装置900は、フォトカプラ907及び908を介して、キャリッジ920に設けられたレバー909の位置を確認し、駆動モータ901の回転方向の切換等を行いうる。支持部材910は、記録ヘッド810の各ノズルをキャッピングするキャップ部材911を支持しうる。吸引手段912は、キャップ部材911の内部を吸引し、キャップ内開口913を介して記録ヘッド810の吸引回復処理を為しうる。クリーニングブレード914には、周知のクリーニングブレードが用いられ、移動部材915がクリーニングブレード914を前後方向に移動させうる。本体支持板916は、移動部材915及びクリーニングブレード914を支持しうる。レバー917は、吸引回復処理を開始するために設けられうる。キャリッジ920と係合するカム918の移動に伴って、レバー917が移動する。駆動モータ901からの駆動力はクラッチ切換等の公知の伝達手段によって制御されうる。記録装置900には記録制御部(不図示)が設けられ、記録装置900は、外部からの記録データ等の電気信号に従って、各機構のそれぞれの駆動を制御しうる。記録装置900は、記録ヘッド810の往復移動と、搬送部(不図示)による記録用紙Pの搬送とを繰り返し、記録用紙Pへの記録を完成させうる。

Claims (6)

  1. 記録剤を加熱するための電気熱変換素子と、
    前記電気熱変換素子を駆動するための第1のDMOSトランジスタと、
    アンチヒューズ素子を構成するMOS構造と、
    前記MOS構造のゲート絶縁膜を絶縁破壊することによって前記アンチヒューズ素子に情報を書き込むための第2のDMOSトランジスタと、
    少なくとも1つのMOSトランジスタによって構成され、前記第2のDMOSトランジスタを駆動する駆動部と、を備える、
    ことを特徴とする記録ヘッド用基板。
  2. 前記第1のDMOSトランジスタと、前記第2のDMOSトランジスタと、前記MOSトランジスタとは、ゲート絶縁膜の膜厚が互いに等しい、
    ことを特徴とする請求項1に記載の記録ヘッド用基板。
  3. 前記第1のDMOSトランジスタと、前記第2のDMOSトランジスタとは、そのチャネル領域が形成される不純物領域の深さと不純物濃度とが相互に等しい、
    ことを特徴とする請求項1又は2に記載の記録ヘッド用基板。
  4. 前記アンチヒューズ素子と並列に接続された抵抗素子をさらに備える、
    ことを特徴とする請求項1乃至3のいずれか1項に記載の記録ヘッド用基板。
  5. 請求項1乃至4のいずれか1項に記載の記録ヘッド用基板と、
    前記記録ヘッド用基板における前記電気熱変換素子の其々の駆動に応じて記録剤を吐出する複数のノズルと、を有する、
    ことを特徴とする記録ヘッド。
  6. 請求項5に記載の記録ヘッドと、
    前記記録ヘッドの前記複数のノズルに記録剤を供給する記録剤容器と、
    外部から入力された記録データを処理した結果を前記記録ヘッドに出力する信号処理部と、を備える
    ことを特徴とする記録装置。
JP2012205033A 2012-09-18 2012-09-18 記録ヘッド用基板及び記録装置 Expired - Fee Related JP5981815B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012205033A JP5981815B2 (ja) 2012-09-18 2012-09-18 記録ヘッド用基板及び記録装置
US13/971,173 US9144978B2 (en) 2012-09-18 2013-08-20 Printhead substrate and printing apparatus
US14/790,213 US9592667B2 (en) 2012-09-18 2015-07-02 Printhead substrate and printing apparatus
US15/420,837 US10226921B2 (en) 2012-09-18 2017-01-31 Printhead substrate and printing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012205033A JP5981815B2 (ja) 2012-09-18 2012-09-18 記録ヘッド用基板及び記録装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016138901A Division JP6302513B2 (ja) 2016-07-13 2016-07-13 記録ヘッド用基板及び記録装置

Publications (3)

Publication Number Publication Date
JP2014058130A true JP2014058130A (ja) 2014-04-03
JP2014058130A5 JP2014058130A5 (ja) 2015-07-30
JP5981815B2 JP5981815B2 (ja) 2016-08-31

Family

ID=50274038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012205033A Expired - Fee Related JP5981815B2 (ja) 2012-09-18 2012-09-18 記録ヘッド用基板及び記録装置

Country Status (2)

Country Link
US (3) US9144978B2 (ja)
JP (1) JP5981815B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9895879B2 (en) 2015-12-21 2018-02-20 Canon Kabushiki Kaisha Semiconductor device and recording device
JP2018037528A (ja) * 2016-08-31 2018-03-08 キヤノン株式会社 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置
JP2018134810A (ja) * 2017-02-22 2018-08-30 キヤノン株式会社 記録素子基板、液体吐出ヘッド及び記録装置
JP2018134809A (ja) * 2017-02-22 2018-08-30 キヤノン株式会社 半導体基板、液体吐出ヘッド及び記録装置
US10147720B2 (en) 2016-08-31 2018-12-04 Canon Kabushiki Kaisha Semiconductor device, liquid-discharge head substrate, liquid-discharge head, and liquid-discharge device
CN111376604A (zh) * 2018-12-28 2020-07-07 佳能株式会社 记录元件基板、液体喷出头和记录设备
US10894403B2 (en) 2017-03-30 2021-01-19 Canon Kabushiki Kaisha Semiconductor apparatus, liquid discharge head substrate, liquid discharge head, and liquid discharge apparatus
EP4046801A1 (en) 2021-02-22 2022-08-24 Canon Kabushiki Kaisha Element substrate, liquid discharge head, and liquid discharge apparatus

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6126489B2 (ja) 2013-07-29 2017-05-10 キヤノン株式会社 記録素子基板、記録ヘッド及び記録装置
JP2016134515A (ja) * 2015-01-20 2016-07-25 ソニー株式会社 メモリセルおよびメモリ装置
WO2017023291A1 (en) * 2015-07-31 2017-02-09 Hewlett-Packard Development Company, L.P. Static nmos logic for print heads
JP6664261B2 (ja) * 2016-04-07 2020-03-13 キヤノン株式会社 半導体装置及び液体吐出ヘッド用基板
CN107402796A (zh) * 2017-08-04 2017-11-28 信利光电股份有限公司 一种提高烧录良率的方法及装置
JP7186540B2 (ja) * 2018-08-06 2022-12-09 キヤノン株式会社 液体吐出ヘッド用基板、液体吐出ヘッド、および、液体吐出装置
CN113412466B (zh) 2019-02-06 2024-05-07 惠普发展公司,有限责任合伙企业 流体喷射控制器接口、流体喷射控制方法和流体喷射装置
CN113365838B (zh) 2019-02-06 2022-12-13 惠普发展公司,有限责任合伙企业 流体管芯及其集成电路、操作流体管芯的方法
AU2019428181B2 (en) 2019-02-06 2023-11-16 Hewlett-Packard Development Company, L.P. Data packets comprising random numbers for controlling fluid dispensing devices
WO2020162889A1 (en) * 2019-02-06 2020-08-13 Hewlett-Packard Development Company, L.P. Print component with memory array using intermittent clock signal
BR112021014530A2 (pt) 2019-02-06 2021-10-13 Hewlett-Packard Development Company, L.P. Molde para uma cabeça de impressão
JP2022140060A (ja) * 2021-03-12 2022-09-26 キヤノン株式会社 素子基板、記録ヘッド、記録装置及びその制御方法
US20230064518A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Novel metal fuse structure by via landing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001026111A (ja) * 1999-07-13 2001-01-30 Canon Inc 記録ヘッドおよび該記録ヘッドを備えた記録装置
JP2002064332A (ja) * 2000-08-22 2002-02-28 Victor Co Of Japan Ltd 水晶発振器
JP2003318279A (ja) * 2002-02-20 2003-11-07 Canon Inc 半導体装置及びそれを用いた液体吐出装置
JP2009056627A (ja) * 2007-08-30 2009-03-19 Canon Inc インクジェット記録ヘッド用基板および該基板を具えたインクジェット記録ヘッド
JP2009061611A (ja) * 2007-09-04 2009-03-26 Canon Inc ヘッド基板、該ヘッド基板を用いたインクジェット記録ヘッド、及び記録装置
JP2010216957A (ja) * 2009-03-16 2010-09-30 Murata Mfg Co Ltd 部品識別システム、部品識別方法、および消耗部品

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3497000B2 (ja) 1995-03-30 2004-02-16 川崎マイクロエレクトロニクス株式会社 半導体回路
US6703671B1 (en) * 1996-08-23 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and method of manufacturing the same
US6512284B2 (en) * 1999-04-27 2003-01-28 Hewlett-Packard Company Thinfilm fuse/antifuse device and use of same in printhead
JP3629187B2 (ja) * 2000-06-28 2005-03-16 株式会社東芝 電気フューズ、この電気フューズを備えた半導体装置及びその製造方法
US6800902B2 (en) * 2001-02-16 2004-10-05 Canon Kabushiki Kaisha Semiconductor device, method of manufacturing the same and liquid jet apparatus
TWI246462B (en) * 2003-06-10 2006-01-01 Canon Kk Ink-jet printhead substrate, driving control method, ink-jet printhead and ink-jet printing apparatus
JP2005086108A (ja) 2003-09-10 2005-03-31 Renesas Technology Corp 半導体集積回路
JP2005178116A (ja) 2003-12-18 2005-07-07 Sony Corp 液体吐出ヘッド、液体吐出装置、液体吐出ヘッドの製造方法、集積回路、集積回路の製造方法
US7278703B2 (en) * 2004-04-19 2007-10-09 Hewlett-Packard Development Company, L.P. Fluid ejection device with identification cells
WO2006053098A1 (en) * 2004-11-08 2006-05-18 Elder J Scott Method and apparatus for calibrating analog circuits using statistical techniques
JP2006331587A (ja) 2005-05-30 2006-12-07 Matsushita Electric Ind Co Ltd 半導体メモリ回路駆動方法および半導体メモリ回路
KR100718835B1 (ko) * 2005-09-13 2007-05-16 삼성전자주식회사 반도체 모스 트랜지스터와 그 제조 방법
US20080036033A1 (en) * 2006-08-10 2008-02-14 Broadcom Corporation One-time programmable memory
JP5215581B2 (ja) 2007-04-03 2013-06-19 キヤノン株式会社 ヘッド基板、記録ヘッド、ヘッドカートリッジ、記録装置、及び情報入出力方法
JP5587156B2 (ja) 2010-12-13 2014-09-10 ルネサスエレクトロニクス株式会社 不揮発性メモリを備える半導体装置及び不揮発性メモリに対するアクセス制御方法
US8542517B2 (en) * 2011-06-13 2013-09-24 International Business Machines Corporation Low voltage programmable mosfet antifuse with body contact for diffusion heating

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001026111A (ja) * 1999-07-13 2001-01-30 Canon Inc 記録ヘッドおよび該記録ヘッドを備えた記録装置
JP2002064332A (ja) * 2000-08-22 2002-02-28 Victor Co Of Japan Ltd 水晶発振器
JP2003318279A (ja) * 2002-02-20 2003-11-07 Canon Inc 半導体装置及びそれを用いた液体吐出装置
JP2009056627A (ja) * 2007-08-30 2009-03-19 Canon Inc インクジェット記録ヘッド用基板および該基板を具えたインクジェット記録ヘッド
JP2009061611A (ja) * 2007-09-04 2009-03-26 Canon Inc ヘッド基板、該ヘッド基板を用いたインクジェット記録ヘッド、及び記録装置
JP2010216957A (ja) * 2009-03-16 2010-09-30 Murata Mfg Co Ltd 部品識別システム、部品識別方法、および消耗部品

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9895879B2 (en) 2015-12-21 2018-02-20 Canon Kabushiki Kaisha Semiconductor device and recording device
US10147720B2 (en) 2016-08-31 2018-12-04 Canon Kabushiki Kaisha Semiconductor device, liquid-discharge head substrate, liquid-discharge head, and liquid-discharge device
JP2018037528A (ja) * 2016-08-31 2018-03-08 キヤノン株式会社 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置
US10566069B2 (en) 2016-08-31 2020-02-18 Canon Kabushiki Kaisha Semiconductor apparatus, liquid discharge head substrate, liquid discharge head, and liquid discharge apparatus
US10201969B2 (en) 2017-02-22 2019-02-12 Canon Kabushiki Kaisha Recording element substrate, liquid discharge head, and recording apparatus
US10189249B2 (en) 2017-02-22 2019-01-29 Canon Kabushiki Kaisha Recording element substrate, liquid discharge head, and recording apparatus
JP2018134809A (ja) * 2017-02-22 2018-08-30 キヤノン株式会社 半導体基板、液体吐出ヘッド及び記録装置
JP2018134810A (ja) * 2017-02-22 2018-08-30 キヤノン株式会社 記録素子基板、液体吐出ヘッド及び記録装置
US10894403B2 (en) 2017-03-30 2021-01-19 Canon Kabushiki Kaisha Semiconductor apparatus, liquid discharge head substrate, liquid discharge head, and liquid discharge apparatus
CN111376604A (zh) * 2018-12-28 2020-07-07 佳能株式会社 记录元件基板、液体喷出头和记录设备
US11247461B2 (en) 2018-12-28 2022-02-15 Canon Kabushiki Kaisha Recording element substrate, liquid ejection head and recording apparatus
CN111376604B (zh) * 2018-12-28 2022-05-06 佳能株式会社 记录元件基板、液体喷出头和记录设备
EP4046801A1 (en) 2021-02-22 2022-08-24 Canon Kabushiki Kaisha Element substrate, liquid discharge head, and liquid discharge apparatus
US11975536B2 (en) 2021-02-22 2024-05-07 Canon Kabushiki Kaisha Element substrate, liquid discharge head, and liquid discharge apparatus

Also Published As

Publication number Publication date
JP5981815B2 (ja) 2016-08-31
US20170136765A1 (en) 2017-05-18
US10226921B2 (en) 2019-03-12
US9592667B2 (en) 2017-03-14
US9144978B2 (en) 2015-09-29
US20150298457A1 (en) 2015-10-22
US20140078223A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
JP5981815B2 (ja) 記録ヘッド用基板及び記録装置
CN108695330B (zh) 半导体装置、液体排出头基板、液体排出头和装置
US10189249B2 (en) Recording element substrate, liquid discharge head, and recording apparatus
US20180236762A1 (en) Recording element substrate, liquid discharge head, and recording apparatus
US10566069B2 (en) Semiconductor apparatus, liquid discharge head substrate, liquid discharge head, and liquid discharge apparatus
CN107799153B (zh) 半导体器件、排液头基板、排液头以及排液设备
US9895879B2 (en) Semiconductor device and recording device
JP6126489B2 (ja) 記録素子基板、記録ヘッド及び記録装置
JP6470858B2 (ja) 基板、液体吐出ヘッドおよび液体吐出装置
JP6302513B2 (ja) 記録ヘッド用基板及び記録装置
CN104339866B (zh) 打印元件衬底、打印头和打印设备
JP6977299B2 (ja) サーマルプリントヘッド、サーマルプリンタ
JP2022139244A (ja) 半導体装置、液体吐出ヘッドおよび液体吐出装置
US11837301B2 (en) Substrate, printing apparatus, and manufacturing method
US20220266590A1 (en) Element substrate, liquid discharge head, and liquid discharge apparatus
JP2015189067A (ja) サーマルプリントヘッド及びサーマルプリンタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160729

R151 Written notification of patent or utility model registration

Ref document number: 5981815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees