CN111376604A - 记录元件基板、液体喷出头和记录设备 - Google Patents

Abstract

本发明涉及记录元件基板、液体喷出头和记录设备。用于液体喷出头的记录元件基板设置有：存储部，其包括反熔线元件和与反熔线元件并联连接的第一电阻器；第二电阻器，其与存储部并联连接并用作进行反熔线元件的信息的判定时的基准；以及第二开关，其连接到第二电阻器。

Description

记录元件基板、液体喷出头和记录设备

技术领域

本发明涉及用于液体喷出头的记录元件基板、液体喷出头和记录设备。

背景技术

通常，安装在液体喷出头上的记录元件基板包括用于记录诸如产品信息和设置信息等的固有信息的一次可编程(OTP)ROM。作为OTPROM的示例，使用熔线元件和反熔线元件中的一个。日本特开2014-58130描述了电阻器元件与反熔线元件并联连接以防止误记录的示例作为包括反熔线元件的OTPROM。

在日本特开2014-58130中描述的结构中，与反熔线元件并联连接以防止误记录的电阻器元件的电阻值可能与预定值偏离，这导致反熔线元件的不良读取。

发明内容

本发明的特征在于用于液体喷出头的记录元件基板，该记录元件基板包括：存储部，其具有反熔线元件和与反熔线元件并联连接的第一电阻器；第一开关，其连接到存储部；第二电阻器，其与存储部并联连接并用作进行反熔线元件的信息的判定时的基准；以及第二开关，其连接到第二电阻器。

本发明的特征在于一种记录元件基板，用于液体喷出头，所述记录元件基板包括：存储部，其包括：反熔线元件，以及第一电阻器，其与所述反熔线元件并联连接；以及至少一个第二电阻器，其与所述存储部并联连接，并且用作进行所述反熔线元件的信息的判定时的基准。

本发明的特征在于一种液体喷出头，包括：存储部，其包括：反熔线元件，以及第一电阻器，其与所述反熔线元件并联连接；以及第二电阻器，其与所述存储部并联连接，并且用作进行所述反熔线元件的信息的判定时的基准。

本发明的特征在于一种记录设备，包括：记录元件基板，其用于液体喷出头；以及判断部，其中，所述记录元件基板包括：存储部，其包括反熔线元件和与所述反熔线元件并联连接的第一电阻器，以及第二电阻器，其与所述存储部并联连接，并且用作进行所述反熔线元件的信息的判定时的基准，以及其中，所述判断部对所述存储部中所存储的信息进行判定，所述信息基于所述第一电阻器的电压和所述第二电阻器的电压来判定。

通过以下参考附图对典型实施例的描述，本发明的其它特征将变得显明显。

附图说明

图1示出根据第一实施例的记录元件基板的电路结构。

图2示出根据第一实施例的记录元件基板的电路结构。

图3示出根据第一实施例的记录元件基板的电路结构。

图4A和4B是表示用于确认是否存在反熔线元件记录的判断区域的示意图。

图5是示出根据第一实施例的记录元件基板的截面图。

图6A和6B示出根据第二实施例的记录元件基板的电路结构。

图7A、7B和7C示出根据第二实施例的记录元件基板的电路结构。

图8A和8B示出根据第二实施例的记录元件基板的电路结构。

图9示出根据第三实施例的记录元件基板的电路结构。

图10是液体喷出头的整体立体图。

具体实施方式

本发明的方面是提供能够减少反熔线元件的不良读取的发生的记录元件基板。

下面将参考附图来描述根据本发明的用于液体喷出头的记录元件基板、液体喷出头和记录设备。将描述热型的记录元件基板作为本发明的示例。本发明不限于热型，并且可以应用于液体喷出头所用的压电型记录元件基板。

第一实施例

下面将参考图1至5和图10描述第一实施例。图10是示出根据本实施例的液体喷出头200的立体图。液体喷出头200具有两个记录元件基板400。用于液体喷出头200的记录元件基板400包括用于加热液体(例如墨)的加热器(未示出)。来自加热器的热在墨中生成气泡，并使液体从喷出口(未示出)喷出。

(记录元件基板的电路)

下面将参考图1和2描述在记录元件基板上形成的电路。图1和2示出根据本实施例的记录元件基板400的电路结构。图1是在记录元件基板上形成存储器模块206作为本发明的特征的电子电路图。图2是形成多个(两个)存储器模块206的电路图。记录元件基板包括多个喷出模块204、存储器模块(存储部)206、存储器校正模块208和控制数据供给电路201。

喷出模块204包括生成用于从形成在记录元件基板上的喷出口(未示出)喷出液体的能量的压力生成元件(电热换能器)Rh、用于驱动压力生成元件Rh的驱动元件MD1、以及逻辑电路AND1。在本实施例中，驱动元件MD1是MOS晶体管。在这种结构中，MOS晶体管充当用于确定是否将电压施加到压力生成元件Rh的开关。逻辑电路AND1是用于基于来自控制数据供给电路201的信号来对驱动元件MD1进行驱动并对多个信号进行逻辑运算的AND电路。驱动压力生成元件Rh，即对压力生成元件Rh进行通电以生成热，并且在墨中生成气泡，以从喷出口喷出液体，从而实现记录。向压力生成元件Rh供给电源电压VH(例如24V)。向MOS晶体管MD1的源极供给接地电位GNDH。

存储器模块206包括反熔线元件Ca、与反熔线元件Ca并联连接的并联电阻Rp(电阻器)、用于将信息写入反熔线元件Ca的驱动元件MD2、以及逻辑电路AND2。反熔线元件Ca通过供给过电压来以固定的方式保持信息。换句话说，反熔线元件Ca充当仅可编程一次的一次可编程(OTP)ROM。反熔线元件Ca在供给过电压之前是绝缘的。当供给过电压时，反熔线元件Ca充当电阻器元件(电阻器)并被通电。因此，例如，绝缘状态下的反熔线元件Ca被判定为0，而通电状态下的反熔线元件Ca被判定为1，从而实现了存储器功能。提供并联电阻Rp，使得防止了：即使驱动元件MD2处于非导通状态，也从电源电压VID施加到反熔线元件Ca上的过电压导致在反熔线元件Ca中误写入信息。例如，驱动元件MD2是晶体管。当在反熔线元件Ca中记录信息1时，驱动元件MD2被驱动，以向反熔线元件Ca施加电压。所施加的电压对反熔线元件Ca进行通电，从而存储信息1。

将电源电压VID(例如24V)供给到反熔线元件Ca，并且将接地电位GNDH供给到MOS晶体管MD2的源极。

尽管电源电压VID和电源电压VH在相互独立的线路上，但是如果在反熔线元件中的写入所需的电压的最小值不高于电源电压VH，则电源电压VH可以与例如降压电路一起使用。

存储器校正模块208包括存储器基准电阻Rref、用于读取存储器基准电阻Rref的驱动元件MD3、以及逻辑电路AND3。在这种结构中，存储器基准电阻Rref具有与并联电阻Rp相同的电阻值。相同的电阻值意味着基本上相同的电阻值，并且即使由于制造误差等导致电阻值存在轻微的差异，也仍然保持相同的电阻值。存储器校正模块208被配置为减少反熔线元件Ca的不良读取的发生，这将在后面具体描述。将电源电压VID供给到存储器校正模块208，并且将接地电位GNDH供给到存储器校正模块208。尽管电源电压VID和电源电压VH在相互独立的线路上，但是如果在存储器模块206的反熔线元件Ca中的写入所需的电压的最小值不高于电源电压VH，则电源电压VH可以与例如降压电路一起使用。

控制数据供给电路201是用于对驱动元件MD1、MD2和MD3进行驱动的电路，并且包括例如移位寄存器(未示出)和锁存电路(未示出)。此外，控制数据供给电路201包括用于选择在后面将描述的反熔线元件Ca的信息的读取期间要对电阻器元件Rp或电阻器元件Rref中的哪一个来进行电压测量的选择电路。可选地，可以将包括控制数据供给电路、信号线202、203和205以及逻辑电路的电路称为选择电路。时钟信号(CLK)、数据信号(DATA)、锁存信号(LT)和热使能信号(HE)经由记录元件基板的端子从记录元件基板的外部输入到控制数据供给电路201。数据信号(DATA)包括用于选择喷出模块204、存储器模块206和存储器校正模块208的信息。数据信号(DATA)是基于时钟信号(CLK)串行输入的。

控制数据供给电路201接收数据信号(DATA)，并基于数据信号(DATA)中包括的信息来生成块选择信号、组选择信号和切换信号。基于这些信号，选择并驱动喷出模块204、存储器模块206和存储器校正模块208。控制数据供给电路201向逻辑电路(AND1至AND3)经由信号线202供给块选择信号，经由信号线203供给组选择信号，并且经由信号线205供给切换信号。

为了以分时的方式驱动模块204、206和208，如图1所示，将多个喷出模块204划分为各自包括三个喷出模块的八组(G1、...、G8)。此外，将三个块(1、2和3)分配给各组的喷出模块204。这可以以分时的方式选择并驱动模块204、206和208。此外，在后面将描述的反熔线元件的读取期间，可以以分时的方式访问存储器模块206和存储器校正模块208。在这种情况下，组选择信号是用于选择当多个喷出模块204被划分为多个组时要驱动哪一个组的信号。块选择信号是用于选择要驱动同一组中的多个压力生成元件Rh中的哪一个的信号。驱动元件MD1是作为能够承受高压的MOS晶体管的双扩散MOSFET(DMOS晶体管)。

在本实施例中，将多个喷出模块204划分为各自包括三个喷出模块的八组(G1、...、G8)。本实施例不限于该结构。例如，可以将喷出模块划分为各自包括16个喷出模块的八组。

可以通过使用信号线202和信号线203来驱动反熔线元件Ca。此时，使用切换信号线205。来自切换信号线205的切换信号用于在何时驱动反熔线元件Ca和何时驱动喷出模块204之间进行切换。因此，将块选择信号、组选择信号和切换信号输入到存储器模块所用的逻辑电路AND2。随后，将与输入信号相对应的信号(图3中的控制信号Sig)从AND2输出到存储器模块所用的驱动元件MD2，然后驱动反熔线元件Ca，并且将反熔线元件Ca从绝缘状态转变为通电状态。如喷出模块所用的驱动元件MD1，存储器模块所用的驱动元件MD2由DMOS晶体管构成。存储器模块所用的逻辑电路AND2由MOS晶体管构成。

将块选择信号、组选择信号和切换信号同样地输入到存储器校正模块所用的逻辑电路AND3。随后，将与输入信号相对应的信号(图3中的控制信号Sig)从AND3输出到存储器校正模块所用的驱动元件MD3。存储器校正模块所用的驱动元件MD3由DMOS晶体管构成。存储器校正模块所用的逻辑电路AND3由MOS晶体管构成。

可以由基于信号CLK、DATA、LT和HE的块选择信号、组选择信号和切换信号来确定要选择哪一个存储器模块206的反熔线元件Ca来写入信息。

(反熔线元件中的写入)

下面将参考图3描述写入操作。图3是包括两个存储器模块206的结构的说明图。图3示出根据本实施例的记录元件基板400的电路结构和记录设备301。图3中的晶体管MP1和MN1表示逻辑电路AND2的结构的一部分。记录设备301包括控制单元302和判断部303。控制单元302控制记录元件基板209的操作。判断部303判断反熔线元件Ca是否绝缘。此外，控制单元302基于判断部303的判断结果来控制记录设备301。

除了SW1的切换之外，控制单元302还使得能够生成输出到控制数据供给电路201的时钟信号(CLK)、数据信号(DATA)、锁存信号(LT)和热使能信号(HE)。控制单元302由例如CPU或ASIC构成。

端子A连接到安装在喷墨记录设备等中的写入电源，并且端子B连接到安装在喷墨记录设备等中的接地端。当要将信息写入反熔线元件中时，通过输入低电平信号作为控制信号Sig来接通存储器驱动元件MD2。因此，向构成反熔线元件Ca的栅极氧化膜施加高电压VID。这破坏了栅极氧化膜，并使反熔线元件Ca导电，从而实现了信息的写入。反熔线元件Ca在写入之前充当电容元件，而反熔线元件Ca在写入之后充当电阻器元件Ra。在两个存储器模块206中，存储器模块A表示未将信息写入反熔线元件Ca中的状态(不存在绝缘击穿的情况)。存储器模块B表示将信息写入反熔线元件中并且反熔线元件充当电阻器元件Ra的状态(存在绝缘击穿的情况)。

(读取操作)

下面将参考图3来描述在读取反熔线元件Ca中所记录的信息期间的操作。图3示出根据本实施例的记录元件基板的电路结构和记录设备。为了说明，在图3中省略图1和2中的喷出模块204等。图3中的端子A连接到安装在记录设备等中的电流源207，并且端子B连接到安装在记录设备等中的接地端。存储器校正模块208与存储器模块206并联连接。

在本实施例中，当从电流源207向端子A供给恒定电流时，由记录设备等读取端子A上生成的Vout电压，使得标识反熔线元件Ca的写入状态。首先，在如存储器模块A中那样未将信息写入反熔线元件Ca的状态下，反熔线元件Ca是绝缘的。因此，如果驱动元件MD2具有导通电阻值Rd2且电流源207具有电流值is，则输出电压Vouta由下式1表示：

Vouta＝is×(Rp+Rd2) (式1)

例如，在is＝30μA、Rp＝100kΩ且Rd2＝1kΩ的情况下，输出电压Vouta约为3.0V。

在如存储器模块B中那样将信息写入反熔线元件Ca中的状态下，反熔线元件Ca充当电阻器元件Ra，因此，如果存储器驱动元件MD2具有导通电阻值Rd2，则输出电压Voutb由下式2表示：

Voutb＝is×((Ra×Rp)/(Ra+Rp)+Rd2) (式2)

例如，在is＝30μA、Rp＝100kΩ、Rd2＝1kΩ且Ra＝1kΩ的情况下，输出电压Voutb为0.1V或更小。

如果存储器基准电阻所用的驱动元件MD3具有导通电阻Rd3，则存储器校正模块208的读取期间的输出电压Vref由下式3表示：

Vref＝is×(Rref+Rd3) (式3)

例如，在is＝30μA、Rref＝100kΩ且Rd3＝1kΩ的情况下，输出电压Vref约为3.0V。

反熔线元件Ca的写入状态由下式4的判断值D标识：

D＝Vout/(Vref×r) (式4)

其中，r是用于任意地确定判断阈值的变量。判断阈值可以根据反熔线元件Ca的写入之后的电阻Ra的波动(variation)来确定。具体地，在一定条件下的写入期间，Ra的波动的最大值约为20kΩ。如果Rref的中心值为100kΩ，则设置r＝0.5。此时，存储器模块A和B的判断值D按照如下确定：

Da＝Vouta/(Vref×0.5)＝3.0/(3.0×0.5)＝2.0

Db＝Voutb/(Vref×0.5)＝0.5/(3.0×0.5)＝0.33

如果判断值D至少为1，则存储器模块被判定为未写入，而如果判断值D小于1，则存储器模块被判定为写入。例如，由于判断值Da至少为1，因此存储器模块A被判定为未写入。由于判断值Db小于1，因此存储器模块B被判定为写入。在本实施例中，尽管并联电阻Rp和存储器基准电阻Rref的值为相同的100kΩ并且使用变量r来判断，但是可以向Rref提供用作判断阈值的电阻值，并且可以通过比较Vout和Vref的大小关系来进行判断。

如上所述，针对并联电阻Rp和存储器基准电阻Rref使用扩散电阻器。扩散电阻器的电阻值在制造期间明显波动，并且以至少为1000ppm/℃的温度系数根据温度极大地改变。例如，在4000ppm/℃的温度特性的状态下制造波动为±50％的情况下，并联电阻Rp的电阻值随着温度从0到100℃的改变而改变了40％。因此，相对于50℃时的电阻值，输出电压根据制造波动和温度波动而增加80％或减少60％。

反熔线元件的写入之前的阻抗取决于并联电阻Rp的电阻值，因此如图4A所示，在考虑到制造波动和温度变化的情况下，写入之前的最小输出电压Vouta相对于中心值3.0V为1.2V。在写入之后输出电压Voutb也会波动。写入之后的阻抗取决于写入之后的反熔线元件的电阻值Ra，因此如果最大波动为20kΩ，则输出电压Voutb达到0.6V。Vouta的最小值与Voutb的最小值之间的0.6V的电压差是可以设置写入判断阈值电压的范围。范围越小，读取期间的可靠性越低。因此，在本实施例中，存储器基准电阻Rref具有与并联电阻Rp相同的结构。存储器基准电阻Rref根据并联电阻Rp的电阻值而改变，从而防止可靠性降低。相同的结构具体意味着相同的扩散电阻器，并且更优选具有相同的宽度和长度的设计。如果扩散电阻器具有电阻波动α，则Vouta’和Vref’由下式1’和3’表示：

Vouta’＝is×(α×Rp+Rd2) (式1’)

Vref’＝is×(α×Rref+Rd3) (式3’)

如果MD2和MD3的导通电阻Rd2和Rd3相对于并联电阻Rp和存储器基准电阻Rref足够小，则电阻波动α通过(式1’)和(式3’)抵消，因此基于这些式子的判断值D由下式4’表示：

D＝Vouta’/(Vref’×r)＝Rp/(Rref×r) (式4’)

该式证明：即使并联电阻Rp和存储器基准电阻Rref表现出波动，在相同温度下不存在相对波动的情况下，这些波动也相互抵消，从而使判断值D不取决于并联电阻Rp的波动。在一些喷墨记录模式中，一些记录元件Rh可以集中地重复发热，以使记录元件基板中的温度分布产生偏差。因此，为了减小由于温度而导致的并联电阻Rp和基准电阻Rref之间的电阻值差，期望将并联电阻Rp和基准电阻Rref设置为彼此邻近。例如，期望针对时分驱动的各组设置基准电阻Rref，并且在读取期间，在读取最靠近的存储器校正模块之后立即读取存储器模块以计算判断值。在不存在相邻存储器校正模块的情况下，可以通过根据两个或多个存储器校正模块的读取值、模块的位置关系和所估计的温度分布预测Vref值来确定判断值D。

图4B表示在r＝0.5的情况下在写入之前和之后的判断值D的分布。如从图4B显而易见，在Rp＝Rref的情况下写入之前的判断值D不变。写入之后的判断值D如写入之前那样不具有抵消电阻波动α的效果。这是因为Vref取决于Rref的电阻波动α，而Vout取决于写入之后的反熔线电阻值Ra的波动。然而，在写入之前消除波动是如此有效，使得写入判断窗口比传统方法的写入判断窗口大。这可以极大地减少不良读取的发生。实际上，MD2和MD3的特性的波动也会影响不良读取，但是这种波动很小使得可以针对扩散电阻器的波动来管理。因此，MD2和MD3的波动不被认为是不良读取的原因。

此外，在本实施例中，预期具有如下效果：抵消读取电路的电流值的波动、读取电压的波动以及导线和电触点的寄生电阻的波动以比较Vout和Vref的测量值。

本实施例描述了连接到存储器模块的节点和连接到存储器校正模块的节点用作共同的端子A和B的电路结构。这些节点可以作为不同端子连接到喷墨记录设备等。

在本实施例中，记录元件Rh是电热换能器，但也可以是压电元件。

图5是与反熔线元件Ca、并联电阻Rp和存储器驱动元件MD2相对应的DMOS部分的装置截面结构的示例的示意图。在P型硅基板100上形成P阱区101以及N阱区102a、102b和102c。P阱区101是与构成低压逻辑电路的NMOS晶体管的P阱区相同的阱。N阱区102a和102b是与构成低压逻辑电路的PMOS晶体管的N阱区相同的阱。此外，需要相对于基板浓度设置N阱杂质浓度，使得N阱区102a、102b和102c相对于P型硅基板100的击穿电压高于高电压VID。

附图标记103表示具有LOCOS结构的场氧化膜。附图标记104表示在构成低压逻辑电路的CMOS晶体管的栅极氧化膜的步骤中形成的栅极氧化膜。

附图标记105a和105b表示多晶硅层。附图标记105a用作高压NMOS晶体管MD2的栅电极，并且附图标记105b用作充当反熔线元件Ca的电容器的电极。附图标记106a至106e表示高浓度n型扩散区。附图标记107表示高浓度p型扩散区。多晶硅层、高浓度n型扩散区和高浓度p型扩散区通过与构成低压逻辑电路的CMOS晶体管的步骤相同的步骤形成。

附图标记108表示接触部，并且附图标记109a至109d表示金属导线。金属导线109a至109d和电极的制造方法和结构不受限制，只要金属导线和电极彼此电连接即可。

下面将描述高压NMOS晶体管的结构。栅电极105a在彼此相邻的P阱区101和N阱区102a上设置在栅极氧化膜104上。P阱区101和栅电极105a之间的重叠区用作沟道区。高浓度n型扩散区106a是源电极，并且高浓度p型扩散区107是背栅电极。延伸到栅电极105底部的N阱区102a被设置为漏极的电场缓和区。在N阱区102a中形成的高浓度n型扩散区106b用作漏电极。此外，栅电极105a的漏极侧悬挂在N阱102中形成的场氧化膜103上，这呈现出所谓的LOCOS偏移结构。因此，即使将高压NMOS晶体管置于断开状态，即栅电极具有电压GND并且漏电极的电压上升到高电压VID，也可以获得栅极-漏极击穿电压。

下面将描述反熔线元件Ca的结构。在N阱区102b上将电极105b设置在栅极氧化膜104上作为反熔线元件Ca的上部电极。在N阱区102b上设置高浓度n型扩散区106c作为下部电极。

在图5中，高浓度n型扩散区106c仅形成在上部电极的开口中。高浓度n型扩散区可以形成在上部电极的底部上。此外，在图5中，反熔线元件Ca的下部电极连接到高压NMOS晶体管的漏极。上部电极可以连接到高压NMOS晶体管的漏极，并且下部电极可以连接到高电压VID。图5示出由N阱区和多晶硅形成的电容器。可以使用包括PMOS晶体管的电容器作为替代。

下面将描述并联电阻Rp。并联电阻Rp可以设置成几十kΩ或更高，以增加写入前后的阻抗差。采用使用扩散的扩散电阻器作为高电阻元件。图5示出包括扩散电阻器的并联电阻Rp。扩散电阻器包括N阱区102c，并且经由高浓度N型扩散区106d和106e连接到金属导线109e和109f。同样，存储器基准电阻Rref也包括扩散电阻器。

下面将描述电极的连接状态。金属导线109a经由接触部108连接到高压NMOS晶体管的源电极和背栅电极，并接收GND电位。金属导线109b经由接触部108连接到高压NMOS晶体管的栅电极，并接收从图1所示的逆变电路输入的输出信号Vg。金属导线109c经由接触部108连接到高压NMOS晶体管MD2的漏电极和反熔线元件Ca的下部电极。金属导线109d经由接触部108连接到反熔线元件Ca的上部电极，并接收写入过程中的高电压VID。

第二实施例

下面将参考图6A和6B至图8A和8B描述第二实施例。如图1和2所示，第一实施例描述了包括一个或两个存储器模块206以及单个存储器校正模块208的结构。在本实施例中，如图6A和6B所示，形成多个模块组209，其中模块组209包括模块204、206和208。换句话说，根据本实施例的记录元件基板400包括两个或更多个存储器校正模块208。各模块中的电路结构与第一实施例的电路结构相同，因此省略对该电路结构的说明。此外，反熔线元件Ca的写入操作与第一实施例的写入操作相同，因此省略对该写入操作的说明。

响应于控制数据供给电路201的输出信号，在y组的各组中控制存储器模块206和存储器校正模块208，该组包括x个存储器模块206和至少一个存储器校正模块。具体地，存储器模块206各自接收经由信号线202的块选择信号、经由信号线203的组选择信号、以及经由信号线205的切换信号中的至少一位，从而以分时的方式驱动反熔线元件Ca。存储器校正模块208各自同样地接收块选择信号、组选择信号和切换信号中的至少一位，从而以分时的方式驱动存储器基准电阻Rref。此时，通过切换信号来驱动选择喷出模块204和存储器模块206中的一个，并且以不同时驱动所有压力生成元件Rh和所有反熔线元件Ca的方式来获得逻辑结构。同样，通过切换信号来驱动选择存储器校正模块208和喷出模块204中的一个，并且以不同时驱动所有压力生成元件Rh和所有存储器基准电阻Rref的方式来获得逻辑结构。

在1位切换信号的情况下，x’≤n成立，其中x’是一个存储器组中的反熔线元件Ca和存储器基准电阻Rref的总数，且n是时分选择信号的数量；以及y≤m成立，其中y是存储器组的数量，且m是块选择信号的数量。可选地，可以设置多位的记录元件/存储器切换信号，以控制反熔线元件Ca和存储器基准电阻Rref，使得反熔线元件Ca和存储器基准电阻Rref的数量超过(n×m)。

下面将描述读取操作。基本读取操作与第一实施例的读取操作相同。然而，在包括多个存储器校正模块208的结构中，考虑到记录元件基板中的制造波动和温度分布，可以与最近的存储器校正模块208相比较来判断存储器模块206的写入。

参考图7A至图7C以及图8A和图8B，将示出本实施例的一些具体布局示例。在图7A和7B中，在记录元件基板400的长边方向上形成墨入口408，并且在墨入口408的至少一侧的至少一行中设置喷出模块行704。同样地，沿墨入口的至少一侧设置存储器模块行706。在存储器模块行706中，设置至少一个存储器校正模块208。在喷出模块行704和存储器模块行706之间，设置公共逻辑总线导线402，并向各模块发送相应的控制信号。

如图7C所示，在包括多个墨入口408的结构中，包括存储器校正模块的存储器模块行706可以以与墨入口408并行的方式设置在墨入口408的并行布置的各最外端上。

如图8A所示，在包括多个墨入口408的结构中，可以在存储器模块行706的布置中交替地设置并行设置的k个墨入口408以及(k+1)个存储器模块行706。设置在两个墨入口408之间的存储器模块行706具有与存储器模块行706的两侧相邻的公共逻辑总线导线402。存储器模块行706电连接到至少一条公共逻辑总线导线402。可选地，如图8B所示，多个存储器模块行706可以并行设置在两个墨入口408之间。

第三实施例

参考图9，下面将描述第三实施例。图9示出根据第三实施例的记录元件基板的电路结构。本实施例的特征在于记录元件基板400包括用于判断是否对反熔线元件Ca进行写入的电路。存储器模块206和存储器校正模块208在结构上与第一实施例和第二实施例的模块相同，因此省略了对这些模块的说明。第三实施例与第二实施例的不同之处在于，多个存储器模块206的电源节点和至少一个存储器校正模块的电源节点单独连接到比较器的输入端子。SW连接在存储器模块206和比较器的输入端子之间。SW在写入期间断开，以防止高电压VID(例如，24V)施加至比较器的输入端子。比较器的输入端子经由用于生成比较电压的电阻Rs1和Rs2连接到读取电源VDDID。SW在读取期间接通，从而由存储器模块和存储器校正模块确定的电压被输入到比较器。具体地，由Rs2和存储器模块的电阻值所确定的Vmem被输入到比较器的负端子，而由Rs1和存储器校正模块的电阻值的分压所确定的Vref被输入到比较器的正端子。写入由比较器的输出OUT逻辑进行判定。当未进行写入时，从比较器输出“低”。当写入完成时，从比较器输出“高”。此时，如第一实施例中那样，期望调整Rref、R1和R2以将判断阈值设置为适当值。

同样对于用于生成比较电压的电阻Rs1和Rs2，结构与存储器基准电阻Rref和并联电阻Rp的结构相同。存储器基准电阻Rref以及用于生成比较电压的电阻Rs1和Rs2根据并联电阻Rp的电阻值而改变，从而防止读取期间的可靠性的降低。相同的结构具体意味着相同的扩散电阻器，并且更优选为具有相同的宽度和长度的设计。

本发明可以减少反熔线元件的不良读取的发生。

虽然已经参考典型实施例描述了本发明，但应理解，本发明不限于所公开的典型实施例。以下权利要求书的范围符合最宽的解释，以包含所有这类修改以及等同结构和功能。

Claims (13)

1.一种记录元件基板，用于液体喷出头，所述记录元件基板包括：

存储部，其包括：

反熔线元件，以及

第一电阻器，其与所述反熔线元件并联连接；以及

至少一个第二电阻器，其与所述存储部并联连接，并且用作进行所述反熔线元件的信息的判定时的基准。

2.根据权利要求1所述的记录元件基板，还包括：

端子，用于将所述第一电阻器的电压和所述至少一个第二电阻器的电压输出到所述记录元件基板的外部。

3.根据权利要求1所述的记录元件基板，还包括：

判断部，用于对所述存储部中所存储的信息进行判定，所述信息基于所述第一电阻器的电压和所述至少一个第二电阻器的电压来判定。

4.根据权利要求1所述的记录元件基板，还包括：

第一开关，其连接到所述存储部；以及

第二开关，其连接到所述至少一个第二电阻器。

5.根据权利要求4所述的记录元件基板，其中，所述第一开关和所述第二开关是晶体管。

6.根据权利要求5所述的记录元件基板，其中，所述晶体管是MOS晶体管。

7.根据权利要求1所述的记录元件基板，还包括选择电路，所述选择电路用于选择所述至少一个第二电阻器和所述第一电阻器其中之一。

8.根据权利要求7所述的记录元件基板，其中，所述选择电路包括用于选择所述至少一个第二电阻器和所述第一电阻器其中之一的信号线。

9.根据权利要求1所述的记录元件基板，其中，所述第一电阻器和所述至少一个第二电阻器是具有相同电阻值的扩散电阻器。

10.根据权利要求1所述的记录元件基板，其中，所述至少一个第二电阻器包括多个第二电阻器，其中在要对所述反熔线元件的状态进行判定的情况下使用所述多个第二电阻器中的靠近所述反熔线元件的第二电阻器。

11.根据权利要求1至10中任一项所述的记录元件基板，还包括：

墨入口，用于向用以喷出液体的喷出口供给液体，

其中，所述墨入口沿所述记录元件基板的长边方向形成，以及

其中，所述存储部设置在所述墨入口的至少一侧并沿着所述墨入口设置。

12.一种液体喷出头，包括：

存储部，其包括：

反熔线元件，以及

第一电阻器，其与所述反熔线元件并联连接；以及

第二电阻器，其与所述存储部并联连接，并且用作进行所述反熔线元件的信息的判定时的基准。

13.一种记录设备，包括：

记录元件基板，其用于液体喷出头；以及

判断部，

其中，所述记录元件基板包括：

存储部，其包括反熔线元件和与所述反熔线元件并联连接的第一电阻器，以及

第二电阻器，其与所述存储部并联连接，并且用作进行所述反熔线元件的信息的判定时的基准，以及

其中，所述判断部对所述存储部中所存储的信息进行判定，所述信息基于所述第一电阻器的电压和所述第二电阻器的电压来判定。

Images