JP2022128224A - 素子基板、液体吐出ヘッドおよび液体吐出装置 - Google Patents

素子基板、液体吐出ヘッドおよび液体吐出装置 Download PDF

Info

Publication number
JP2022128224A
JP2022128224A JP2021026638A JP2021026638A JP2022128224A JP 2022128224 A JP2022128224 A JP 2022128224A JP 2021026638 A JP2021026638 A JP 2021026638A JP 2021026638 A JP2021026638 A JP 2021026638A JP 2022128224 A JP2022128224 A JP 2022128224A
Authority
JP
Japan
Prior art keywords
memory element
elements
current
memory
liquid ejection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021026638A
Other languages
English (en)
Inventor
俊雄 根岸
Toshio Negishi
康宏 添田
Yasuhiro Soeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021026638A priority Critical patent/JP2022128224A/ja
Priority to EP22155129.4A priority patent/EP4046801A1/en
Priority to BR102022002530-4A priority patent/BR102022002530A2/pt
Priority to US17/670,325 priority patent/US11975536B2/en
Priority to KR1020220022371A priority patent/KR20220120499A/ko
Priority to CN202210159396.9A priority patent/CN114953737A/zh
Publication of JP2022128224A publication Critical patent/JP2022128224A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541Specific driving circuit
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04581Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on piezoelectric elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/14Structure thereof only for on-demand ink jet heads
    • B41J2/14016Structure of bubble jet print heads
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0458Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on heating elements forming bubbles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01Embodiments of or processes related to ink-jet heads
    • B41J2202/13Heads having an integrated circuit

Landscapes

  • Semiconductor Memories (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Ink Jet (AREA)

Abstract

【課題】メモリ素子への書込みの有無の判定の高精度化に有利な技術を提供する。【解決手段】液体吐出素子を備える素子基板であって、前記素子基板の個体情報を書込みにより記憶可能なメモリ素子であって前記書込みによりインピーダンス値を可変に構成されたメモリ素子と、前記メモリ素子に電流を供給可能な複数の電流供給素子と、前記複数の電流供給素子から選択的に供給された電流により前記メモリ素子に発生した電圧に基づいて、前記書込みの有無を判定する判定ユニットと、を備え、前記複数の電流供給素子は、カレントミラー回路の一部を構成しており、其れらのサイズ比に応じた量の電流をそれぞれ前記メモリ素子に供給する。【選択図】図2

Description

本発明は、主に素子基板に関する。
インクジェット記録方式のプリンタ等に用いられる液体吐出ヘッドは、複数の液体吐出素子が配列された素子基板を備える(特許文献1参照)。素子基板には、個々の液体吐出素子の駆動の可否を記憶するメモリ素子が設けられる。このような構成によれば、メモリ素子への書込みの有無に基づいて液体吐出素子の駆動の可否を決定し、例えば液体吐出素子が駆動不可の場合には、それを補完するように他の液体吐出素子を駆動することも可能となる。メモリ素子には、例えばアンチヒューズ素子など、1回の書込みが可能なメモリ素子、いわゆるワンタイムプログラマブルメモリ、が用いられうる。メモリ素子への書込みの有無により、メモリ素子のインピーダンス値(主に電気抵抗値)が変化する。
特開2014-58130号公報 特開2008-299989号公報
特許文献2には、メモリ素子に電流を供給することにより発生する電圧を検出することでメモリ素子への書込みの有無を判定可能とする構成が記載されている。しかしながら、このような構成によれば、温度等の周辺環境により、例えば、メモリ素子に供給される電流量が変動する場合、メモリ素子のインピーダンス値が変動する場合等もあり、上記判定の高精度化の観点で改善の余地があった。
本発明は、メモリ素子への書込みの有無の判定の高精度化に有利な技術を提供することを例示的目的とする。
本発明の一つの側面は素子基板にかかり、前記素子基板は、
液体吐出素子を備える素子基板であって、
前記素子基板の個体情報を書込みにより記憶可能なメモリ素子であって前記書込みによりインピーダンス値を可変に構成されたメモリ素子と、
前記メモリ素子に電流を供給可能な複数の電流供給素子と、
前記複数の電流供給素子から選択的に供給された電流により前記メモリ素子に発生した電圧に基づいて、前記書込みの有無を判定する判定ユニットと、を備え、
前記複数の電流供給素子は、カレントミラー回路の一部を構成しており、其れらのサイズ比に応じた量の電流をそれぞれ前記メモリ素子に供給する
ことを特徴とする。
本発明によれば、上記判定を高精度化することができる。
記録装置(液体吐出装置)の構成例を示す図。 記録素子基板(素子基板)の構成例を示す図。 メモリ素子への書込みの有無を判定する方法の例を説明するための図。 記録素子基板の構造の一部を示す断面模式図。 記録素子基板の構成の他の例を示す図。 記録素子基板の構成の他の例を示す図。 記録素子基板の構成の他の例を示す図。
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものでない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
本明細書においては、インクジェット記録方式を用いた記録装置を例に挙げて実施形態を説明するが、記録方式はこの方式に限られるものではない。また、記録装置は、記録機能のみを有するシングルファンクションプリンタであっても良いし、記録機能、FAX機能、スキャナ機能等の複数の機能を有するマルチファンクションプリンタであっても良い。また、記録装置は、例えば、カラーフィルタ、電子デバイス、光学デバイス、微小構造物等を所定の記録方式で製造するための製造装置であっても良い。
また、本明細書でいう「記録」は広く解釈されるべきものである。従って、「記録」の態様は、記録媒体上に形成される対象が文字、図形等の有意の情報であるか否かを問わないし、また、人間が視覚で知覚し得るように顕在化したものであるか否かも問わない。
また、「記録媒体」は、上記「記録」同様広く解釈されるべきものである。従って、「記録媒体」の概念は、一般的に用いられうるシート状の部材を含み、その材料には、紙、布、プラスチックフィルム、金属、ガラス、セラミックス、樹脂、木材、皮革等、インクを受容可能な如何なるものが用いられてもよい。
更に、「インク」は、上記「記録」同様広く解釈されるべきものである。従って、「インク」の概念は、記録媒体上に付与されることによって画像、模様、パターン等を形成する液体の他、記録媒体の加工、インクの処理(例えば、記録媒体に付与されるインク中の色剤の凝固または不溶化)等に供され得る付随的な液体をも含みうる。よって、本明細書においてはインクに代替して「液体」と表現されうる。
これらの観点で、記録装置は、液体吐出装置、吐出装置等と称されてもよい。同様の趣旨で、記録装置に設けられる記録ヘッドは、液体吐出ヘッド、吐出ヘッド等と称されてもよい。同様に、記録ヘッドに設けられる記録素子基板は、液体吐出素子基板、吐出素子基板、或いは単に素子基板等と称されてもよいし、また、記録素子基板に配列される複数の記録素子の個々は、液体吐出素子、吐出素子等と称されてもよい。
(第1実施形態)
図1は、第1実施形態に係る記録装置1の構成例を示す。記録装置1は、記録ヘッド11およびドライバ12を備え、本実施形態においてはインクジェット記録方式で記録を行うものとする。記録ヘッド11は、所定の記録媒体Pに対して記録を実行可能に構成され、複数のノズルNZおよび記録素子基板SBを備える。個々のノズルNZは、液体を貯留する液体タンクTKから受け取った液体を吐出する液体吐出口であり、複数のノズルNZは、記録を実行する側の面に配列される。
記録素子基板SBは、複数のノズルNZに対応する複数の記録素子PEを備える。個々の記録素子PEが駆動されることにより対応のノズルNZから液体が吐出され、このようにして記録が実行される。記録素子PEには、本実施形態では電気熱変換素子である抵抗素子(或いは単にヒータと称されてもよい。)が用いられるものとするが、他の実子形態としてピエゾ素子が用いられてもよい。
ドライバ12は、搬送ドライバ121およびヘッドドライバ122を含む。搬送ドライバ121は、記録装置1本体に設置された記録媒体Pを記録ヘッド11に向けて搬送する。ヘッドドライバ122は、該搬送された記録媒体Pに対して記録ヘッド11を駆動して個々のノズルNZから液体を吐出することにより記録を行う。
尚、記録ヘッド11は、本実施形態では、記録媒体Pの搬送方向に対して交差する方向に走査しながら記録媒体Pに対して記録を行うシリアルヘッドとするが、他の実施形態として、記録媒体Pの幅方向全域を一度に記録可能なラインヘッドであってもよい。
図2は、記録素子基板SBの構成例を示す。記録素子基板SBは、平面視(主面に対して垂直な方向の視点。上面視。)において長辺(第1の辺)Eおよび短辺(第2の辺)Eを含む外形、本実施形態では長方形形状を有するものとするが、他の実施形態として正方形形状、平行四辺形形状あるいは台形形状を有してもよい。記録素子基板SBは、前述の複数の記録素子PEの他、駆動ユニット21、複数のメモリ素子ME、複数の書込み用ユニット22、電流供給ユニット23および判定ユニット24を備える。
本実施形態では、平面視において液体の流路LQが長辺方向(長辺Eと平行な方向)に延設され、その両側方において複数の記録素子PEが長辺方向に配列される。駆動ユニット21は、流路LQの両側方において複数の記録素子PEと長辺Eとの間に配置され、複数の記録素子PEを個別に駆動可能とする。液体は、液体タンクTKから流路LQを介して記録素子PE上方に供給され、その後、駆動ユニット21が記録素子PEを駆動することにより発泡し、ノズルNZから吐出されることとなる。
ここで、駆動ユニット21は、複数の記録素子PEを時分割方式で駆動可能とする。即ち、複数の記録素子PEは複数のグループに分割され、駆動ユニット21は、各グループの2以上の記録素子PEの其々をブロックとして順に駆動する。例えば、グループ数をiとし、各グループがj個の記録素子PEをブロックとして含む場合、駆動ユニット21は、先ず、第1~第iグループの其々について第1ブロック(i個の記録素子PE)を駆動する。次に、駆動ユニット21は、第1~第iグループの其々について第2ブロック(i個の記録素子PE)を駆動する。同様の手順で、駆動ユニット21は、第1~第iグループの其々について、第3、第4、・・・、第jブロック(記録素子PEをi個ずつ)順に駆動する。
このような時分割方式による複数の記録素子PEの駆動を実現可能とするため、駆動ユニット21は、典型的には、デコーダ、シフトレジスタ、ラッチ回路、セレクタ、論理積回路、論理和回路等を含みうる。尚、i及びjはそれぞれ2以上の整数とする。また、上記グループは時分割グループとも称され、また、上記ブロックは時分割ブロックとも称されうる。
上述の複数の記録素子PEにそれぞれ対応するように、複数のメモリ素子MEは長辺方向に配列され、同様に、複数の書込み用ユニット22は長辺方向に配列される。また、電流供給ユニット23および判定ユニット24は、短辺方向(短辺Eと平行な方向)に並設される。
また、記録素子基板SBにおける短辺E近傍の縁部には複数の端子Tが短辺方向に配列され、記録素子基板SBへの電源電圧の供給および記録素子基板SBの信号の授受は、これら複数の端子Tを介して行われる。図中に例示される電源電圧V1は3.3[V(ボルト)]とし、電源電圧V2は0[V]とする(電圧V2は接地電圧とも称されうる。)。尚、本明細書において説明される電圧は、接地電圧V2との電位差を示すものとする。
図中には理解の容易化のため電圧V1及びV2の2種類の電圧を示したが、記録素子基板SBには電圧V1及び/又はV2とは異なる他の電源電圧が更に供給されてもよい。また、其れ/其れら他の電圧は、電圧V1及び/又はV2に代替して、図示された回路部の一部に供給されてもよい。
メモリ素子MEは、記録素子基板SBの個体ばらつきの補正情報や印刷枚数、インク残量や記録素子PEの駆動の可否など、記録素子基板SBの個体情報を記憶することができる。メモリ素子MEには、1回分の書込みが可能なもの、いわゆるOTPメモリ(ワンタイムプログラマブルメモリ)が用いられ、本実施形態ではアンチヒューズ素子が用いられる。ここでは、MOS(Metal Oxide Semiconductor)構造を有するアンチヒューズ素子がメモリ素子MEとして用いられるものとする。
書込み用ユニット22は、メモリ素子MEへの書込みを実現可能に構成され、高耐圧トランジスタTR1および制御用インバータ回路INV1を含む。高耐圧トランジスタTR1は、メモリ素子MEと直列接続される。詳細については後述とするが、高耐圧トランジスタTR1は、導通状態となることにより、メモリ素子MEへの書込みを行う際には書込み用トランジスタとして機能し、メモリ素子MEの書込みの有無を確認する際には読出し用トランジスタとして機能する。高耐圧トランジスタTR1には、DMOS(Double Diffused MOS)トランジスタが用いられる。
制御用インバータ回路INV1は、高耐圧トランジスタTR1のゲート端子に接続され、ノードn1を介して受け取った制御信号に基づいて高耐圧トランジスタTR1を制御する(導通状態または非導通状態にする)。
メモリ素子MEへの書込みは、高耐圧トランジスタTR1が導通状態の間に、複数の端子Tの1つである書込み用端子Tを介してメモリ素子MEに比較的高電圧(例えば32[V])を加え、メモリ素子MEのMOS構造を絶縁破壊させることにより行われる。そのため、メモリ素子MEは、書込みによりインピーダンス値を可変となっており、本実施形態では、書込み前においては絶縁状態であり極めて大きい電気抵抗値(或いはハイインピーダンス。例えば数[MΩ(メガオーム)]。)を示し、書込み後においては導通状態となって比較的小さい電気抵抗値(例えば数~数十[kΩ(キロオーム)]。)を示すこととなる。端子Tは、書込みの際には上記高電圧が加えられ、それ以外においては開放状態とする。
尚、他の実施形態としてメモリ素子MEにはヒューズ素子が用いられてもよい。この場合、書込み前においては短絡状態であり比較的小さい電気抵抗値を示し、書込み後においては開放状態となって極めて大きい電気抵抗値を示すこととなる。
電流供給ユニット23は、電流発生ユニット231、選択ユニット232および電流供給コントローラ233を含む。電流発生ユニット231は、複数のトランジスタMP1~MP1、並びに、抵抗素子R11及びR12を含む。トランジスタMP1~MP1には、本実施形態ではPチャネル型MOSトランジスタが用いられるものとする。尚、Kは2以上の整数とする。
トランジスタMP1~MP1は、トランジスタMP1とカレントミラー回路を構成している。例えば、トランジスタMP1~MP1のチャネル長が同一であり且つチャネル幅が互いに異なる場合、mを1~Kの任意の整数として、トランジスタMP1には、トランジスタMP1とのチャネル幅の比に応じた電流が流れる。よって、トランジスタMP1~MP1は、サイズ比に応じた量の電流をそれぞれ出力可能である。
本実施形態においては、抵抗素子R11及びR12はトランジスタMP1に直列に接続され、抵抗素子R11及びR12の間の電圧は基準電圧VREFとして用いられるものとする。ここでは、抵抗素子R11及びR12は、電源電圧V1=3.3[V]の下で基準電圧VREF=1[V]となるように設けられるものとする。
選択ユニット232は、トランジスタMP1~MP1に対応するスイッチ素子SW1~SW1を含み、トランジスタMP1~MP1を選択的にメモリ素子MEに接続可能とする。例えば、mを1~Kの任意の整数として、スイッチ素子SW1が導通状態となった場合、トランジスタMP1はメモリ素子MEに接続され、サイズ比に応じた電流がメモリ素子MEに供給されることとなる。この観点で、トランジスタMP1~MP1の個々は、メモリ素子MEに電流を供給可能な電流供給素子として機能する、と云える。
電流供給コントローラ233は、選択ユニット232のスイッチ素子SW1~SW1を個別に制御可能であり、それによりスイッチ素子SW1~SW1を選択的に導通状態にする。本実施形態では理解の容易化のため、スイッチ素子SW1~SW1の1つが電流供給コントローラ233により導通状態になるものとし、即ち、トランジスタMP1~MP1の1つがメモリ素子MEに選択的に接続可能とする。他の実施形態として、スイッチ素子SW1~SW1の2以上が導通状態になってもよく、即ち、トランジスタMP1~MP1の2以上の電流が重畳されてメモリ素子MEに供給されてもよい。よって、電流供給コントローラ233は、選択ユニット232によりトランジスタMP1~MP1の少なくとも一部をメモリ素子MEに接続可能であればよい。
電流供給ユニット23について小括すると、電流供給コントローラ233は、ノードn1を介して制御用インバータ回路INV1に制御信号を出力し、それにより高耐圧トランジスタTR1を導通状態にする。その間、電流供給コントローラ233は、選択ユニット232を制御することにより、電流発生ユニット231からノードn2を介して所望の量の電流をメモリ素子MEに供給することを可能とする。
判定ユニット24は、メモリ素子MEの書込みの有無(即ち、記録素子PEの駆動の可否)を判定可能に構成され、本実施形態では、メモリ素子MEに発生した電圧(ノードn2の電圧)Vmと基準電圧VREFとを比較するコンパレータとする。判定ユニット24の判定は、制御用インバータ回路INV1が高耐圧トランジスタTR1を導通状態にしている間に、電流供給ユニット23(トランジスタMP1~MP1の何れか)からメモリ素子MEに電流が供給されることにより行われる。一般に、メモリ素子MEが書込み済の状態の場合、電圧Vmは、メモリ素子MEが書込み前の状態の場合に比べて低くなる。判定ユニット24の判定の結果は、電圧Vmと基準電圧VREFとの大小関係に基づいて、ノードn3から後段の回路部に出力され、或いは、ノードn3を介して端子Tから記録素子基板SBから外部に出力される。
このようにして、判定ユニット24は、電流供給ユニット23から供給された電流によりメモリ素子MEに発生した電圧Vmに基づいて、そのメモリ素子MEの書込みの有無を判定することができる。メモリ素子MEが書込み済の状態であった場合、駆動ユニット21は、例えば、対応の記録素子PEは駆動不可であるものとして、対応の記録素子PEの駆動を抑制する。また、これを補完するため、駆動ユニット21は、対応の記録素子PEと略同じ位置を記録可能な他の記録素子PEを代替的に駆動することもできる。
詳細については後述とするが、判定ユニット24による上記判定は、メモリ素子MEへの書込みの有無の判定を行うのに行われる他、他の目的、用途または機能においても行われうる。
ところで、前述のとおり、メモリ素子MEは、書込みによりインピーダンス値を可変とする。しかしながら、このインピーダンス値は、記録素子基板SBの条件によって異なってしまうことがあり、例えば、温度等の周辺環境、製造ばらつき、MOS構造の絶縁破壊の態様その他の要因により変動することが考えられる。また、電源電圧V1等の変動も考慮すると、トランジスタMP1~MP1が出力する電流量が変動し、それに伴い基準電圧VREF及び電圧Vmが変動することも考えられる。
そのため、例えば:
(a)記録素子基板SBの製造時の評価工程においてメモリ素子MEのMOS構造が適切に形成されていることの確認/メモリ素子MEが書込み前の状態であることの確認(区別のため、「メモリ素子MEの製造確認」という。)を行う場合;
(b)上記(a)とは異なる他のタイミングで記録素子PEの駆動不可が特定され、対応のメモリ素子MEへの書込みを行い、その後に該書込みが適切に実現されたことの確認/メモリ素子MEが書込み済の状態であることの確認(区別のため、「メモリ素子MEへの書込み完了確認」という。)を行う場合;及び、
(c)上記(a)及び(b)とは異なる他のタイミングでメモリ素子MEへの書込みの有無の判定(区別のため、「メモリ素子MEからの読出し」という。)を行う場合、
においては、上記条件が互いに異なることがある。その一例として、メモリ素子MEへの書込みを行う際にはメモリ素子MEに比較的大きい量の電流が供給されるため、記録素子基板SBの温度は高くなることが考えられる。
よって、判定ユニット24の判定では、幾つかの目的、用途または機能によって互いに異なる余裕(マージン)が設けられることが求められ、其れらに応じた量の電流がメモリ素子MEに供給されることが好ましい。
前述のとおり、本実施形態においてアンチヒューズ素子であるメモリ素子MEは、書込み前においては絶縁状態であり極めて大きい電気抵抗値を示し、書込み後においては導通状態となって比較的小さい電気抵抗値を示す。
このことを考慮すると、判定ユニット24は、例えば:
上記(a)の場合においては、メモリ素子MEの電気抵抗値がR1Mより大きいか否かを判定し;
上記(b)の場合においては、メモリ素子MEの電気抵抗値がR1Kより小さいか否かを判定し(R1K<R1M);また、
上記(c)の場合においては、メモリ素子MEの電気抵抗値がR2Kより大きい(又は小さい)か否かを判定する(R2K>R1K、R2K<R1M)、
とよい。
上述のことは:
上記(a)の場合においては、メモリ素子MEが書込み前の状態であることを確実に確認すること;
上記(b)の場合においては、メモリ素子MEが書込み済の状態であることを確実に確認すること;また、
上記(c)の場合においては、メモリ素子MEの書込みの有無についての誤判定を防止すること、
が求められることに起因する。
尚、パラメータの典型例として、電気抵抗値R1Mは100[kΩ]とし、電気抵抗値R1Kは5[kΩ]とし、また、電気抵抗値R2Kは50[kΩ]とするが、これらの値に限られない。
図3は、K=3とした場合(トランジスタMP1~MP1のうちの1つからメモリ素子MEに電流を供給した場合)の電圧Vmを示す。横軸は、メモリ素子MEの電気抵抗値を示す。縦軸は、トランジスタMP1、MP1及びMP1がそれぞれ出力する電流量I1、I1及びI1についてメモリ素子MEに発生する電圧Vmを示す(I1<I1<I1)。
尚、基準電圧VREF=1[V]と設定したとき、パラメータの典型例として、電流量I1は10[μA(マイクロアンペア)]であり、電流量I1は200[μA]、電流量I1は20[μA]とするが、これらの値に限られない。
本実施形態によれば、図3から分かるように、判定ユニット24は、
上記(a)の場合においては、トランジスタMP1からメモリ素子MEに電流量I1を供給して、メモリ素子MEの製造確認を行うことが可能となり;
上記(b)の場合においては、トランジスタMP1からメモリ素子MEに電流量I1を供給して、メモリ素子MEへの書込み完了確認を行うことが可能となり;及び、
上記(c)の場合においては、トランジスタMP1からメモリ素子MEに電流量I1を供給して、メモリ素子MEからの読出しを行うことが可能となる。
このような構成によれば、上記(c)においては、上記(a)及び(b)に対して判定の余裕MGが設けられることとなり、K=1の場合に比べて適切に誤判定を防ぐことが可能となる。この余裕MGは、書込み済の状態および書込み前の状態の双方に対する誤判定についての余裕を含む。本実施形態ではK=3の場合を例示したが、他の実施形態としてK=2でもよいしK≧4であってもよく、整数Kは目的、用途または機能に応じて変更可能である。
図4は、記録素子基板SBにおけるメモリ素子MEと高耐圧トランジスタTR1を含む領域の断面模式図である。例えばP型の半導体基板40には、複数のP型ウェル41および複数のN型ウェル41、並びに、ウェル41又は41にP型領域42及び/又はN型領域42が設けられる。幾つかの領域42又は42の間には厚膜の絶縁部材OXとしてLOCOS(Local Oxidation оf Silicon)が設けられ、この絶縁部材OXをゲート電極GTの一部が覆うように設けられる。このような構造により、アンチヒューズ素子となるMOS構造がメモリ素子MEとして形成され、Nチャネル型DMOSトランジスタが高耐圧トランジスタTR1として形成される。
典型的に、上述の半導体基板40にはシリコンが用いられ、絶縁部材OXには酸化シリコンが用いられ、ゲート電極GTにはポリシリコンが用いられうる。半導体基板40の正味のP型不純物濃度は、例えば1×1016[cm-3]程度とする。P型ウェル41の正味のP型不純物濃度は、例えば1×1018[cm-3]程度とする。N型ウェル41の正味のN型不純物濃度は、例えば1×1018[cm-3]程度とする。P型領域42の正味のP型不純物濃度は、例えば1×1019[cm-3]程度とする。N型領域42の正味のN型不純物濃度は、例えば1×1019[cm-3]程度とする。尚、これら正味の不純物濃度は本例に限られない。
以上、本実施形態によれば、メモリ素子MEは、記録素子PEの駆動の可否を書込みにより記憶可能かつ該書込みによりインピーダンス値を可変に構成される。トランジスタMP1~MP1は、カレントミラー回路の一部を構成しており、それぞれ、サイズ比に応じた量の電流をメモリ素子MEに供給する。トランジスタMP1~MP1は、目的、用途または機能に応じて設けられ、本実施形態では、トランジスタMP1~MP1の何れかから選択的にメモリ素子MEに電流が供給される。その際にメモリ素子MEに発生した電圧Vmに基づいて、判定ユニット24はメモリ素子MEへの書込みの有無を判定する。このような構成によれば、周辺環境、製造ばらつき等の要因によるメモリ素子MEのインピーダンス値が変動や、電源電圧V1等の変動に関わらず、判定ユニット24の判定を高精度化することができる。
ここでは、単一の流路LQを例示し、その両側方に複数の記録素子PE、駆動ユニット21、複数のメモリ素子ME、複数の書込み用ユニット22が配置される構成を例示したが、流路LQの数量は2以上であってもよい。この場合、個々の流路LQの両側方に複数の記録素子PE、駆動ユニット21、複数のメモリ素子ME、複数の書込み用ユニット22が配置されればよい。
2以上の流路LQは、短辺方向に並設されるものとするが、付随的/代替的に、長辺方向に並設されてもよい。尚、短辺方向に並設される流路LQの数量に応じて、記録素子基板SBの外形における長辺Eおよび短辺Eの関係は逆となってもよい。
(第1実施形態の変形例)
前述のとおり、複数の記録素子PEは時分割方式で駆動されるため、複数のメモリ素子MEおよび複数の書込み用ユニット22は、グループ単位で管理されてもよい。
図5は、本実施形態の一例に係る記録素子基板SB’の構成例を示す。記録素子基板SB’によれば、複数のメモリ素子MEおよび複数の書込み用ユニット22は、複数の記録素子PE同様に、i個のグループに分割される。即ち、第1~第iグループの其々には、j個のメモリ素子MEおよびj個の書込み用ユニット22が配されることとなる。電流供給ユニット23は各グループに1つ設けられ、同様に、判定ユニット24は各グループに1つ設けられうる。
このようにして設けられるi個の電流供給ユニット23およびi個の判定ユニット24は、短辺方向に配列されればよい。個々の判定ユニット24の結果はグループ毎にビット信号で得られる。そのため、ビット信号は全部でi個得られ、其れらは、例えば、直列に接続されたi個のフリップフロップ回路を用いることによりビットデータとして読出し可能である。
このような構成によれば、判定ユニット24によるメモリ素子MEへの書込みの有無の判定の高速化に有利となる。また、製造ばらつきの影響も更に低減可能となるため、判定ユニット24の判定の一層の高精度化にも有利となる。
(第2実施形態)
前述の第1実施形態では、電流供給ユニット23および判定ユニット24が2つの短辺Eのうちの一方において短辺方向に並設された構成を例示したが、其れらは2つの短辺Eの双方に設置されてもよい。
図6は、第2実施形態の記録素子基板SBの構成例を示す。本実施形態によれば、電流供給ユニット23および判定ユニット24は、短辺Eの一方側および他方側(図中の上辺側および下辺側)のそれぞれにおいて短辺方向に並設される。この構成に対応するように、複数の記録素子PE、複数のメモリ素子MEおよび複数の書込み用ユニット22は、短辺Eの一方側および他方側の2つに分割される。尚、この分割は図中において破線により示される。
短辺Eの一方側のメモリ素子MEには該一方側の電流供給ユニット23が電流を供給し、それにより発生した電圧Vmに基づいて、該一方側の判定ユニット24がメモリ素子MEへの書込みの有無の判定を行う。同様に、短辺Eの他方側のメモリ素子MEには該他方側の電流供給ユニット23が電流を供給し、それにより発生した電圧Vmに基づいて、該他方側の判定ユニット24がメモリ素子MEへの書込みの有無の判定を行う。
尚、上記一対の電流供給ユニット23において、本電流発生ユニット231、選択ユニット232および電流供給コントローラ233のうち、電流供給コントローラ233については、一方側のみに設けられてもよい。
本実施形態によれば、製造ばらつきの影響を更に低減可能となるため、判定ユニット24の判定の一層の高精度化に更に有利となる。
(第3実施形態)
前述の第1実施形態の構成(図2参照)によれば、高耐圧トランジスタTR1が非導通状態の間、高耐圧トランジスタTR1とメモリ素子MEとの間のノードは実質的にフローティング状態である。そのため、その間に、書込み用端子Tを介してメモリ素子MEに高電圧が加わった場合には、メモリ素子MEのMOS構造において不測の絶縁破壊が発生してしまう可能性がある。
図7は、第3実施形態の記録素子基板SBの構成例を示す。本実施形態では、記録素子基板SBは、個々のメモリ素子MEに並列接続された抵抗素子R21を更に備える。このような構成によれば、高耐圧トランジスタTR1が非導通状態の間に書込み用端子Tを介してメモリ素子MEに高電圧が加わった場合にメモリ素子MEへの書込みが行われてしまうことを防止することが可能となる。
即ち、本実施形態によれば、メモリ素子MEへの誤った書込みを防止することが可能となる。よって、本実施形態によれば記録素子基板SBの信頼性の向上にも有利となる。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
SB:記録素子基板(素子基板)、PE:記録素子(液体吐出素子)、ME:メモリ素子、MP1~MP1:トランジスタ(電流供給素子)、24:判定ユニット。

Claims (12)

  1. 液体吐出素子を備える素子基板であって、
    前記素子基板の個体情報を書込みにより記憶可能なメモリ素子であって前記書込みによりインピーダンス値を可変に構成されたメモリ素子と、
    前記メモリ素子に電流を供給可能な複数の電流供給素子と、
    前記複数の電流供給素子から選択的に供給された電流により前記メモリ素子に発生した電圧に基づいて、前記書込みの有無を判定する判定ユニットと、を備え、
    前記複数の電流供給素子は、カレントミラー回路の一部を構成しており、其れらのサイズ比に応じた量の電流をそれぞれ前記メモリ素子に供給する
    ことを特徴とする素子基板。
  2. 前記複数の電流供給素子のうち前記メモリ素子に接続するものを選択する選択ユニットを更に備える
    ことを特徴とする請求項1記載の素子基板。
  3. 前記判定ユニットは、前記複数の電流供給素子の少なくとも1つから供給された電流により前記メモリ素子に発生した電圧と、基準電圧とを比較するコンパレータである
    ことを特徴とする請求項1または請求項2記載の素子基板。
  4. 前記液体吐出素子を駆動する駆動ユニットを更に備え、
    前記駆動ユニットは、前記メモリ素子の書込み済が前記判定ユニットにより判定された場合には前記液体吐出素子の駆動を抑制する
    ことを特徴とする請求項1から請求項3の何れか1項記載の素子基板。
  5. 前記メモリ素子はアンチヒューズ素子である
    ことを特徴とする請求項1から請求項4の何れか1項記載の素子基板。
  6. 前記メモリ素子に並列接続された抵抗素子を更に備える
    ことを特徴とする請求項1から請求項5の何れか1項記載の素子基板。
  7. 前記メモリ素子に書込みを行うための書込み用トランジスタを更に備える
    ことを特徴とする請求項1から請求項6の何れか1項記載の素子基板。
  8. 前記書込み用トランジスタはDMOSトランジスタである
    ことを特徴とする請求項7記載の素子基板。
  9. 前記液体吐出素子は、複数の液体吐出素子の1つであり、
    前記メモリ素子は、前記複数の液体吐出素子に対応する複数のメモリ素子の1つであり、
    前記書込み用トランジスタは、前記複数のメモリ素子に対応する複数のトランジスタの1つであり、
    前記複数の電流供給素子は、前記複数のトランジスタのうち導通状態となったものに対応する前記メモリ素子に電流を供給する
    ことを特徴とする請求項7または請求項8記載の素子基板。
  10. 平面視において第1の辺および第2の辺を含む外形を有しており、
    前記複数の液体吐出素子、前記複数のメモリ素子および前記複数のトランジスタは、それぞれ前記第1の辺と平行な方向に配列され、
    前記判定ユニットおよび前記カレントミラー回路は、前記第2の辺と平行な方向に並設されている
    ことを特徴とする請求項9記載の素子基板。
  11. 請求項1から請求項10の何れか1項記載の素子基板と、
    前記液体吐出素子に対応する液体吐出口と、を備える
    ことを特徴とする液体吐出ヘッド。
  12. 請求項11記載の液体吐出ヘッドと、
    前記液体吐出ヘッドを駆動するドライバと、を備える
    ことを特徴とする液体吐出装置。
JP2021026638A 2021-02-22 2021-02-22 素子基板、液体吐出ヘッドおよび液体吐出装置 Pending JP2022128224A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021026638A JP2022128224A (ja) 2021-02-22 2021-02-22 素子基板、液体吐出ヘッドおよび液体吐出装置
EP22155129.4A EP4046801A1 (en) 2021-02-22 2022-02-04 Element substrate, liquid discharge head, and liquid discharge apparatus
BR102022002530-4A BR102022002530A2 (pt) 2021-02-22 2022-02-10 Substrato de elemento, cabeçote de descarga de líquido e aparelho de descarga de líquido
US17/670,325 US11975536B2 (en) 2021-02-22 2022-02-11 Element substrate, liquid discharge head, and liquid discharge apparatus
KR1020220022371A KR20220120499A (ko) 2021-02-22 2022-02-21 소자 기판, 액체 토출 헤드, 및 액체 토출 장치
CN202210159396.9A CN114953737A (zh) 2021-02-22 2022-02-22 元件基板、排液头和排液设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021026638A JP2022128224A (ja) 2021-02-22 2021-02-22 素子基板、液体吐出ヘッドおよび液体吐出装置

Publications (1)

Publication Number Publication Date
JP2022128224A true JP2022128224A (ja) 2022-09-01

Family

ID=80218411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021026638A Pending JP2022128224A (ja) 2021-02-22 2021-02-22 素子基板、液体吐出ヘッドおよび液体吐出装置

Country Status (6)

Country Link
US (1) US11975536B2 (ja)
EP (1) EP4046801A1 (ja)
JP (1) JP2022128224A (ja)
KR (1) KR20220120499A (ja)
CN (1) CN114953737A (ja)
BR (1) BR102022002530A2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08263994A (ja) * 1995-03-23 1996-10-11 Kawasaki Steel Corp プログラマブルリードオンリメモリ
US5668751A (en) * 1996-08-01 1997-09-16 Micron Technology, Inc. Antifuse programming method and apparatus
US7333383B2 (en) * 2005-08-23 2008-02-19 Infineon Technologies Ag Fuse resistance read-out circuit
JP5458232B2 (ja) 2007-06-01 2014-04-02 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置のアンチフューズ置換判定回路、およびアンチフューズ置換判定方法
JP5981815B2 (ja) 2012-09-18 2016-08-31 キヤノン株式会社 記録ヘッド用基板及び記録装置
US9938136B2 (en) * 2016-08-18 2018-04-10 Stmicroelectronics Asia Pacific Pte Ltd Fluid ejection device
JP6789729B2 (ja) * 2016-08-31 2020-11-25 キヤノン株式会社 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置
JP6843649B2 (ja) * 2017-02-22 2021-03-17 キヤノン株式会社 記録素子基板、液体吐出ヘッド及び記録装置
JP6622745B2 (ja) * 2017-03-30 2019-12-18 キヤノン株式会社 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置
EP3585617A4 (en) * 2017-04-05 2020-11-18 Hewlett-Packard Development Company, L.P. ACTUATOR FAILURE DETECTION ON DIE

Also Published As

Publication number Publication date
CN114953737A (zh) 2022-08-30
US11975536B2 (en) 2024-05-07
EP4046801A1 (en) 2022-08-24
BR102022002530A2 (pt) 2022-09-20
KR20220120499A (ko) 2022-08-30
US20220266590A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
US10226921B2 (en) Printhead substrate and printing apparatus
US10894403B2 (en) Semiconductor apparatus, liquid discharge head substrate, liquid discharge head, and liquid discharge apparatus
US10189249B2 (en) Recording element substrate, liquid discharge head, and recording apparatus
US10566069B2 (en) Semiconductor apparatus, liquid discharge head substrate, liquid discharge head, and liquid discharge apparatus
US20180361739A1 (en) Printhead and printing apparatus
US9895879B2 (en) Semiconductor device and recording device
JP5647532B2 (ja) 演算増幅器、駆動回路、駆動装置、および画像形成装置
JP2022128224A (ja) 素子基板、液体吐出ヘッドおよび液体吐出装置
JP6126489B2 (ja) 記録素子基板、記録ヘッド及び記録装置
EP3549772B1 (en) Feedback circuit of variable threshold, consumable chip, and consumable
JP2008224360A (ja) 半導体装置
US11027542B2 (en) Driving circuit, integrated circuit, and liquid discharge apparatus
US11247461B2 (en) Recording element substrate, liquid ejection head and recording apparatus
JP6470858B2 (ja) 基板、液体吐出ヘッドおよび液体吐出装置
US11981129B2 (en) Element substrate, liquid discharge head, and printing apparatus
JP2020023077A (ja) 素子基板、記録ヘッド、及び記録装置
JP6302513B2 (ja) 記録ヘッド用基板及び記録装置
JP2022139244A (ja) 半導体装置、液体吐出ヘッドおよび液体吐出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240927