KR20200083204A - 자기 터널 접합 소자 및 자기저항 메모리 장치 - Google Patents
자기 터널 접합 소자 및 자기저항 메모리 장치 Download PDFInfo
- Publication number
- KR20200083204A KR20200083204A KR1020190139356A KR20190139356A KR20200083204A KR 20200083204 A KR20200083204 A KR 20200083204A KR 1020190139356 A KR1020190139356 A KR 1020190139356A KR 20190139356 A KR20190139356 A KR 20190139356A KR 20200083204 A KR20200083204 A KR 20200083204A
- Authority
- KR
- South Korea
- Prior art keywords
- sot
- free layer
- layer
- tunnel junction
- magnetic tunnel
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 88
- 238000003475 lamination Methods 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 229910016312 BiSb Inorganic materials 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 206
- 230000005415 magnetization Effects 0.000 description 22
- 239000010408 film Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 229910003396 Co2FeSi Inorganic materials 0.000 description 2
- 229910019236 CoFeB Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 229910002551 Fe-Mn Inorganic materials 0.000 description 1
- 229910026161 MgAl2O4 Inorganic materials 0.000 description 1
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical group [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 150000001622 bismuth compounds Chemical class 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 229910001291 heusler alloy Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H01L43/02—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H01L43/08—
-
- H01L43/10—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
본 발명은 자유층, 상기 자유층 상의 고정층, 상기 자유층과 상기 고정층의 사이의 절연층, 및 상기 자유층의 측면에 접하는 SOT(Spin orbit torque) 발생원을 포함하되, 상기 SOT 발생원과 상기 자유층이 접하는 면은 상기 자유층과 상기 절연층이 접하는 면과 교차하고, 상기 SOT 발생원은 상기 자유층, 상기 절연층, 및 상기 고정층의 적층 방향에 교차하는 방향으로 전류가 흐르도록 구성되는 자기 터널 접합 소자 및 상기 자기 터널 접합 소자를 포함하는 자기저항 메모리 장치를 개시한다.
Description
본 발명은 자기 터널 접합 소자 및 자기저항 메모리 장치에 관한 것이다.
수직 자화 방향을 갖고 자기저항 효과에 의해 읽기 동작을 수행하는 자기저항 소자는 미세화에 대한 열교란 내성이 높아 차세대의 메모리로 기대되고 있다.
차세대 메모리는 자화 방향이 가변적인 자유층, 소정의 자화 방향을 유지하는 고정층, 및 자유층과 고정층 사이의 절연층을 갖는 자기 터널 접합(Magnetic tunnel junction：MTJ) 소자를 포함한다.
이러한 MTJ를 기본으로 하는 STT-MRAM(Spin Transfer Torque - Magnetoresistive Random Access Memory)이 실용화되고 있다. STT-MRAM은 2 단자 구조를 갖고, 기록 전류와 읽기 전류의 경로가 동일하다. STT-MRAM은 기록 전류로부터 스핀 전류로의 변환 효율이 낮을 뿐만 아니라, 저전류화 및 고속화가 어렵다. 예를 들면, STT-MRAM의 자유층의 사이즈가 가로 10 nm, 세로 10 nm, 및 두께 1 nm로 가정되면, 자유층의 전자 수는 약 105개이다. 그리고, 원리적으로 기록 전류로부터 스핀 전류로의 변환 효율은 1 이하이기 때문에, 전자의 스핀을 반전하려면 동일한 개수 이상의 전자의 주입이 필요하다. 따라서, 스핀을 반전할 때의 스위칭 시간을 3 ns로 가정하면, 하나의 MTJ 소자의 기록 전류로 약 10μA 이상이 필요하다. 게다가, 읽기 전류의 마진 및 기록 전류의 마진이 충분하지 않다.
본 발명은 소자 구조가 간단하고, 기록 전력이 낮고, 기록 속도가 빠르고, 고신뢰성을 가지는 자기 터널 접합 소자 및 자기저항 메모리 장치를 제공하는 것을 목적으로 한다.
본 발명의 실시예들에 따른 자기 터널 접합 소자는, 자유층, 상기 자유층 상의 고정층, 상기 자유층과 상기 고정층의 사이의 절연층, 및 상기 자유층의 측면에 접하는 SOT(Spin orbit torque) 발생원을 포함하되, 상기 SOT 발생원과 상기 자유층이 접하는 면은 상기 자유층과 상기 절연층이 접하는 면과 교차하고, 상기 SOT 발생원은 상기 자유층, 상기 절연층, 및 상기 고정층의 적층 방향에 교차하는 방향으로 전류가 흐르도록 구성될 수 있다.
본 발명의 실시예들에 따른 자기저항 메모리 장치는, 자기 터널 접합 소자 및 상기 자기 터널 접합 소자에 전압을 인가하는 전극들을 포함하되, 상기 자기 터널 접합 소자는 자유층, 상기 자유층 상의 고정층, 상기 자유층과 상기 고정층의 사이의 절연층, 및 상기 자유층의 측면에 접하는 SOT(Spin orbit torque) 발생원을 포함하고, 상기 SOT 발생원과 상기 자유층이 접하는 면은 상기 자유층과 상기 절연층이 접하는 면과 교차하고, 상기 SOT 발생원은 상기 자유층, 상기 절연층, 및 상기 고정층의 적층 방향에 교차하는 방향으로 전류가 흐르도록 구성될 수 있다.
본 발명에 따른 자기 터널 접합 소자 및 자기저항 메모리 장치에 의하면, SOT 발생원이 자유층의 측면에 배치되어 SOT 발생원의 측면을 따라 전류가 흐르도록 구성된다. 이에 따라, 소자 구조가 간단하고, 기록 전력이 낮고, 기록 속도가 빠르고, 고신뢰성을 가지는 자기 터널 접합 소자 및 자기저항 메모리 장치가 제공될 수 있다.
도 1은 본 발명의 실시예 1에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 사시도이다.
도 2는 MTJ 소자의 구조와 열안정성의 관계를 나타내는 그래프이다
도 3은 본 발명의 실시예 2에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 사시도이다.
도 4는 본 발명의 실시예 3에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 사시도이다.
도 5는 본 발명의 실시예 4에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 상면도이다.
도 6은 본 발명의 실시예 5에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 상면도이다.
도 7은 본 발명의 실시예 6에 따른 자기저항 메모리 장치의 일 예의 주요부를 나타내는 사시도이다.
도 2는 MTJ 소자의 구조와 열안정성의 관계를 나타내는 그래프이다
도 3은 본 발명의 실시예 2에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 사시도이다.
도 4는 본 발명의 실시예 3에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 사시도이다.
도 5는 본 발명의 실시예 4에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 상면도이다.
도 6은 본 발명의 실시예 5에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 상면도이다.
도 7은 본 발명의 실시예 6에 따른 자기저항 메모리 장치의 일 예의 주요부를 나타내는 사시도이다.
이하, 도면을 참조해 본 발명의 실시예들에 대해 설명한다.
(본 발명의 실시예 1)
도 1은 본 발명의 실시예 1에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 사시도이다. 자기 터널 접합 소자(10)는 고정층(pinned layer, 11), 절연층(12), 자유층(free layer, 13) 및 SOT 발생원(SOT generator, 14)을 포함한다.
도 1을 참조하면, 고정층(11)은 전류의 흐름에 무관하게 고정된 자화 방향을 갖는 층이다. 고정층(11)은 자유층(13)에 비해 자화 방향이 용이하게 변화하지 않는 재료를 포함하는 것이 바람직하다. 즉, 고정층(11)은 유효 자기 이방성(Kueff) 및 포화 자화(Ms)가 크고, 자기 완화 정수(α)가 큰 재료를 포함하는 것이 바람직하다.
그렇지만, 고정층(11)을 구성하는 재료는 특별히 한정되는 것은 아니고, 여러 조건에 의해 임의의 재료로부터 선택될 수 있다. 일 예로, 고정층(11)은 CoFeB를 주성분으로 하는 층, 및 Co/Pt 다층막으로 구성될 수 있다. 다른 일 예로, 고정층(11)은 호이슬러 합금막을 주성분으로 하는 층, 및 Co/Pt 다층막으로 구성될 수 있다. 바람직하게는, 호이슬러 합금막을 주성분으로 하는 층은 Co 기반의 호이슬러(Co-based full-Heusler) 합금을 주성분으로 하는 층이다. 구체적으로, Co 기반의 호이슬러 합금은 Co2FeSi, Co2MnSi, Co2FeMnSi, Co2FeAl, 또는 Co2CrAl일 수 있다. Co/Pt 다층막은 큰 수직 자기 이방성을 갖도록 구성된다. 호이슬러 합금막을 주성분으로 하는 층은 일면에서 절연층(12)과 접한다. 호이슬러 합금막을 주성분으로 하는 층은 절연층(12)과 접하는 일면의 반대면에서 Co/Pt 다층막과 접한다. 이와 같은 방법으로 고정층(11)을 구성함으로써, 고정층(11)은 단일 층으로 전류의 흐름에 무관하게 자화 방향을 소정의 방향으로 유지할 수 있다. 고정층(11)은 참조층(reference layer)으로 불릴 수 있다.
절연층(12)은 고정층(11) 및 자유층(13) 사이에 제공될 수 있다. 절연층(12)은 절연물질을 주성분으로 하는 층이다. 일 예로, 절연층(12)은 MgO 등을 포함하는 절연막으로 구성될 수 있다. 절연층(12)을 구성하는 재료는 NaCl 구조를 가지는 산화물이 바람직하다. 다른 일 예로, 절연층(12)을 구성하는 재료는 CaO, SrO, TiO, VO, 또는 NbO일 수 있다. 다만, 이는 예시적인 것일 뿐 절연층(12)을 구성하는 재료는 특별히 한정되지 않는다. 예를 들면, 절연층(12)은 스피넬형 MgAl2O4일 수 있다. 그리고, 전압이 고정층(11)과 자유층(13)의 접합면에 수직하게 인가되므로, 터널링 효과(tunneling effect)에 의해 자기 터널 접합 소자(10)에 전류가 흐를 수 있다.
자유층(13)은 전류의 흐름에 의해 자화 방향이 변하는 층이다. 일 예로, 자유층(13)은 상면에 수직한 방향의 자화 용이축(magnetization easy axis)을 가진다. 즉, 자유층(13)은 상면에 수직한 방향으로 자화될 수 있다. 자화 용이축은 자성체가 자화되기 쉬운 방향을 향하는 축을 의미한다. 자유층(13)의 자화 방향은 가변적이다. 자유층(13)의 자화 방향은 상면의 위 또는 아래를 향할 수 있다. 바람직하게는, 자유층(13)을 구성하는 재료는 특별히 한정되지 않고, 여러 조건에 의해 임의의 재료로부터 선택될 수 있다. 예를 들면, 자유층(13)은 CoFeB를 주성분으로 포함할 수 있다. 자유층(13)은 Co 기반의 호이슬러 합금을 포함할 수 있다. 구체적으로, Co 기반의 호이슬러 합금은 Co2FeSi, Co2MnSi, Co2(Fe－Mn) Si, Co2FeAl, 또는 Co2CrAl일 수 있다. 자유층(13)은 기록층, 자화 자유층, 또는 자화 가변층이라고도 불린다.
자유층(13)의 측면에 접하는 SOT 발생원(14)이 제공될 수 있다. 일 예로, SOT 발생원(14)은 YZ면과 나란한 자유층(13)의 측면에 접할 수 있다. 이때, SOT 발생원(14)과 자유층(13)이 접하는 YZ면은 절연층(12)과 자유층(13)이 접하는 XY면과 교차할 수 있다. SOT 발생원(14)은 자유층(13)의 자화 방향을 변화시키는 스핀 궤도 토크를 발생시킬 수 있다. 다만, SOT 발생원(14)은 고정층(11)과 접촉하지 않고, 고정층(11)의 자화 방향에 영향을 미치지 않는다. SOT 발생원(14)은 자유층(13), 절연층(12) 및 고정층(11)의 적층 방향에 교차하는 방향으로 전류가 흐르도록 구성될 수 있다. 여기서, 자유층(13), 절연층(12) 및 고정층(11)의 적층 방향은 도 1의 Z-축 방향이다. Z-축 방향에 교차하는 방향으로 SOT 발생원(14)에 전류가 흐를 수 있다. SOT 발생원(14)에 흐르는 전류는 스핀 궤도 토크를 발생시킨다. 여기서, 교차는 평행이 아닌 것을 의미한다. 즉, SOT 발생원(14)에 흐르는 전류의 방향은 자유층(13), 절연층(12) 및 고정층(11)의 적층 방향에 평행하지 않을 수 있다. 즉, SOT 발생원(14)에 흐르는 전류의 방향과 자유층(13), 절연층(12) 및 고정층(11)의 적층 방향이 교차하는 각도는 0° 보다 크고 360° 미만이다. 발생한 스핀 전류를 이용하여 자유층(13)의 자화 방향을 효율적으로 변화시키기 위해서, 교차 각도는 45° 이상이 바람직하다. 더욱 바람직하게는, 교차 각도는 80° 이상이다. 더욱 바람직하게는, 교차 각도는 대략 직각일 수 있다. 직각은, 예를 들면 대략 88° 내지 92°을 의미한다.
SOT 발생원(14)은 접속 단자(14－1), SOT 배선(14－2), 및 접속 단자(14－3)를 포함한다. 그리고, 전류가 SOT 배선(14－2)을 통하여 접속 단자(14－1)로부터 접속 단자(14－3)로 흐르는 것에 의하여, SOT 발생원(14)은 스핀 궤도 토크를 발생시킬 수 있다. 접속 단자(14－1) 및 접속 단자(14－3)는 자유층(13)과 이격되는 것이 바람직하다. 즉, SOT 배선(14－2)의 Y-축 방향의 길이는 자유층(13)의 Y-축 방향의 길이와 동일하거나 자유층(13)의 Y-축 방향의 길이보다 큰 것이 바람직하다.
SOT 발생원(14)은 자유층(13), 절연층(12) 및 고정층(11)의 적층 방향에 교차하는 방향으로 전류가 흐르도록 하는 구조를 가질 수 있다. 즉, 접속 단자(14－1) 및 접속 단자(14－3)는 자유층(13), 절연층(12) 및 고정층(11)의 적층 방향에 교차하는 방향으로 서로 이격된 한 쌍의 전극들일 수 있다. 예를 들면, 도 1에 도시된 바와 같이, 접속 단자(14－1) 및 접속 단자(14－3)는 SOT 배선(14－2)의 Y-축 방향의 양단에 배치된다. 접속 단자(14－1) 및 접속 단자(14－3)는 도전성을 가지는 물질일 수 있다.
SOT 배선(14－2)은 접속 단자(14－1)와 접속 단자(14－3) 사이에 전류를 흘려, 스핀 궤도 토크를 발생시킬 수 있는 재료를 포함한다. 예를 들면, SOT 배선(14－2)은 위상 절연체(topological insulator)를 포함할 수 있다. 위상 절연체는 물질의 내부는 절연체이지만 물질의 표면에 전류가 흐르는 물질이다. 예를 들면, 위상 절연체는 반금속 비스무스 또는 비스무스 화합물일 수 있다. 특히, BiTeSb 또는 BiSb가 위상 절연체로서 매우 적합하다. 다만, 조성의 변화에 의해, 위상 절연체의 내부가 도전성을 가질 수 있다. SOT 배선(14－2)은 Pt, W 및 Ta 중의 적어도 하나의 금속을 포함할 수 있다.
도 1의 Z-축 방향으로의 SOT 배선(14－2)의 상면은 고정층(11)의 하면과이격될 수 있다. 즉, SOT 배선(14－2)의 상면은 고정층(11)의 하면보다 낮은 레벨에 위치할 수 있다. 이에 따라, SOT 배선(14－2)의 상면은 고정층(11)의 하면과 접촉하지 않을 수 있다. 예를 들면, SOT 배선(14－2)의 상면은 절연층(12)의 하면과 실질적으로 동일한 레벨에 위치할 수 있다.
이상에 의해, 본 발명의 실시예 1의 자기 터널 접합 소자가 구성된다.
다음, 비교예를 이용해 본 발명의 실시예 1에 따른 자기 터널 접합 소자의 열안정성을 설명한다. 도 2는 MTJ 소자의 구조와 열안정의 관계를 나타내는 그래프이다. 보다 구체적으로, MTJ 소자의 두께(t) 및 MTJ 소자의 직경(D)의 조합에 따라 측정된 열안정 인자(thermal stability factor, Δ)의 값을 나타내는 그래프이다. MTJ 소자의 직경(D)은, 일 예로, MTJ 소자가 원기둥 형상인 경우, MTJ 소자의 하면의 직경을 의미한다. 도 2에서 세로축은 MTJ 소자의 두께(t)를 나타내고, 하부 가로축은 MTJ 소자의 직경(D)를 나타낸다. 또한, 도 2에서 상부 가로축은 열안정 인자(Δ)를 나타낸다. 도 2에서 세로축 및 하부 가로축의 단위는 nm이고, 상부 가로축의 단위는 없다(unitless).
도 2를 참조하면, 열안정 인자(Δ)가 큰 두께와 직경의 조합을 갖는 MTJ 소자가 SOT를 이용한 기록 방법에 적절하다. 즉, 도 2를 참조하여, 열안정 인자(Δ)가 40 이상이 되도록 하는 두께와 직경의 조합이 바람직하다. 특히, 열안정 인자(Δ)가 80 이상이 되도록 하는 두께와 직경의 조합이 바람직하다. 그리고, 열안정 인자(Δ)가 120 이상이 되도록 하는 두께와 직경의 조합이 가장 바람직하다.
다시 도 1을 참조하면, 본 발명의 실시예 1에 따른 자기 터널 접합 소자(10)에서 SOT 발생원(14)이 자유층(13)의 측면에 배치되어 SOT 발생원(14)의 측면을 따라 전류가 흐른다. 이로 인해, 소자 구조가 간단하고, 기록 전력이 낮고, 기록 속도가 빠르고, 고신뢰성을 가지는 자기 터널 접합 소자(10)가 제공될 수 있다. 또한, 본 발명의 실시예 1에 따른 자기 터널 접합 소자(10)에 의하면, 자유층(13)이 Z-축 방향으로 긴 형상을 가지므로, 형상 자기 이방성을 이용해 열안정성을 확보할 수 있다. 형상 자기 이방성은 자성체의 물성이 형상이나 구조에 의존하는 자기 이방성이다. 형상 자기 이방성을 갖는 자성체는 반자계가 생기지 않는 방향(예를 들어, 박막의 면내 방향)으로 자계를 인가하면 용이하게 자화되지만, 큰 반자계가 생기는 방향(예를 들어, 박막의 막면에 수직 방향)으로 자계를 인가하면 용이하게 자화되지 않는다. 본 발명의 실시예 1에 따른 자기 터널 접합 소자(10)의 자유층(13)이 Z-축 방향으로 긴 형상을 가지므로 반자계가 생기지 않기 때문에, 수직 자화가 안정할 수 있다. 그러나, 종래의 STT 기록층 또는 SOT 기록층에서는 Z-축 방향으로 긴 형상이 적합하지 않다.
덧붙여, 자유층(13)의 Z-축 방향으로의 높이는 대략 15 nm 내지 20 nm 인 것이 바람직하다. 자유층(13)의 Z-축 방향으로의 높이가 확보되면, 자기 터널 접합 소자(10)의 X축 방향으로의 폭 및 Y축 방향으로의 폭이 각각 대략 10 nm 이하이더라도 열안정성을 확보할 수 있어 고밀도화가 가능하다. SOT 기술을 이용하는 것에 의해 전류로부터 스핀 전류로의 변환 효율을 높여, 고속 기록(10 ns 미만), 저전력화, 고신뢰성, 및 대략 -40℃ 내지 ＋150℃의 광범위의 동작 온도에서도 열안정성의 열화가 없는 자기 터널 접합 소자(10)가 제공될 수가 있다. 또한, 본 발명의 실시예 1에 따른 자기 터널 접합 소자(10)는 외부 자장이 없어도 실현될 수 있다.
(본 발명의 실시예 2)
본 발명의 실시예 2는 자유층의 양 측면에 SOT 발생원들을 배치하고 각 SOT 발생원에 서로 반대 방향의 전류가 흐르는 자기 터널 접합 소자에 대해 설명한다. 도 3은 본 발명의 실시예 2에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 사시도다. 자기 터널 접합 소자(10)는 고정층(11), 절연층(12), 자유층(13), 제1 SOT 발생원(14) 및 제2 SOT 발생원(15)을 포함한다. 도 3에서, 도 1과 동일한 구성은 동일한 번호를 부여하고 설명을 생략한다.
도 3을 참조하면, 제1 SOT 발생원(14)의 구성은 실시예 1과 유사하다.
또한, 제2 SOT 발생원(15)은 자유층(13)의 자화 방향을 변화시키기 위한 스핀 궤도 토크를 발생시킬 수 있다. 제2 SOT 발생원(15)은 접속 단자(15－1), SOT 배선(15－2), 및 접속 단자(15－3)를 포함한다. SOT 배선(15－2)은 SOT 배선(14－2)와 동일한 구성을 갖는다. 접속 단자(15－1) 및 접속 단자(15－3)는 각각 접속 단자(14－1) 및 접속 단자(14－3)과 동일한 구성을 갖는다.
그리고, SOT 배선(15－2)을 통하여 접속 단자(15－1)로부터 접속 단자(15－3)로 흐르는 전류에 의하여, 제2 SOT 발생원(15)은 스핀 궤도 토크를 발생시킬 수 있다. 구체적으로, 제2 SOT 발생원(15)은 자유층(13), 절연층(12) 및 고정층(11)의 적층 방향에 교차하는 방향으로 전류가 흐르도록 구성되는 것에 의하여, 스핀 궤도 토크를 발생시킨다. 여기서, 자유층(13), 절연층(12) 및 고정층(11)의 적층 방향은 도 3의 Z-축 방향이다. 제2 SOT 발생원(15)이 자유층(13)에 접하는 면은 절연층(12)이 자유층(13)에 접하는 면과 교차한다.
제2 SOT 발생원(15)에 흐르는 전류의 방향은 제1 SOT 발생원(14)에 흐르는 전류의 방향과 평행하고 반대 방향이다. 이와 같이 전류가 흐르도록 하기 위해서, 제1 SOT 발생원(14)과 제2 SOT 발생원(15)의 사이에 자유층(13)이 위치하고 제1 SOT 발생원(14)과 제2 SOT 발생원(15)이 평행하게 배치된다.
즉, 제1 SOT 발생원(14)에서 전류는 SOT 배선(14－2)를 통하여 접속 단자(14－1)로부터 접속 단자(14－3)로 흐르고, 제2 SOT 발생원(15)에서 전류는 SOT 배선(15－2)를 통하여 접속 단자(15－1)로부터 접속 단자(15－3)로 흐른다.
이와 같이 흐르는 전류에 의하여, 제1 SOT 발생원(14) 및 제2 SOT 발생원(15)이 스핀 궤도 토크를 발생시킬 수 있고, 자유층(13)에서의 스핀 궤도 토크가 서로 상쇄되지 않는다.
이와 같이, 본 발명의 실시예 2에 따른 자기 터널 접합 소자(10)에 의하면, 제1 SOT 발생원(14)은 자유층(13)의 일 측면에 접하고, 제2 SOT 발생원(15)은 제1 SOT 발생원(14)과 접하는 자유층(13)의 일 측면과 평행한 다른 일 측면에 접한다. 제1 SOT 발생원(14)과 제2 SOT 발생원(15)은 동일한 조성을 가질 수 있다. 자유층(13)의 양측에서 SOT를 발생시킬 수가 있으므로, 자유층(13)의 하부에 SOT 발생원이 배치되는 경우와 비교할 때, 대략 2배의 토크를 발생시킬 수 있다. 본 발명의 실시예 2에 따른 자기 터널 접합 소자(10)에 의하면, 자유층(13)의 측면에 제1 SOT 발생원(14) 및 제2 SOT 발생원(15)을 배치할 수 있다. 즉, 1개의 자유층(13)에 복수의 SOT 발생원들(14, 15)을 배치할 수 있다.
(본 발명의 실시예 3)
본 발명의 실시예 3은 자유층의 양측면에 SOT 발생원을 배치하고 각 SOT 발생원에 같은 방향으로 전류가 흐르는 자기 터널 접합 소자에 대해 설명한다. 도 4는 본 발명의 실시예 3에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 사시도다. 자기 터널 접합 소자(10)는 고정층(11), 절연층(12), 자유층(13), 제1 SOT 발생원(14), 및 제3 SOT 발생원(16)을 포함한다. 도 4에서, 도 1의 동일한 구성은 동일한 번호를 부여하고 설명을 생략한다.
도 4를 참조하면, 제3 SOT 발생원(16)은 자유층(13)의 자화 방향을 변화시키는 스핀 궤도 토크를 발생시킬 수 있다. 제3 SOT 발생원(16)은 접속 단자(16－1), SOT 배선(16－2), 및 접속 단자(16－3)를 포함한다.
SOT 배선(16－2)은 흐르는 전류에 의해 발생하는 SOT의 방향 또는 부호가 SOT 배선(14－2)에 흐르는 전류에 의해 발생하는 SOT와 반대가 되도록 하는 조성물로 구성될 수 있다. 예를 들면, SOT 배선(14－2)은 Pt를 포함하고, SOT 배선(16－2)은 Ta를 포함할 수 있다.
접속 단자(16－1) 및 접속 단자(16－3)는 각각 접속 단자(14－1) 및 접속 단자(14－3)와 동일하게 구성된다.
그리고, SOT 배선(16－2)을 통하여 접속 단자(16－1)로부터 접속 단자(16－3)로 흐르는 전류에 의하여, 제3 SOT 발생원(16)은 스핀 궤도 토크를 발생시킬 수 있다. 구체적으로, 제3 SOT 발생원(16)은 자유층(13), 절연층(12)및 고정층(11)의 적층 방향에 교차하는 방향으로 전류가 흐르는 것에 의하여, 스핀 궤도 토크를 발생시킨다. 여기서, 자유층(13), 절연층(12)및 고정층(11)의 적층 방향은 도 4에서의 Z-축 방향이다. 제3 SOT 발생원(16)이 자유층(13)에 접하는 면은 절연층(12)이 자유층(13)에 접하는 면과 교차한다.
제3 SOT 발생원(16)에 흐르는 전류의 방향은 제1 SOT 발생원(14)에 흐르는 전류의 방향과 평행하고 같은 방향이다. 이와 같이 전류가 흐르도록 하기 위하여, 제1 SOT 발생원(14)과 제3 SOT 발생원(16) 사이에 자유층(13)이 위치하고 제1 SOT 발생원(14)과 제3 SOT 발생원(16)이 평행하도록 배치된다.
즉, 제1 SOT 발생원(14)에서 전류는 SOT 배선(14－2)를 통하여 접속 단자(14－1)로부터 접속 단자(14－3)로 흐르고, 제3 SOT 발생원(16)에서 전류는 SOT 배선(16－2)을 통하여 접속 단자(16－1)로부터 접속 단자(16－3)로 흐른다.
이와 같이 전류가 흐르는 것에 의하여, 제1 SOT 발생원(14) 및 제2 SOT 발생원(16)이 스핀 궤도 토크를 발생시킬 수 있고, 자유층(13)에서의 스핀 궤도 토크가 상쇄되지 않는다.
이와 같이, 본 발명의 실시예 3에 따른 자기 터널 접합 소자(10)에 의하면, 제1 SOT 발생원(14)이 자유층(13)의 일 측면에 접하고, 제3 SOT 발생원(16)은 제1 SOT 발생원(14)과 접하는 자유층(13)의 일 측면과 평행한 다른 일 측면에 접한다. 제1 SOT 발생원(14)과 제3 SOT 발생원(16)은 다른 조성을 가질 수 있고, 이에 따라 기록 전류 방향의 자유도가 증가되어 자기저항 메모리 설계가 용이해질 수 있다.
(본 발명의 실시예 4)
본 발명의 실시예 4는 자유층의 측면에 복수의 SOT 발생원들을 배치하고 각 SOT 발생원에 흐르는 전류가 교차하는 자기 터널 접합 소자에 대해 설명한다. 도 5는 본 발명의 실시예 4에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 상면도이다. 자기 터널 접합 소자(10)는 고정층(11), 절연층(12), 자유층(13), 및 제4 SOT 발생원(17)을 포함한다. 도 5에서, 도 1과 동일한 구성은 동일한 번호를 부여하고 설명을 생략한다.
도 1 및 도 5를 참조하면, 제4 SOT 발생원(17)은 자유층(13)의 자화 방향을 변화시키는 스핀 궤도 토크를 발생시키도록 구성된다. 제4 SOT 발생원(17)은 접속 단자(17－1), SOT 배선(17－2) 및 접속 단자(17－3)을 포함한다. SOT 배선(17－2)은 실시예 1의 SOT 배선(14－2)과 동일한 구성을 갖는다.
접속 단자(17－1) 및 접속 단자(17－3)는 각각 실시예 1의 접속 단자(14－1) 및 접속 단자(14－3)와 동일하게 구성된다.
그리고, 전류가 SOT 배선(17－2)을 통하여 접속 단자(17－1)로부터 접속 단자(17－3)로 흐르는 것에 의하여, 제4 SOT 발생원(17)은 스핀 궤도 토크를 발생시킬 수 있다. 구체적으로, 제4 SOT 발생원(17)은 자유층(13), 절연층(12), 및 고정층(11)의 적층 방향에 교차하는 방향으로 전류가 흐르는 것에 의하여, 스핀 궤도 토크를 발생시킨다. 여기서, 적층 방향은 도 5에서의 Z-축 방향이다. 제4 SOT 발생원(17)이 자유층(13)에 접하는 YZ면 및 ZX면은 절연층(12)이 자유층(13)에 접하는 XY면과 교차한다.
제4 SOT 발생원(17)에 흐르는 전류의 방향은 도 5의 화살표로 도시된 바와 같이 X-축 방향 및 Y-축 방향이다.
그리고, SOT 배선(17－2)을 통하여 접속 단자(17－1)로부터 접속 단자(17－3)로 전류가 흐른다. 이와 같이 전류가 흐르는 것에 의하여, 제4 SOT 발생원(17)이 스핀 궤도 토크를 발생시킬 수 있고, 자유층(13)에서의 스핀 궤도 토크를 서로 상쇄되지 않는다.
이와 같이, 본 발명의 실시예 4에 따른 자기 터널 접합 소자(10)에 의하면, 자유층(13)의 하부에 SOT 발생원이 배치되는 경우와 비교할 때, SOT의 크기를 증대시킬 수 있다. 본 발명의 실시예 4에 따른 자기 터널 접합 소자(10)에 의하면 자유층(13)의 복수의 측면에 제4 SOT 발생원(17)을 배치할 수 있으므로 SOT의 크기를 증가시킬 수 있다.
(본 발명의 실시예 5)
본 발명의 실시예 5는 자유층의 측면에 SOT 발생원을 배치하고 SOT 발생원이 링 형상을 갖는 자기 터널 접합 소자에 대해 설명한다. 도 6은 본 발명의 실시예 5에 따른 자기 터널 접합 소자의 개략 구성을 나타내는 상면도이다. 자기 터널 접합 소자(10)는 고정층(11), 절연층(12), 자유층(13), 및 제5 SOT 발생원(18)을 포함할 수 있다. 도 6에서, 도 1의 동일한 구성은 같은 번호를 부여하고 설명을 생략한다.
도 1 및 도 6을 참조하면, 본 발명의 실시예 5에서 자유층(13)은 Z-축 방향으로 연장되는 원기둥 형상을 갖는다. 그리고, 제5 SOT 발생원(18)은 자유층(13)의 측면을 둘러싸도록 배치된다. 다만, 제5 SOT 발생원(18)은 완전하게 닫힌 링 형상은 아니고, 링 형상에서 일부분이 제거된 형상이다.
제5 SOT 발생원(18)은 자유층(13)의 자화 방향을 변화시키는 스핀 궤도 토크를 발생시키도록 구성된다. 제5 SOT 발생원(18)은 접속 단자(18－1), SOT 배선(18－2), 및 접속 단자(18－3)를 포함한다. SOT 배선(18－2)은 실시예 1의 SOT 배선(14－2)과 동일한 조성으로 구성된다.
접속 단자(18－1) 및 접속 단자(18－3)는 각각 실시예 1의 접속 단자(14－1) 및 접속 단자(14－3)와 동일한 조성으로 구성된다.
그리고, SOT 배선(18－2)을 통하여 접속 단자(18－1)로부터 접속 단자(18－3)로 전류가 흐르는 것에 의하여, 제5 SOT 발생원(18)은 스핀 궤도 토크를 발생시킬 수 있다. 구체적으로, 제5 SOT 발생원(18)은 자유층(13), 절연층(12) 및 고정층(11)의 적층 방향에 교차하고 자유층(13)의 주위를 둘러싸는 방향으로 전류가 흐르는 것에 의하여, 스핀 궤도 토크를 발생시킨다. 여기서, 자유층(13), 절연층(12) 및 고정층(11)의 적층 방향은 도 6에서의 Z-축 방향이다. 제5 SOT 발생원(18)이 자유층(13)에 접하는 면은 절연층(12)이 자유층(13)에 접하는 면과 교차한다.
덧붙여, 일부분이 제거된 링 형상의 가장자리는 원 형상에 한정되지 않고, 일 예로, 링 형상의 가장자리는 다각형 형상일 수 있다. 일부가 제거된 링 형상은 자유층(13)의 둘레를 대부분 둘러싸는 형상에 한정되지 않고, 일 예로, 자유층(13)의 둘레의 절반을 둘러싸는 형상일 수 있다.
이와 같이, 본 발명의 실시예 5에 따른 자기 터널 접합 소자(10)에 의하면, SOT의 크기가 증가되어 저전력화가 실현될 수 있다.
(본 발명의 실시예 6)
본 발명의 실시예 6은 본 발명의 실시예 1 내지 5의 자기 터널 접합 소자를 이용한 자기저항 메모리 장치에 대해 설명한다.
도 7은 실시예 6에 따른 자기저항 메모리 장치의 일 예의 주요부를 나타내는 사시도이다.
도 7을 참조하면, 자기저항 메모리 장치는 메모리 셀(30), 비트 라인(31), 컨택트 플러그들(35, 37), 및 워드 라인(38)을 포함한다.
메모리 셀(30)은 반도체 기판(32), 제1 및 제2 확산 영역들(33, 34), 소스 라인(36), 게이트 절연막(39), 및 자기 터널 접합 소자(10)를 포함한다. 도시된 자기 터널 접합 소자(10)는 본 발명의 실시예 1의 자기 터널 접합 소자(10)에 대응되지만, 본 발명의 실시예 2 내지 5의 자기 터널 접합 소자들을 이용할 수 있다.
자기저항 메모리 장치는 매트릭스 형태로 배치된 복수의 메모리 셀들(30), 복수의 비트 라인들(31), 및 복수의 워드 라인들(38)을 포함할 수 있다.
반도체 기판(32)은 표면 상에 제1 및 제2 확산 영역들(33, 34)을 가질 수 있다. 제1 확산 영역(33)은 제2 확산 영역(34)으로부터 이격되어 배치된다. 제1 확산 영역(33)은 드레인 영역으로서 기능하고, 제2 확산 영역(34)은 소스 영역으로서 기능할 수 있다. 제1 확산 영역(33)은 컨택트 플러그(37)를 통해 자기 터널 접합 소자(10)와 연결된다.
비트 라인(31)은 반도체 기판(32)의 상면의 위에 배치되고, 자기 터널 접합 소자(10)와 연결된다. 비트 라인(31)은 읽기 회로(미도시)와 연결된다.
제2 확산 영역(34)은 컨택트 플러그(35)를 통해 소스 라인(36)과 연결된다. 소스 라인(36)은 읽기 회로(미도시)와 연결된다.
워드 라인(38)은 제1 확산 영역(33)의 일부분 및 제2 확산 영역(34)의 일부분과 수직적으로 중첩되도록 반도체 기판(32) 상에 배치된다. 게이트 절연막(39)은 워드 라인(38)과 반도체 기판(32) 사이에 개재된다. 워드 라인(38)과 게이트 절연막(39)은 선택 트랜지스터로서 기능한다. 워드 라인(38)은 도시되지 않는 회로로부터 전류가 공급되면, 선택 트랜지스터를 턴온한다.
자기저항 메모리 장치의 비트 라인(31)은 자기 터널 접합 소자(10)로부터 자기저항 메모리 장치에 기록된 데이터를 읽어낸다. 자기 터널 접합 소자(10)의 접속 단자(14－1)와 접속 단자(14－3)의 사이에 전압을 인가하면, 전압 인가에 의해 일정한 방향으로 가지런하게 배열되는 전자의 스핀 토크가 강자성체의 자화 방향을 변화시킨다.
그리고, 전류 방향을 바꾸는 것에 의하여, 자기저항 메모리 장치에 기록되는 데이터의 값을 바꿀 수 있다.
이와 같이, 본 발명의 실시예 6에 따른 자기저항 메모리 장치에 의하면, SOT 발생원(14－1, 14－2, 14－3)이 자유층의 측면으로 배치되어 SOT 배선(14－2)의 측면을 따라 전류가 흐르는 것에 의하여, 소자 구조가 간단하고 기록 전력이 낮고, 기록 속도가 빠르고, 고신뢰성을 가지는 자기저항 메모리 장치를 제공할 수 있다.
덧붙여, 본 발명은 상기 본 발명의 실시예에 한정된 것은 아니고, 취지를 일탈하지 않는 범위에서 적당히 변경될 수 있다. 예를 들면, 본 발명의 자기저항 소자는 기판, 고정층, 절연층 및 자유층의 각각의 사이에 개재되며 각층의 기능을 해치지 않는 다른 층들을 더 포함할 수 있다. 예를 들면, 본 발명의 자기저항 소자는 층간 격자 부정합(lattice mismatching)을 해결하기 위한 층이나 격자 결함(lattice defect)을 해결하기 위한 층을 더 포함할 수 있다. 또한, SOT 발생원(SOT 배선)의 형상은 평판 형상, 박막 형상, 및 선 형상 중 어느 하나일 수 있다. 또한, 본 발명의 자기저항 소자는 선택 트랜지스터를 더 포함하여, 기록하고자 하는 데이터에 따라 선택된 전류를 복수의 SOT 발생원에 흘릴 수 있다.
11: 고정층
12: 절연층
13: 자유층
14, 15, 16, 17, 18: SOT 발생원
14－1, 14－3, 15－1, 15－3, 16－1, 16－3, 17－1, 17－3, 18－1, 18－3: 접속 단자
14－2, 15－2, 16－2, 17－2, 18－2: SOT 배선
30: 메모리 셀
31: 비트선
32: 반도체 기판
33, 34: 확산 영역
35, 37: 컨택트 플러그
36: 소스 라인
38: 워드 라인
39: 게이트 절연막
12: 절연층
13: 자유층
14, 15, 16, 17, 18: SOT 발생원
14－1, 14－3, 15－1, 15－3, 16－1, 16－3, 17－1, 17－3, 18－1, 18－3: 접속 단자
14－2, 15－2, 16－2, 17－2, 18－2: SOT 배선
30: 메모리 셀
31: 비트선
32: 반도체 기판
33, 34: 확산 영역
35, 37: 컨택트 플러그
36: 소스 라인
38: 워드 라인
39: 게이트 절연막
Claims (15)
- 자유층;
상기 자유층 상의 고정층;
상기 자유층과 상기 고정층의 사이의 절연층; 및
상기 자유층의 측면에 접하는 SOT(Spin orbit torque) 발생원을 포함하되,
상기 SOT 발생원과 상기 자유층이 접하는 면은 상기 자유층과 상기 절연층이 접하는 면과 교차하고,
상기 SOT 발생원은 상기 자유층, 상기 절연층, 및 상기 고정층의 적층 방향에 교차하는 방향으로 전류가 흐르도록 구성되는 자기 터널 접합 소자. - 제 1 항에 있어서,
상기 SOT 발생원은 상기 적층 방향에 교차하는 방향으로 이격된 한 쌍의 전극들을 포함하는 자기 터널 접합 소자. - 제 1 항에 있어서,
상기 SOT 발생원은 Pt, W 및 Ta 중의 적어도 어느 하나의 금속을 포함하는 자기 터널 접합 소자. - 제 1 항에 있어서,
상기 SOT 발생원은 위상 절연체를 포함하는 자기 터널 접합 소자. - 제 4 항에 있어서,
상기 위상 절연체는 BiTeSb 또는 BiSb인 자기 터널 접합 소자. - 제 1 항에 있어서,
상기 자유층은 복수의 측면들을 갖는 다각기둥 형상으로 제공되고,
상기 SOT 발생원은 상기 자유층의 일 측면에 접하는 자기 터널 접합 소자. - 제 1 항에 있어서,
상기 자유층은 복수의 측면들을 갖는 다각기둥 형상으로 제공되고,
상기 SOT 발생원은 상기 자유층의 복수의 측면들 중 적어도 두 개 이상의측면들에 접하는 자기 터널 접합 소자. - 제 1 항에 있어서,
상기 SOT 발생원은 상기 자유층의 제1 측면에 접하는 제1 SOT 발생원, 및 상기 제1 측면과 평행한 상기 자유층의 제2 측면에 접하는 제2 SOT 발생원을 포함하되,
상기 제1 SOT 발생원 및 상기 제2 SOT 발생원은 동일한 조성을 갖는 자기 터널 접합 소자. - 제 1 항에 있어서,
상기 SOT 발생원은 상기 자유층의 제1 측면에 접하는 제1 SOT 발생원, 및 상기 제1 측면과 평행한 상기 자유층의 제2 측면에 접하는 제2 SOT 발생원을 포함하고,
상기 제1 SOT 발생원 및 상기 제2 SOT 발생원은 서로 다른 조성을 갖는 자기 터널 접합 소자. - 제 1 항에 있어서,
상기 SOT 발생원은 상기 자유층의 제1 측면 및 상기 제1 측면과 교차하는 상기 자유층의 제2 측면에 동시에 접하는 자기 터널 접합 소자. - 제 1 항에 있어서,
상기 자유층의 두께는 15 nm 이상인 자기 터널 접합 소자. - 제 1 항에 있어서,
상기 자유층은 원기둥 형상이고,
상기 자유층의 하면의 직경은 10 nm 이하인 자기 터널 접합 소자. - 제 1 항에 있어서,
상기 자유층은 원기둥 형상이고,
상기 자유층의 두께는 상기 자유층의 하면의 직경보다 큰 자기 터널 접합 소자. - 제 1 항에 있어서,
상기 자유층과 상기 SOT 발생원이 접하는 면의 면적은 상기 자유층과 상기 절연층이 접하는 면의 면적보다 큰 자기 터널 접합 소자. - 자기 터널 접합 소자 및 상기 자기 터널 접합 소자에 전압을 인가하는 전극들을 포함하되,
상기 자기 터널 접합 소자는:
자유층;
상기 자유층 상의 고정층;
상기 자유층과 상기 고정층의 사이의 절연층; 및
상기 자유층의 측면에 접하는 SOT(Spin orbit torque) 발생원을 포함하고,
상기 SOT 발생원과 상기 자유층이 접하는 면은 상기 자유층과 상기 절연층이 접하는 면과 교차하고,
상기 SOT 발생원은 상기 자유층, 상기 절연층, 및 상기 고정층의 적층 방향에 교차하는 방향으로 전류가 흐르도록 구성되는 자기저항 메모리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/727,995 US11158672B2 (en) | 2018-12-28 | 2019-12-27 | Magnetic tunnel junction elements and magnetic resistance memory devices including the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2018-247076 | 2018-12-28 | ||
| JP2018247076A JP2020107790A (ja) | 2018-12-28 | 2018-12-28 | 磁気トンネル接合素子及び磁気抵抗メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200083204A true KR20200083204A (ko) | 2020-07-08 |
| KR102633125B1 KR102633125B1 (ko) | 2024-02-05 |
Family
ID=71449475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190139356A KR102633125B1 (ko) | 2018-12-28 | 2019-11-04 | 자기 터널 접합 소자 및 자기저항 메모리 장치 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2020107790A (ko) |
| KR (1) | KR102633125B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11532323B1 (en) | 2021-08-18 | 2022-12-20 | Western Digital Technologies, Inc. | BiSbX (012) layers having increased operating temperatures for SOT and MRAM devices |
| WO2023018455A1 (en) * | 2021-08-13 | 2023-02-16 | Western Digital Technologies, Inc. | Buffer layers and interlayers that promote bisbx (012) alloy orientation for sot and mram devices |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7520651B2 (ja) | 2020-09-04 | 2024-07-23 | Tdk株式会社 | 磁気抵抗効果素子および磁気メモリ |
| JP2022059442A (ja) | 2020-10-01 | 2022-04-13 | 三星電子株式会社 | 磁気メモリ素子及び磁気メモリ装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016021468A1 (ja) | 2014-08-08 | 2016-02-11 | 国立大学法人東北大学 | 磁気抵抗効果素子、及び磁気メモリ装置 |
| US9824735B1 (en) * | 2016-08-15 | 2017-11-21 | Qualcomm Incorporated | System and method to generate a random number |
| JP2018046080A (ja) * | 2016-09-13 | 2018-03-22 | Tdk株式会社 | 共振素子、共振器および磁気抵抗効果デバイス |
-
2018
- 2018-12-28 JP JP2018247076A patent/JP2020107790A/ja active Pending
-
2019
- 2019-11-04 KR KR1020190139356A patent/KR102633125B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016021468A1 (ja) | 2014-08-08 | 2016-02-11 | 国立大学法人東北大学 | 磁気抵抗効果素子、及び磁気メモリ装置 |
| US9824735B1 (en) * | 2016-08-15 | 2017-11-21 | Qualcomm Incorporated | System and method to generate a random number |
| JP2018046080A (ja) * | 2016-09-13 | 2018-03-22 | Tdk株式会社 | 共振素子、共振器および磁気抵抗効果デバイス |
Non-Patent Citations (2)
| Title |
|---|
| 그러나, SOT를 이용하기 위해서는 소자 구조를 3 단자로 하고, 수직 자화막 대신에 수평(longitudinal) 자화막을 이용해야 한다. 또한, 자계 발생원을 새롭게 추가할 필요가 있으므로, 소자 구조가 복잡한 문제가 있었다. |
| 상술한 문제를 해결하기 위해서, 스핀 궤도 토크(Spin orbit torque：SOT) 기록 방법이 제안되고 있다. SOT 기록 방법을 이용하는 경우, 기록 전류로부터 스핀 전류로의 변환 효율이 원리적으로 1 이상일 가능성이 있기 때문에, 저전류 기록이 가능하고 및 고속화가 가능하다. |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023018455A1 (en) * | 2021-08-13 | 2023-02-16 | Western Digital Technologies, Inc. | Buffer layers and interlayers that promote bisbx (012) alloy orientation for sot and mram devices |
| US11763973B2 (en) | 2021-08-13 | 2023-09-19 | Western Digital Technologies, Inc. | Buffer layers and interlayers that promote BiSbx (012) alloy orientation for SOT and MRAM devices |
| US11532323B1 (en) | 2021-08-18 | 2022-12-20 | Western Digital Technologies, Inc. | BiSbX (012) layers having increased operating temperatures for SOT and MRAM devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102633125B1 (ko) | 2024-02-05 |
| JP2020107790A (ja) | 2020-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102633125B1 (ko) | 자기 터널 접합 소자 및 자기저항 메모리 장치 | |
| US10020039B2 (en) | Three terminal magnetoresistive devices, magnetoresistive random access memory and magnetic recording method | |
| CN107658382B (zh) | 一种基于自旋霍尔效应的磁随机存储器 | |
| KR102543879B1 (ko) | 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부 | |
| JP5598697B2 (ja) | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ | |
| US11158672B2 (en) | Magnetic tunnel junction elements and magnetic resistance memory devices including the same | |
| JP5234106B2 (ja) | 磁気メモリ素子の記録方法 | |
| US20220149269A1 (en) | Spintronics element and magnetic memory device | |
| US7602637B2 (en) | Integrated circuits; methods for operating an integrating circuit; memory modules | |
| US20150243334A1 (en) | High Density Magnetic Random Access Memory | |
| JP2014501040A (ja) | 磁気トンネル接合において磁界を制御するための装置、方法、メモリ・セル | |
| KR20060051019A (ko) | 메모리 | |
| JP2008171882A (ja) | 記憶素子及びメモリ | |
| JP2019165099A (ja) | 磁気記憶装置 | |
| JP2020035976A (ja) | 磁気記憶装置 | |
| JP5370773B2 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 | |
| JP2005526351A (ja) | 読み出し信号が最大で且つ電磁妨害を低減するｍｒａｍセルおよびアレイ構造 | |
| KR20130143428A (ko) | 자기 메모리소자 및 그 동작방법 | |
| CN112563411A (zh) | 一种磁性隧道结及其制造方法、存储单元 | |
| JP2006155719A (ja) | メモリ | |
| US20220130901A1 (en) | Magnetic tunnel junction element and magnetoresistive memory device | |
| JP6203312B2 (ja) | 磁気メモリ | |
| JP5723311B2 (ja) | 磁気トンネル接合素子および磁気メモリ | |
| JP4477829B2 (ja) | 磁気記憶デバイスを動作させる方法 | |
| JP2022059442A (ja) | 磁気メモリ素子及び磁気メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |