JPS59110224A - 電流注入形ジヨセフソンスイツチ回路 - Google Patents
電流注入形ジヨセフソンスイツチ回路Info
- Publication number
- JPS59110224A JPS59110224A JP57219196A JP21919682A JPS59110224A JP S59110224 A JPS59110224 A JP S59110224A JP 57219196 A JP57219196 A JP 57219196A JP 21919682 A JP21919682 A JP 21919682A JP S59110224 A JPS59110224 A JP S59110224A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- resistance
- josephson
- josephson element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
- H03K19/1956—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current using an inductorless circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は超電導素子、特にジョセフソン素子を使ったス
イッチ回路に関する。
イッチ回路に関する。
ジョセフソン素子を使った回路に直接電流を注入してス
イッチさせる、いわゆる電流注入形の回路は、磁束を回
路に鎖交させないため、回路面積が小さく、磁束を発生
するコントロール配線も不要なため、高集積化を向いて
いる。第１図は従来技術による電流注入形回路の例であ
る。以下に第１図を使って従来技術による電流注入形回
路の動作原理とその欠点について説明する。第１図に示
す回路は第１のジョセフソン素子１０１と第１の抵抗１
０３ｔ−直列接続し、その中点を入力端子１０８に接続
し第１の抵抗１０３の１端子を接地した回路と、第２の
ジョセフソン素子１０２と第２の抵抗１０４を直列接続
し、その中点を負荷抵抗１０６を介して接地し、第２の
ジョセフソン素子１０２の１端を接地した回路を並列に
接続し、その接続点に抵抗１０５、電源線１０７を介し
て電流を供給する構造をしている。第１のジョセフソン
ｉ子１０１と第２のジョセフソン素子１０２の最大超電
導トンネル電流を各々Ｉ”ｔ Ｓ Ｉｎ２とし、第１の
抵抗１０３と第２の抵抗１０°４の抵抗値を、各々Ｒｔ
Ｉ几２とすれば、第１図に示す回路の設計条件は である。第１．第２のジョセフソン素子１０１゜１０２
とも超電導状態にある時に端子１０８を介して流れ込む
入力信号電流工。と、抵抗１０５を介して流れ込むゲー
ト電流Ｉｇと、第１．第２ジョセフソン素子１０１，１
０２に流れる電流１１゜■２の関係は、 １ Ｋ ” Ｉ ｇ Ｉ ｃ ・・・・
・・・・・（２）Ｋ＋Ｉ Ｋ＋１ Ｉ Ｉｓ ＝ （Ｉｇ＋Ｉｃ） Ｒ１十Ｒ２ に ＝ −（Ｉ ｇ ＋ Ｉ ｅ ） ・・・
・・・・・・（３）Ｋ＋１ となる。第１図の回路では入力信号電流ＩＣを増加する
と、１ず第２のジョセフソンｉ子１０２が電圧状態に遷
移し、そのため第２のジョセフソン素子１０２に流れて
いた電流が第１のジョセフソン素子１０１に流れこみ第
１のジョセフソン素子、１０１を電圧状態に遷移させて
、ゲート電流■。
イッチさせる、いわゆる電流注入形の回路は、磁束を回
路に鎖交させないため、回路面積が小さく、磁束を発生
するコントロール配線も不要なため、高集積化を向いて
いる。第１図は従来技術による電流注入形回路の例であ
る。以下に第１図を使って従来技術による電流注入形回
路の動作原理とその欠点について説明する。第１図に示
す回路は第１のジョセフソン素子１０１と第１の抵抗１
０３ｔ−直列接続し、その中点を入力端子１０８に接続
し第１の抵抗１０３の１端子を接地した回路と、第２の
ジョセフソン素子１０２と第２の抵抗１０４を直列接続
し、その中点を負荷抵抗１０６を介して接地し、第２の
ジョセフソン素子１０２の１端を接地した回路を並列に
接続し、その接続点に抵抗１０５、電源線１０７を介し
て電流を供給する構造をしている。第１のジョセフソン
ｉ子１０１と第２のジョセフソン素子１０２の最大超電
導トンネル電流を各々Ｉ”ｔ Ｓ Ｉｎ２とし、第１の
抵抗１０３と第２の抵抗１０°４の抵抗値を、各々Ｒｔ
Ｉ几２とすれば、第１図に示す回路の設計条件は である。第１．第２のジョセフソン素子１０１゜１０２
とも超電導状態にある時に端子１０８を介して流れ込む
入力信号電流工。と、抵抗１０５を介して流れ込むゲー
ト電流Ｉｇと、第１．第２ジョセフソン素子１０１，１
０２に流れる電流１１゜■２の関係は、 １ Ｋ ” Ｉ ｇ Ｉ ｃ ・・・・
・・・・・（２）Ｋ＋Ｉ Ｋ＋１ Ｉ Ｉｓ ＝ （Ｉｇ＋Ｉｃ） Ｒ１十Ｒ２ に ＝ −（Ｉ ｇ ＋ Ｉ ｅ ） ・・・
・・・・・・（３）Ｋ＋１ となる。第１図の回路では入力信号電流ＩＣを増加する
と、１ず第２のジョセフソンｉ子１０２が電圧状態に遷
移し、そのため第２のジョセフソン素子１０２に流れて
いた電流が第１のジョセフソン素子１０１に流れこみ第
１のジョセフソン素子、１０１を電圧状態に遷移させて
、ゲート電流■。
を負荷抵抗１０６に流すのがスイッチ動作の原理智ある
。そのため第１．第２のジョセフソン素子１０１．１０
２が超電導状態にあるためにはに １２ ＝ （Ｉｇ＋Ｉｃ）≦Ｋ Ｉ 、１ 曲
−−−−−（４）Ｋ＋１ でなければならない。第２図は（４）式の関係をグラフ
に示した図でいわゆるしきい値直線を示している。（４
）式で現わされる領域は第２図でＩｃ＝ｏの時Ｉ ｇ
” Ｉ 、ｎｌ＋ Ｉ、ｌ、２となシ、勾配が−１で表
わされる直線よシ小さい部分である。回路は入力信号電
流工。＝０の場合の動作点はＡ点にあって第１゜第２の
ジョセフソン素子は超電導状態にあるが、入力信号電流
が印加されると動作点はＢ点に移り、第１．第２のジョ
セフソン素子は電圧状態に移るように入力信号電流■。
。そのため第１．第２のジョセフソン素子１０１．１０
２が超電導状態にあるためにはに １２ ＝ （Ｉｇ＋Ｉｃ）≦Ｋ Ｉ 、１ 曲
−−−−−（４）Ｋ＋１ でなければならない。第２図は（４）式の関係をグラフ
に示した図でいわゆるしきい値直線を示している。（４
）式で現わされる領域は第２図でＩｃ＝ｏの時Ｉ ｇ
” Ｉ 、ｎｌ＋ Ｉ、ｌ、２となシ、勾配が−１で表
わされる直線よシ小さい部分である。回路は入力信号電
流工。＝０の場合の動作点はＡ点にあって第１゜第２の
ジョセフソン素子は超電導状態にあるが、入力信号電流
が印加されると動作点はＢ点に移り、第１．第２のジョ
セフソン素子は電圧状態に移るように入力信号電流■。
とゲート電流工、を決める。一般にスイッチ回路ではゲ
ート電流■１が負荷を流れ、それが次段の回路を駆動す
る入力信号電流となるため、ゲート電流工、が大きく、
入力信号電流工。が小さくても動作する回路が動作余裕
を広く取れる。第１図に示す回路ではゲート電流■、を
増加するためには第１．第２のジョセフソン素子１０１
，１０２の最大超電導トンネル電流１ｍｌ ｌ Ｉ ｍ
２を増加させる必要がある。しかし第１図に示す回路の
いき値直線の勾配は、第２図に示すようにＫの値にかか
わらず−１である。そのため第１．第２のジョセフソン
素子１０１．１０２の最大超電導トンネル電流Ｉ ｍｌ
＋ Ｉ ｍ２を増加しても、スイッチさせるために必
要な入力信号電流は１ｍｌ＊Ｉｍ２に比例して増加する
ので、第１図に示す回路の動作余裕を広くすることはで
きない欠点がある。
ート電流■１が負荷を流れ、それが次段の回路を駆動す
る入力信号電流となるため、ゲート電流工、が大きく、
入力信号電流工。が小さくても動作する回路が動作余裕
を広く取れる。第１図に示す回路ではゲート電流■、を
増加するためには第１．第２のジョセフソン素子１０１
，１０２の最大超電導トンネル電流１ｍｌ ｌ Ｉ ｍ
２を増加させる必要がある。しかし第１図に示す回路の
いき値直線の勾配は、第２図に示すようにＫの値にかか
わらず−１である。そのため第１．第２のジョセフソン
素子１０１．１０２の最大超電導トンネル電流Ｉ ｍｌ
＋ Ｉ ｍ２を増加しても、スイッチさせるために必
要な入力信号電流は１ｍｌ＊Ｉｍ２に比例して増加する
ので、第１図に示す回路の動作余裕を広くすることはで
きない欠点がある。
本発明の目的は動作余裕の広い電流注入形スイッチ回路
を提供することにある。
を提供することにある。
本発明の特徴はゲート電流を供給する個所を２つに分け
、回路の動作余裕を広くしたことにある。
、回路の動作余裕を広くしたことにある。
以下に本発明を実施例を使って説明する。第３図は本発
明の実施例である。第３図に示す回路は第１図に示す第
１のゲート電流工、に加えて回路の第２のジョセフソン
素子１０２に抵抗２０１、電源線２０２を介して第２の
ゲート電流Ｉ−を流す構造をしている。この構造では第
１．第２のジョセフソン素子１０１，１０２が電圧状態
になった場合筒１．第２のゲート電流Ｉ、、ＩＱの和が
負荷抵抗に流れ込む。回路定数は以下に示す通シに決め
る。
明の実施例である。第３図に示す回路は第１図に示す第
１のゲート電流工、に加えて回路の第２のジョセフソン
素子１０２に抵抗２０１、電源線２０２を介して第２の
ゲート電流Ｉ−を流す構造をしている。この構造では第
１．第２のジョセフソン素子１０１，１０２が電圧状態
になった場合筒１．第２のゲート電流Ｉ、、ＩＱの和が
負荷抵抗に流れ込む。回路定数は以下に示す通シに決め
る。
第１図に示した回路と同様に、入力信号電流■。と２つ
のゲート電流Ｉ’ｆ＋ Ｈの和に関するしきい値直線は ｌ２＝−ドニ（Ｉ ｃ ＋Ｉ ｒ） ＋ Ｉ’ｓ ＜Ｋ
・Ｉ −＋ 十Ｉ Ｑ ・・・（６）Ｋ＋１ となシ、変形すると Ｉ、＋ＩＱ＜（Ｋ＋１）Ｉ岨十工６ ・・・・
・・・・・（力となる。第４図は（７）式のしきい値直
線を示した図である。第４図は第２図のしきい値直線を
第２のゲート電流■ｌ、分だけ上方にずらした形になっ
ている。そのため第１図に示す回路よシも等価的に多く
のゲート電流（工ｇ十Ｂ）を流すことができ、多くの出
力電流を負荷抵抗１０６に流すことができる。そのため
第３図に示す回路は第１図に示す回路に比べ、小さな入
力信号でより多くの出力信号電流を制御できる。そのた
め回路の動作余裕は大きくなり、安定して動作させるこ
とが可能となる。
のゲート電流Ｉ’ｆ＋ Ｈの和に関するしきい値直線は ｌ２＝−ドニ（Ｉ ｃ ＋Ｉ ｒ） ＋ Ｉ’ｓ ＜Ｋ
・Ｉ −＋ 十Ｉ Ｑ ・・・（６）Ｋ＋１ となシ、変形すると Ｉ、＋ＩＱ＜（Ｋ＋１）Ｉ岨十工６ ・・・・
・・・・・（力となる。第４図は（７）式のしきい値直
線を示した図である。第４図は第２図のしきい値直線を
第２のゲート電流■ｌ、分だけ上方にずらした形になっ
ている。そのため第１図に示す回路よシも等価的に多く
のゲート電流（工ｇ十Ｂ）を流すことができ、多くの出
力電流を負荷抵抗１０６に流すことができる。そのため
第３図に示す回路は第１図に示す回路に比べ、小さな入
力信号でより多くの出力信号電流を制御できる。そのた
め回路の動作余裕は大きくなり、安定して動作させるこ
とが可能となる。
本発明の実施例ではジョセフソン素子として何ら規定し
なかったが、ジョセフソン素子はジョセフソン接合でも
ジョセフソン干渉計でも白いことは明らかである。また
第１．第２のゲート電流Ｉｇ＋ ＩＱを供給する電源線
１０７．２０２を別別にもうけたが、電源線を共通にで
きることは明らかである。
なかったが、ジョセフソン素子はジョセフソン接合でも
ジョセフソン干渉計でも白いことは明らかである。また
第１．第２のゲート電流Ｉｇ＋ ＩＱを供給する電源線
１０７．２０２を別別にもうけたが、電源線を共通にで
きることは明らかである。
以上説明したように、本発明によれば従来回路に比べ小
さい入力信号゛電流でよシ大きな出力電流を制御できる
電流注入形のスイッチ回路を提供することができる。そ
のため回路の動作余裕は飛躍的に大きくなシ、この回路
を採用した集積回路を含む論理システムは安定して動作
することになり本発明の効果は非常に大きい。
さい入力信号゛電流でよシ大きな出力電流を制御できる
電流注入形のスイッチ回路を提供することができる。そ
のため回路の動作余裕は飛躍的に大きくなシ、この回路
を採用した集積回路を含む論理システムは安定して動作
することになり本発明の効果は非常に大きい。
第１図は従来の電流注入形スイッチ回路の一例を示す回
路図、第２図は従来の回路例のしきい値特性図、第３図
は本発明の注入形スイッチ回路の一実施例を示す回路図
、第４図は本発明の回路のしきい値特性図である。 １０ｉ：、１０２・・・ジョセフソン素子、１０３゜１
０４・・・抵抗、１０５・・−抵抗、１０６・・・負荷
抵抗、１０７・・・電源線、２０１・・・抵抗、２０２
・・・電源線。 特許出願人 工業技術院長 石 坂 誠 − 葛１図 １ρ７ 第２図 １ハ ％ ３ 図 １θ７ Ｑ＋Ｉｇ’ ＋ＩＣ
路図、第２図は従来の回路例のしきい値特性図、第３図
は本発明の注入形スイッチ回路の一実施例を示す回路図
、第４図は本発明の回路のしきい値特性図である。 １０ｉ：、１０２・・・ジョセフソン素子、１０３゜１
０４・・・抵抗、１０５・・−抵抗、１０６・・・負荷
抵抗、１０７・・・電源線、２０１・・・抵抗、２０２
・・・電源線。 特許出願人 工業技術院長 石 坂 誠 − 葛１図 １ρ７ 第２図 １ハ ％ ３ 図 １θ７ Ｑ＋Ｉｇ’ ＋ＩＣ
Claims (1)
- 第１のジョセフソン素子と第１の抵抗を直列接続しその
接続点を入力端子として入力信号電流を流す構造を持つ
第１の回路と、第２のジョセフソン素子と第？の抵抗を
直列接続しその接続点を負荷に接続した第２の回路を並
列接続して構成した回路であって、該並列接続した回路
に電流を流す手段と、上記第２のジョセフソン素子に電
流を流す手段を別に設け、上記入力端子に入力信号電流
を流したとき、上記負荷に上記電流を流す手段からの電
流を流すように構成したことを特徴とする電流注入形ジ
ョセフソンスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57219196A JPS59110224A (ja) | 1982-12-16 | 1982-12-16 | 電流注入形ジヨセフソンスイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57219196A JPS59110224A (ja) | 1982-12-16 | 1982-12-16 | 電流注入形ジヨセフソンスイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59110224A true JPS59110224A (ja) | 1984-06-26 |
| JPH0218619B2 JPH0218619B2 (ja) | 1990-04-26 |
Family
ID=16731711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57219196A Granted JPS59110224A (ja) | 1982-12-16 | 1982-12-16 | 電流注入形ジヨセフソンスイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59110224A (ja) |
-
1982
- 1982-12-16 JP JP57219196A patent/JPS59110224A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0218619B2 (ja) | 1990-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59110224A (ja) | 電流注入形ジヨセフソンスイツチ回路 | |
| JPH026456B2 (ja) | ||
| JPH0213864B2 (ja) | ||
| EP0425838A1 (en) | Source-coupled FET logic type output circuit | |
| US6703857B2 (en) | Integrated circuit of superconducting circuit blocks and method of designing the same | |
| JPH023326B2 (ja) | ||
| JPH0215898B2 (ja) | ||
| JPS6157738B2 (ja) | ||
| JP2924398B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPS6053091A (ja) | 電流注入形ジヨセフソンスイツチ回路 | |
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JPS5995722A (ja) | 超伝導素子を用いた双安定回路 | |
| JPH0417566B2 (ja) | ||
| JPS59167124A (ja) | 超電導排他論理和回路 | |
| JPS622731B2 (ja) | ||
| JPS6157739B2 (ja) | ||
| JPH043131B2 (ja) | ||
| JPH0257378B2 (ja) | ||
| JPH0445008B2 (ja) | ||
| JPH0211928B2 (ja) | ||
| JPH0460373B2 (ja) | ||
| JPS603795B2 (ja) | ジヨゼフソン接合への磁界バイアス方式 | |
| JPH047131B2 (ja) | ||
| JPH0234493B2 (ja) |