CN105206742B - 一种室温可编程磁逻辑器件 - Google Patents
一种室温可编程磁逻辑器件 Download PDFInfo
- Publication number
- CN105206742B CN105206742B CN201510507332.3A CN201510507332A CN105206742B CN 105206742 B CN105206742 B CN 105206742B CN 201510507332 A CN201510507332 A CN 201510507332A CN 105206742 B CN105206742 B CN 105206742B
- Authority
- CN
- China
- Prior art keywords
- semiconductor unit
- semi
- conducting material
- configuration
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Hall/Mr Elements (AREA)
Abstract
本发明属于磁电子器件技术领域，尤其涉及一种室温可编程磁逻辑器件，由上下表面粗糙度不同的半导体材料和两个金属电级组成，将两个金属电级压制在半导体材料的上表面或下表面,得到两种半导体单元；两个或多个半导体单元通过并联或串并联组合的方式连接；所述半导体单元在正负磁场下得到的伏安特性曲线是非对称的，其半导体材料为产生可逆的电学击穿行为的半导体材料，包括硅、锗、砷化镓，其结构是多层薄膜结构或是块体结构；该逻辑器件价格低廉、制备工艺简单，具有电压控制的可重构性质、瞬时启动、低成本、低能耗等优点。
Description
技术领域
本发明属于磁电子器件技术领域，尤其涉及一种室温可编程磁逻辑器件。
背景技术
为了适应微电子技术高速发展的需求，可编程逻辑器件应运而生，它具有集成度高、灵活性强、适用范围宽等优点。对于传统的互补金属氧化物半导体(CMOS)逻辑电路和磁逻辑电路，若要实现同样的逻辑功能，前者的能量的消耗比后者要高好几个量级。目前基于磁学特性的逻辑器件有望在降低功率消耗的同时提高计算效率，并结合了许多新的功能，例如可编程逻辑运算及内置非挥发存储性能。目前关于磁逻辑器件的研究主要基于磁性材料内电子自旋相关输运引起的磁阻效应，例如基于巨磁阻(GMR)和隧道磁阻(TMR)效应的磁性金属多层膜材料。但是由于GMR和TMR的磁阻值相对较小，不利于实际应用。另一方面，GMR和TMR器件的制备工艺复杂，和目前的半导体工艺不兼容，很难将这些磁逻辑器件大规模地集成到现有的半导体工艺中。
在半导体/磁性材料复合的逻辑器件方面，电子型(n型)半导体表面制备了一系列铁磁电级，并通过理论模拟验证了这种结构可实现逻辑运算模式。但是这仅是一种设想，要实现器件的实用化还需要克服很多科技难题。在半导体逻辑器件方面，一种由高迁移率半导体锑化铟(InSb)制备的p-n结器件，在室温和±0.1T磁场下实现了基本的布尔逻辑运算，但是由于InSb单晶对位错缺陷要求很高,使得其制备工艺复杂，价格昂贵，严重限制了其实际应用。基于二极管增强的硅基磁逻辑器件需要外接多个二极管，给未来的集成工艺带来了一定的困难，并且该器件的逻辑输出由电流而不是电压控制，因而需要较大的驱动功率，增加了能耗，不利于实际应用。
发明内容
为了解决上述问题，本发明提出了一种室温可编程磁逻辑器件，其特征在于，由上下表面粗糙度不同的半导体材料和两个金属电级组成，将两个金属电级压制在半导体材料的上表面或下表面,得到两种半导体单元；两个或多个半导体单元通过并联或串并联组合的方式连接。
所述的半导体单元在正负磁场下得到的伏安特性曲线是非对称的。
所述的半导体材料为产生可逆的电学击穿行为的半导体材料，包括硅、锗、砷化镓，其结构是多层薄膜结构或是块体结构。
所述的半导体单元，其中一个表面的粗糙度为纳米级，另一个表面的粗糙度为微米级。
所述的半导体材料，其上表面或下表面由化学腐蚀或机械抛光方法获得。
一种室温可编程磁逻辑器件，其特征在于，由上下表面粗糙度不同的半导体材料和两个金属电级组成，将两个金属电级压制在半导体材料的上表面或下表面,得到两种半导体单元——半导体单元甲和半导体单元乙；半导体单元甲和开关甲串联组成电路第一分支，半导体单元乙和开关乙串联组成电路第二分支，电路第一分支和第二分支并联后再与一个电压源并联；半导体单元甲和半导体单元乙组成器件单元甲；当开关甲导通且开关乙断开时定义此时的可编程磁电逻辑器件的器件结构为配置A，当开关甲断开且开关乙导通时定义此时的可编程磁电逻辑器件的器件结构为配置B；对配置A或配置B分别通过外加不同电压和改变加在器件单元甲上的磁场的方向来分别实现不同的逻辑运算。
所述的配置A和配置B都以与锗片横截面垂直向外的磁场方向作为逻辑输入的‘0’，以与锗片横截面垂直向内的磁场方向作为逻辑输入的‘1’，以测量得到的电流值小于预设值定义为逻辑输出的‘0’、电流值大于预设值定义为逻辑输出的‘1’，配置A实现复制运算，配置B实现非运算。
一种室温可编程磁逻辑器件，其特征在于，由上下表面粗糙度不同的半导体材料和两个金属电级组成，将两个金属电级压制在半导体材料的上表面或下表面,得到两种半导体单元，其中，半导体单元甲和半导体单元丙是相同的一种，半导体单元乙和半导体单元丁是相同的另一种；半导体单元甲、半导体单元丙和开关甲串联组成电路第一分支，半导体单元乙、半导体单元丁和开关乙串联组成电路第二分支，电路第一分支和第二分支并联后再与一个电压源并联；半导体单元甲和半导体单元乙组成器件单元甲，半导体单元丙和半导体单元丁组成器件单元乙；当开关甲导通且开关乙断开时，定义此时器件结构为配置C，当开关甲断开且开关乙导通时，定义此时结构为配置D；对配置C或配置D分别通过外加不同的电压和改变加在器件单元甲和器件单元乙上的磁场的方向来分别实现不同的逻辑运算。
所述的配置C和配置D都以与锗片横截面垂直向外的磁场方向作为逻辑输入的‘0’，以与锗片横截面垂直向内的磁场方向作为逻辑输入的‘1’，以测量得到的电流值小于预设值定义为逻辑输出的‘0’、电流值大于预设值定义为逻辑输出的‘1’，配置C实现与运算、或运算，配置D实现与非运算、或非运算。
本发明的有益效果为：
1、所得到的器件在室温和0.2T磁场下，磁阻值可达到450％。
2、在室温下，所得到的器件的伏安特性在正负磁场下是非对称的，利用这种特殊的磁电性能可以实现可编程的磁电逻辑运算。
3、该器件的原材料价格适中，器件结构和制备工艺简单。
附图说明
图1为实施例1半导体材料单元的结构示意图；
图2为实施例1半导体材料单元的在磁场下电学性能测量示意图；
图3为实施例1半导体材料单元的在磁场下的伏安特性图；
图4为实施例2可编程磁逻辑器件结构和磁电测量示意图；
图5为实施例3可编程磁逻辑器件结构和磁电测量示意图；
图6为实施例3可编程磁逻辑器件在不同逻辑输入下的伏安特性示意图；
图中标号：01—半导体单元甲、02—半导体单元乙、03—光滑表面、04—粗糙表面、05—电极、06—锗、07—电压源、08—电压表、09—磁场负方向、10—磁场正方向、11—开关甲、12—开关乙、13—器件单元甲、14—可编程磁逻辑器件甲、15—器件单元乙、16—半导体单元丙、17—半导体单元丁、18—可编程磁逻辑器件乙
具体实施方式
下面结合附图对本发明作进一步说明：
实施例1
选用厚度为500μm，电导率为40Ω.cm的近本征单晶锗片(Ge),清洗干净并切成矩形片后在其表面压制铟电极。半导体材料的光滑表面03和粗糙表面04的粗糙度不同。如图1所示，当电极压制在光滑表面03时，半导体单元甲01制备完成；当电极压制在粗糙表面04时，半导体单元乙02制备完成。单晶锗的光滑表面03和粗糙表面04由原子力显微镜和表面轮廓仪进行形貌表征，结果显示粗糙表面04的粗糙度为微米级(μm)，光滑表面03的粗糙度为纳米级(nm)。
半导体单元甲01和半导体单元乙02的磁电性能测量用图2所示，器件外接电压源07和电压表08。测量中外加磁场以与锗片横截面垂直的方向均匀地加载在半导体单元甲01和半导体单元乙02上，并定义与锗片横截面垂直向外的磁场方向为磁场正方向10，与锗片横截面垂直向内的磁场方向为磁场负方向09。
图3为本实施例得到的半导体材料单元甲01和半导体单元乙02在室温(300K)下和正负磁场(±0.2T)条件下的伏安特性曲线。从图3可以看出，半导体单元甲01的伏安特性是非线性的；当外加电压超过临界值后，器件的电流迅速增加即器件从高阻态变为低阻态，表现为电学击穿现象。这一临界电压在+0.2T的数值大于其在-0.2T下的数值。这是由于半导体单元甲01内的载流子在-0.2T磁场下受洛伦兹力作用而偏向光滑表面03，相应的载流子复合速率减小，从而导致载流子浓度的增大，相应电流值较大；而半导体单元01内的载流子在+0.2T磁场下受洛伦兹力作用偏向粗糙表面04，相应的载流子复合速率增大，从而导致载流子浓度的减小，相应的电流值降低，因而需要更大的外界电压才能引发电学击穿。上诉分析表明，半导体单元甲01在正磁场下的电流被大大的抑制了，因而可以得到增强的磁阻值。本发明定义磁电阻为MR(B)＝[R(B)/R(0)-1]×100％，其中R(B)和R(0)分别表示在外加磁场B和零磁场下的电阻值。根据这个定义，器件的磁阻在0.2T下可达到450％。半导体单元乙02表现出和半导体单元甲01类似的磁电性质，但是对正负磁场的磁电响应恰好相反。
实施例2
利用实施例1中的半导体单元甲01和半导体单元乙02独特的磁电性能，通过将二者并联组合即实现可编程的磁电逻辑运算。
将与实施例1中相同方法制备的半导体单元甲01和半导体单元乙02并联连接，并且在半导体单元甲01的电路分支上串联开关甲11，在半导体单元乙02的电路分支上串联开关乙12，构成一个可编程磁电逻辑器件甲14，如图4。磁电测量使用与实施例1中相同的测量方法，并在室温(300K)下进行测量。当开关甲11导通且开关乙12断开时，可编程磁电逻辑器件甲14就会退化成实施例1中的半导体单元甲01，定义此时的器件结构为配置A。当开关甲11断开且开关乙12导通时，可编程磁电逻辑器件甲14就会退化成实施例1中的半导体单元乙02，但是对正负磁场的磁电响应恰好与半导体单元甲01相反，定义此时的器件结构为配置B。以图2中的磁场正方向10作为逻辑输入的‘0’，以磁场负方向09作为逻辑输入的‘1’，以测量得到的电流值小于30mA定义为逻辑输出的‘0’、电流值大于60mA定义为逻辑输出的‘1’。
在本实施例中，当其处于配置A且外加电压为14.7V时，磁逻辑输入为‘0’时的测量电流为14mA，即对应于逻辑输出‘0’；磁逻辑输入为‘1’时的测量电流为77mA，即对应于逻辑输出‘1’。此时的逻辑运算为复制运算(COPY)。当处于配置B且外加电压为15.1V时，磁逻辑输入为‘0’时的测量电流为71mA，即对应于逻辑输出‘1’；磁逻辑输入为‘1’时的测量电流为18mA，即对应于逻辑输出‘0’。那么此时的逻辑运算为非运算(NOT)。
实施例3
在实施例2中可编程磁逻辑器件甲14的基础上，引入半导体单元丙16(与半导体单元甲01相同)和半导体单元丁17(与半导体单元乙02相同)，并将半导体单元丙16串联在半导体单元甲01和开关甲11的电路分支上；将半导体单元丁17串联在半导体单元乙02和开关乙12的电路分支上，从而构成一个基于非对称磁阻器件的可编程磁电逻辑器件乙18，如图5。在本实施例中，将半导体单元甲01和半导体单元乙02定义为器件单元甲13；将半导体单元丙16和半导体单元丁17定义为器件单元乙15。施加在器件单元甲13和器件单元乙15上的磁场方向有以下几种情况：正、正；正、负；负、正；负、负，从而分别构成了四种不同的逻辑输入—(0,0)；(0,1)；(1,0)；(1,1)。在本实施例中，磁场的方向和定义、测量温度条件、逻辑输入和输入的定义均和实施例2中的相同。
由于半导体单元丙16和半导体单元甲01(半导体单元丁17和半导体单元乙02)的结构和尺寸完全相同，故二者有着几乎完全相同的磁电性能。当开关甲11导通且开关乙12断开时，定义此时器件结构为配置C，可编程逻辑器件乙18就相当于实施例1中的两个半导体单元甲01的串联。当开关甲11断开且开关乙12导通时，定义其为配置D，可编程逻辑器件甲18就相当于实施例1中的两个半导体单元乙02的串联。
在本实施例的样品中，当处于配置C时，在四种不同逻辑输入下的伏安特性示意图如图6所示。即当逻辑输入为(0,0)时，器件的临界击穿电压V3最大；当逻辑输入为(0,1)和(1,0)时，击穿电压V2次之；当逻辑输入为(1,1)时，击穿电压V1最小。因此，当外加电压处于(V1，V2)区间并且逻辑输入为(0,0)、(0,1)、(1,0)、(1,1)时，对应的逻辑输出分别为‘0’、‘0’、‘0’、‘1’，此时得到与逻辑运算(AND)。当外加电压处于(V2，V3)区间且逻辑输入为(0,0)、(0,1)、(1,0)、(1,1)时，对应的逻辑输出分别为‘0’、‘1’、‘1’、‘1’，此时得到或逻辑运算(OR)。
在实施例2中已经验证了半导体单元乙02在正磁场下的磁电性能和半导体单元甲01在负磁场下的磁电性能相同；半导体单元乙02在负磁场下的磁电性能和半导体单元甲01在正磁场下的磁电性能相同。故当把配置C中的逻辑输入‘0’和‘1’交换时，配置D就能实现和配置C完全相同的逻辑输出。这样即可实现与非(NAND)、或非(NOR)逻辑运算。
本实施例的逻辑器件乙18的逻辑运算真值表如表1所示，说明本发明的逻辑器件可实现可编程的磁电逻辑运算，并且这种逻辑运算方式是与非易失磁存储相结合的，可以在降低功耗的同时提高运算速度。
表1
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (8)
1.一种室温可编程磁逻辑器件，其特征在于，由上下表面粗糙度不同的半导体材料和两个金属电级组成，将两个金属电级压制在半导体材料的上表面或下表面,得到两种半导体单元；两个或多个半导体单元通过并联或串并联组合的方式连接；
所述半导体材料为产生可逆的电学击穿行为的半导体材料；
所述粗糙度不同指其中一个表面的粗糙度为纳米级，另一个表面的粗糙度为微米级。
2.根据权利要求1所述的一种室温可编程磁逻辑器件，其特征在于，所述的半导体单元在正负磁场下得到的伏安特性曲线是非对称的。
3.根据权利要求1所述的一种室温可编程磁逻辑器件，其特征在于，所述的半导体材料包括硅、锗、砷化镓，其结构是多层薄膜结构或是块体结构。
4.根据权利要求1所述的一种室温可编程磁逻辑器件，其特征在于，所述的半导体材料，其上表面或下表面由化学腐蚀或机械抛光方法获得。
5.一种室温可编程磁逻辑器件，其特征在于，由上下表面粗糙度不同的半导体材料和两个金属电级组成，将两个金属电级压制在半导体材料的上表面或下表面,得到两种半导体单元——半导体单元甲和半导体单元乙；半导体单元甲和开关甲串联组成电路第一分支，半导体单元乙和开关乙串联组成电路第二分支，电路第一分支和第二分支并联后再与一个电压源并联；半导体单元甲和半导体单元乙组成器件单元甲；当开关甲导通且开关乙断开时定义此时的可编程磁电逻辑器件的器件结构为配置A，当开关甲断开且开关乙导通时定义此时的可编程磁电逻辑器件的器件结构为配置B；对配置A或配置B分别通过外加不同电压和改变加在器件单元甲上的磁场的方向来分别实现不同的逻辑运算；
所述半导体材料为产生可逆的电学击穿行为的半导体材料；
所述粗糙度不同指其中一个表面的粗糙度为纳米级，另一个表面的粗糙度为微米级。
6.根据权利要求5所述的一种室温可编程磁逻辑器件，其特征在于，所述的配置A和配置B都以与锗片横截面垂直向外的磁场方向作为逻辑输入的‘0’，以与锗片横截面垂直向内的磁场方向作为逻辑输入的‘1’，以测量得到的电流值小于预设值定义为逻辑输出的‘0’、电流值大于预设值定义为逻辑输出的‘1’，配置A实现复制运算，配置B实现非运算。
7.一种室温可编程磁逻辑器件，其特征在于，由上下表面粗糙度不同的半导体材料和两个金属电级组成，将两个金属电级压制在半导体材料的上表面或下表面,得到两种半导体单元，其中，半导体单元甲和半导体单元丙是相同的一种，半导体单元乙和半导体单元丁是相同的另一种；半导体单元甲、半导体单元丙和开关甲串联组成电路第一分支，半导体单元乙、半导体单元丁和开关乙串联组成电路第二分支，电路第一分支和第二分支并联后再与一个电压源并联；半导体单元甲和半导体单元乙组成器件单元甲，半导体单元丙和半导体单元丁组成器件单元乙；当开关甲导通且开关乙断开时，定义此时器件结构为配置C，当开关甲断开且开关乙导通时，定义此时结构为配置D；对配置C或配置D分别通过外加不同的电压和改变加在器件单元甲和器件单元乙上的磁场的方向来分别实现不同的逻辑运算；
所述半导体材料为产生可逆的电学击穿行为的半导体材料；
所述粗糙度不同指其中一个表面的粗糙度为纳米级，另一个表面的粗糙度为微米级。
8.根据权利要求7所述的一种室温可编程磁逻辑器件，其特征在于，所述的配置C和配置D都以与锗片横截面垂直向外的磁场方向作为逻辑输入的‘0’，以与锗片横截面垂直向内的磁场方向作为逻辑输入的‘1’，以测量得到的电流值小于预设值定义为逻辑输出的‘0’、电流值大于预设值定义为逻辑输出的‘1’，配置C实现与运算、或运算，配置D实现与非运算、或非运算。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510507332.3A CN105206742B (zh) | 2015-08-18 | 2015-08-18 | 一种室温可编程磁逻辑器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510507332.3A CN105206742B (zh) | 2015-08-18 | 2015-08-18 | 一种室温可编程磁逻辑器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105206742A CN105206742A (zh) | 2015-12-30 |
| CN105206742B true CN105206742B (zh) | 2017-08-11 |
Family
ID=54954292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510507332.3A Active CN105206742B (zh) | 2015-08-18 | 2015-08-18 | 一种室温可编程磁逻辑器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105206742B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106374034B (zh) * | 2016-09-05 | 2019-01-18 | 清华大学 | 一种可重构的磁逻辑器件及其制备方法 |
| CN113138747B (zh) * | 2021-04-13 | 2022-08-09 | 清华大学 | 一种可实现半加器运算功能的磁算术逻辑器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101803192A (zh) * | 2007-07-21 | 2010-08-11 | 比勒费尔德大学 | 可重新配置的磁逻辑电路结构及用于制造和操作这种逻辑设备的方法 |
| CN102629868A (zh) * | 2011-02-07 | 2012-08-08 | 格罗方德半导体公司 | 非挥发cmos兼容逻辑电路与相关操作方法 |
| CN103580679A (zh) * | 2012-07-30 | 2014-02-12 | 三星电子株式会社 | 用于提供基于自旋转移的逻辑器件的方法和系统 |
| CN103794224A (zh) * | 2014-01-27 | 2014-05-14 | 华中科技大学 | 一种基于相变磁性材料的非易失性逻辑器件及逻辑操作方法 |
| CN104052464A (zh) * | 2014-06-24 | 2014-09-17 | 清华大学 | 一种可重构的硅基磁逻辑单元 |
-
2015
- 2015-08-18 CN CN201510507332.3A patent/CN105206742B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101803192A (zh) * | 2007-07-21 | 2010-08-11 | 比勒费尔德大学 | 可重新配置的磁逻辑电路结构及用于制造和操作这种逻辑设备的方法 |
| CN102629868A (zh) * | 2011-02-07 | 2012-08-08 | 格罗方德半导体公司 | 非挥发cmos兼容逻辑电路与相关操作方法 |
| CN103580679A (zh) * | 2012-07-30 | 2014-02-12 | 三星电子株式会社 | 用于提供基于自旋转移的逻辑器件的方法和系统 |
| CN103794224A (zh) * | 2014-01-27 | 2014-05-14 | 华中科技大学 | 一种基于相变磁性材料的非易失性逻辑器件及逻辑操作方法 |
| CN104052464A (zh) * | 2014-06-24 | 2014-09-17 | 清华大学 | 一种可重构的硅基磁逻辑单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105206742A (zh) | 2015-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5580059B2 (ja) | スピン電界効果論理素子 | |
| CN104601150B (zh) | 一种上电复位电路 | |
| CN102565727A (zh) | 用于测量磁场的磁电阻传感器 | |
| Zhang et al. | Rectified tunnel magnetoresistance device with high on/off ratio for in-memory computing | |
| WO2012139494A1 (zh) | 采用半导体基片的磁阻器件及其制备方法 | |
| CN105932153B (zh) | 一种室温下压电调控的磁性反常霍尔晶体管 | |
| US20170104151A1 (en) | Transistor that employs collective magnetic effects thereby providing improved energy efficiency | |
| EP1911031A1 (en) | A magnetoresistive device | |
| CN105206742B (zh) | 一种室温可编程磁逻辑器件 | |
| Shuto et al. | A new spin-functional metal–oxide–semiconductor field-effect transistor based on magnetic tunnel junction technology: Pseudo-spin-mosfet | |
| Cao et al. | In-memory direct processing based on nanoscale perpendicular magnetic tunnel junctions | |
| Zhang et al. | Large magnetoresistance and 15 boolean logic functions based on a ZnCoO film and diode combined device | |
| CN105895799A (zh) | 可编程自旋逻辑器件和包括其的电子设备 | |
| Lin et al. | Experimental demonstration of integrated magneto-electric and spin-orbit building blocks implementing energy-efficient logic | |
| CN202494772U (zh) | 用于测量磁场的磁电阻传感器 | |
| CN106229266A (zh) | 异质结自旋过滤和负微分电阻效应的制备工艺 | |
| JP6780871B2 (ja) | 磁気トンネルダイオード及び磁気トンネルトランジスタ | |
| US9503085B1 (en) | Exclusive-OR gate using magneto-electric tunnel junctions | |
| KR20110002000A (ko) | 논리 회로 | |
| Gao et al. | Thermal spin-filtering, magnetoresistance effects and thermal spin logic gate in Mn-oligoporphyrin-based molecular device | |
| CN102623630B (zh) | 一种硅基异质pn结构几何巨磁阻器件及其制备方法 | |
| CN111010096A (zh) | 基于负阻效应器件实现磁电阻比值放大的电路结构 | |
| US20170093398A1 (en) | Configurable exclusive-or / exclusive-nor gate using magneto-electric tunnel junctions | |
| CN104900803A (zh) | 一种非线性增强磁阻的磁传感器件及其制备方法 | |
| Wang et al. | Room-temperature tunneling magnetoresistance in La 0.7 Sr 0.3 MnO 3 step-edge junctions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |