CN111010096A - 基于负阻效应器件实现磁电阻比值放大的电路结构 - Google Patents

基于负阻效应器件实现磁电阻比值放大的电路结构 Download PDF

Info

Publication number
CN111010096A
CN111010096A CN201911181326.8A CN201911181326A CN111010096A CN 111010096 A CN111010096 A CN 111010096A CN 201911181326 A CN201911181326 A CN 201911181326A CN 111010096 A CN111010096 A CN 111010096A
Authority
CN
China
Prior art keywords
effect device
resistance
negative resistance
resistance effect
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911181326.8A
Other languages
English (en)
Other versions
CN111010096B (zh
Inventor
张昆
陈磊
张悦
赵巍胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University Qingdao Research Institute
Original Assignee
Beihang University Qingdao Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University Qingdao Research Institute filed Critical Beihang University Qingdao Research Institute
Priority to CN201911181326.8A priority Critical patent/CN111010096B/zh
Publication of CN111010096A publication Critical patent/CN111010096A/zh
Application granted granted Critical
Publication of CN111010096B publication Critical patent/CN111010096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开一种基于负阻效应器件实现磁电阻比值方法的电路结构,包括匹配电阻、磁电阻单元、第一负阻效应器件和第二负阻效应器件,匹配电阻与第一负阻效应器件并联组成第一电路,磁电阻单元与第二负阻效应器件并联组成第二电路,且第一电路和第二电路串联;基于负阻效应器件所特有的非线性输运性质本身的特性及其创造性应用,实现磁电阻比值的放大,有效提高开关比,可以应用于磁传感和磁存储等领域,提高传感精度和存储密度;并且在此基础上,通过多个隧道二极管构建独特的磁电对称性,实现高开关比的可重构逻辑运算,解决目前冯诺伊曼架构的瓶颈,实现高速度、低功耗的信息处理。

Description

基于负阻效应器件实现磁电阻比值放大的电路结构
技术领域
本发明涉及一种基于负阻效应器件实现磁电阻比值放大的电路结构,具体可应用于磁传感、磁存储以及磁逻辑领域。
背景技术
磁电阻器件在现代生活,尤其是高度发达的信息和智能社会,有着非常重要应用。例如,磁电阻器件应用于方向识别、定位、导航及自动驾驶等方面的各类的磁传感器;应用于硬盘信息读取的磁读头,应用于磁随机存储器(Magnetic Random Access Memory,MRAM)的信息读取;未来有望应用于高性能的可重构存算一体逻辑器件。
目前为止,基于巨磁阻效应(Giant Magnetoresistance,GMR)和隧穿磁阻效应(Tunnel Magnetoresistance,TMR)的磁电阻器件在分辨率和可集成性方面具有突出优势起并得到广泛应用。然而,这一类磁电阻器件的磁电阻比值较低,例如,室温下巨磁电阻的开关比在10%左右,室温下隧穿磁电阻的开关比为250%左右。相比较其他技术,例如CMOS晶体管、阻变存储器以及相变存储器等动辄1000%,甚至是105%的开关比,磁电阻器件如此低的开关比在电子电路应用过程中带来了高的错误率和低可靠性,这阻碍其进一步的应用前景。
目前,很多提高磁电阻器件开关比的方法已经被提出,但仍然存在很多问题:
(1)通过进一步优化膜层结构和微纳加工手段提高磁电阻比值:主要是通过提高MgO势垒的质量来进一步提高隧穿磁电阻比值。例如,将现有磁隧道结膜堆中的钽换成钨,以提高退火温度,进一步提高MgO的结晶质量,实现高的磁电阻比值;采用先进的刻蚀工艺,降低微纳加工过程对膜堆的损伤,来提高磁电阻比值。然而,目前这些方案对于磁电阻比值幅度有限,未见室温突破1000%磁电阻比值的报道,且该方案的成本投入高昂,不利于之后的实际应用。
(2)在非均匀的非磁半导或者处于空间电荷区的半导体薄膜/PN结中观测到高达104%的磁电阻比值。例如,2009年Delmo等人在本征硅中观测到了高的磁电阻比值,其工作原理是:当注入的电子浓度高于硅的本征电子浓度时候,硅进入空间电荷区,电子的迁移变得相互关联并强烈依赖于外磁场的变化,进而实现高磁电阻比值。然而,这一类方案都是利用了电荷在外磁场下的偏转(霍尔效应)效应,低磁场下的磁电阻比值很小,因此磁灵敏度差,且需要工作在特定区域,工作电压高,实用性不强。
(3)利用整流磁电阻效应的电调控获得高磁电阻比值。在具有耦合磁电阻效应和整流效应的器件中,例如具有磁电阻效应的肖特基结和非对称势垒的磁隧道结,加一个交流电流可以产生一个随外磁场变化的整流电压,这就是整流磁电阻效应。因此,这类磁电阻效应可以通过同时施加交流和直流电流将参考值调为零,进而实现高磁电阻比值。然而,这类方法需要电流源施加直流/交流电流,使得这一类方法的兼容性较差。
因此,本方案提出一种全新的实现高磁电阻比值的方法,通过利用隧道二极管等具有负阻效应的器件实现磁电阻比值的放大,与此同时,将该方案进行简单改进还可以用于实现高开关比的可重构的逻辑操作。
发明内容
本发明针对现有技术中存在的缺陷,提出一种基于负阻效应器件实现磁电阻比值放大的电路结构,实现各向异性磁电阻、巨磁电阻、隧穿磁电阻以及其他磁电阻效应开关比的放大,同时具有高磁场灵敏度和电压源供电的优点。
本发明是采用以下的技术方案实现的:一种基于负阻效应器件实现磁电阻比值放大的电路结构,包括匹配电阻、磁电阻单元、第一负阻效应器件和第二负阻效应器件,所述匹配电阻与第一负阻效应器件并联组成第一电路,磁电阻单元与第二负阻效应器件并联组成第二电路,且第一电路和第二电路串联。
进一步的,所述负阻效应器件包括隧道二极管、耿氏二极管、PNPN四层二极管、雪崩晶体管、雪崩复合低位开关、λ二极管、λ双极型晶体管,λMOSFET、电阻和晶体管的组合电路以及正反馈电路。
进一步的,所述磁电阻单元包括磁隧道结、巨磁电阻结、巨磁电阻条带、各向异性磁电阻条带或其他具有磁电阻效应的条带\薄膜\结\器件。
进一步的,在特定电流下,第一隧道二极管和匹配电阻并联之后的阻值R1处于磁电阻器件和第二隧道二极管并联之后的阻值R2的范围之内,由于磁电阻单元的电阻随着磁场的变化有一个范围,所以R2也为一个范围值,通过选择匹配电阻的阻值,满足R1处于R2的变化范围之内。
进一步的,所述第二电路中的磁电阻单元部分采用两个磁电阻单元并联或两个磁电阻单元串联,即组成可重构磁逻辑电路。
与现有技术相比,本发明的优点和积极效果在于:
本方案利用隧道二极管等具有负阻效应的器件所特有的非线性输运性质—负阻效应,通过分别在磁电阻元件和匹配电阻两端并联负阻效应器件,并将两者串联,基于负阻效应本身的特性及其创造性应用,实现磁电阻比值的放大,有效提高开关比,可以应用于磁传感和磁存储领域,提高传感精度和存储密度;并且在此基础上,通过多个隧道二极管构建独特的磁电对称性,实现高开关比的可重构逻辑运算,解决目前冯诺伊曼架构的瓶颈,实现高速度、低功耗的信息处理。
附图说明
图1为本发明实施例1中所述磁电阻比值方法电路结构的原理示意图;
图2为本发明实施例1中所述隧道二极管的伏安特性曲线示意图;
图3为本发明实施例1中两个串联的隧道二极管的结构示意图;
图4为图3中V1和V2随供电电压变化关系示意图;
图5为本发明实施例2所提出的可重构逻辑电路的结构示意图。
具体实施方式
为了能够更清楚的理解本发明的上述目的和优点,下面结合附图对本发明的具体实施方式做详细地描述:
实施例1,考虑到自旋相关的磁电阻单元(各向异性磁电阻、巨磁电阻和隧穿磁电阻等)的磁电阻比值较低,极大的阻碍了其在磁传感、磁存储以及磁逻辑领域的可靠应用,本方案公开一种基于负阻效应器件实现磁电阻比值放大的电路结构,包括匹配电阻、磁电阻单元、第一负阻效应器件和第二负阻效应器件,所述匹配电阻与第一负阻效应器件并联组成第一电路,磁电阻单元与第二负阻效应器件并联组成第二电路,第一电路的一端接供电电源,另一端接第二电路,并与第二电路串联连接,第二电路的另一端接地。
需要强调的是,所述负阻效应器件包括隧道二极管、耿氏二极管、PNPN四层二极管、雪崩晶体管、雪崩复合低位开关、λ二极管、λ双极型晶体管,λMOSFET、电阻和晶体管的组合电路以及正反馈电路等,或者是其他能够呈现出图2伏安特性曲线的器件。
如图1所示,本实施例以隧道二极管为例进行介绍,其主体结构包括第一隧道二极管1、第二隧道二极管2、匹配电阻和磁电阻单元,其中磁电阻单元可以是磁隧道结(Magnetic Tunnel Junction,MTJ)、巨磁电阻结、巨磁电阻条带、各向异性磁电阻条带以及其他具有磁电阻效应的条带\薄膜\结\器件等;其中,隧道二极管可以是商用封装好的管子,也可以是集成在电路中的微纳器件。
在这里,磁隧道结的定义为:具有自由层、势垒层和钉扎层的结构,具有隧穿磁阻特性的结;巨磁电阻结/条带的定义为:具有自由层、金属层和钉扎层的结构,具有巨磁电阻效应的结/条带;各向异性磁电阻条带的定义是:具有各向异性磁电阻效应的铁磁金属条带。
隧道二极管具有负阻效应,如图2所示,可以看出,随着外加电压的增加,电流会出现增大-减小-增大的变化趋势,微分电阻出现负数情况,因此称之为负阻效应。需要指出的是,所有具有负阻效应的器件都可以应用于本方案,不限于隧道二极管。
其中匹配电阻的阻值需要特殊设计:理论情况下,两个隧道二极管完全一致,则匹配电阻的阻值(R匹配)需要处于磁电阻单元的电阻变化范围内。例如,磁隧道结的平行态和反平行态电阻分别是RP和RAP,则要求RP<R匹配<RAP。而实际情况下,两个隧道二极管不可能完全一致,则需要根据实际情况对匹配电阻的阻值进行调整,具体的调整规则如下:在特定电流下,使得第一隧道二极管1和匹配电阻并联之后的阻值处于磁电阻器件和第二隧道二极管2并联之后的阻值范围之内。例如,设第一隧道二极管1和匹配电阻并联之后的阻值是R1,第二隧道二极管2和磁电阻单元并联之后的阻值为R2,由于磁电阻单元的电阻随着磁场的变化有一个范围,因此R2也有一个变化范围,只需要选择匹配电阻的阻值,使得R1处于R2的变化范围之内,即可实现磁电阻比值放大的目的。
为了更清楚的介绍本方案的工作原理,对两个隧道二极管的输运特性进行说明。如图3所示,第一隧道二极管1和第二隧道二极管2串联,检测V1和V2随外部供电电压的变化。由于制造差异,设第二隧道二极管2的电阻大于第一隧道二极管1的电阻,则第二隧道二极管2的分压大于第一隧道二极管1的分压。因此,随着外加电压的不断增加,第二隧道二极管2先进入负阻区域,电阻急剧增大,分压(V1)也急剧增大,此时第一隧道二极管1两端的分压(V2)急剧减小;随着外加电压的继续增加,第二隧道二极管2逐渐远离负阻区域,电阻减小,分压(V1)减小,第一隧道二极管1的分压逐步增大,并开始进入负阻区域,分压(V2)逐渐增大;最终,第一隧道二极管1也逐步远离负阻区域,两个隧道二极管的分压逐步趋同。具体过程如图4所示。可以看出,在特定的外加电压下(Vth),两个隧道二极管的分压差别巨大,此开关比可以达到1000%的量级,而本方案磁电阻比值放大方案正是利用了该特性。
本实施例以磁电阻单元为磁隧道结为例,对本方案的工作原理进行详细的说明,其他磁电阻器件具有相同的结论。对匹配电阻选取合适的阻值,当磁隧道结处于平行态(RP)时,此时磁隧道结和第二隧道二极管2并联所构成第二电路单元的电阻小于匹配电阻和第一隧道二极管1并联所构成第一电路单元的电阻,此时第一隧道二极管1会先进入负阻区域,V1急剧增加,V2急剧减小。当磁隧道结处于平行态(RAP)时,此时磁隧道结和第二隧道二极管2并联所构成第二电路单元的电阻大于匹配电阻和第一隧道二极管1并联所构成第一电路单元的电阻,此时第二隧道二极管2会先进入负阻区域,V2急剧增加,V1急剧减小。因此,该方案将磁隧道结电阻的变化
Figure BDA0002291345130000041
放大成为两个隧道二极管分压的变化。在特定外加电压(Vth)下,当磁隧道结从平行态变为反平行态的过程中,V2会从一个极小值变为一个极大值,实现磁电阻比值的放大,同时,在这一过程中,V1的变化和V2的变化恰恰相反。
实施例2、而且,针对上述实施例1所述方案的介绍,还可以在图1所示电路的基础上对其应用扩展,以磁隧道结为例,介绍实现可重构逻辑电路操作的方案。将两个磁隧道结并联替代磁电阻比值放大方案中的单个磁隧道结(也可以将两个磁隧道结串联替代磁电阻比值放大方案中的单个磁隧道结),如图5所示,需要指出的时串联的两个磁隧道结的情况类似。
两个磁隧道结的状态(平行态/反平行态)作为逻辑输入(“0”/“1”),测得电压(V1/V2)作为逻辑输出,其中高/低电压作为逻辑输出“1”/“0”。对应逻辑输入(1,1)、(1,0)、(0,1)和(0,0),并联的两个磁隧道结将会呈现三个电阻态
Figure BDA0002291345130000051
隧道二极管为理想情况下,控制匹配电阻的阻值在
Figure BDA0002291345130000052
Figure BDA0002291345130000053
之间,当逻辑输入为(1,1)时,第二隧道二极管2先进入负阻区域,V2呈现出高电压,逻辑输出为1;当逻辑输入为(1,0)、(0,1)和(0,0)时,第一隧道二极管1先进入负阻区,V2呈现出低电压,逻辑输出为0,逻辑输出和逻辑输入之间满足“逻辑与”操作。由于V1和V2的变化恰恰相反,因此V1电压作为逻辑输出时,可以实现“逻辑非与”操作。如果控制匹配电阻的阻值在和
Figure BDA0002291345130000054
Figure BDA0002291345130000055
之间,则可以实现“逻辑或”和“逻辑非或”的操作,构成完备的逻辑功能。实际情况下,两个隧道二极管不可能完全一致,因此匹配电阻的阻值需要根据实际情况修正。此处只是以磁隧道结为例,该方案可以推广到所有电阻类存储器件。
以上所述,仅是本发明的较佳实施例而已,并非是对本发明作其它形式的限制,任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例应用于其它领域,但是凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型,仍属于本发明技术方案的保护范围。

Claims (5)

1.基于负阻效应器件实现磁电阻比值放大的电路结构,其特征在于,包括匹配电阻、磁电阻单元、第一负阻效应器件和第二负阻效应器件,所述匹配电阻与第一负阻效应器件并联组成第一电路,磁电阻单元与第二负阻效应器件并联组成第二电路,且第一电路和第二电路串联。
2.根据权利要求1所述的基于负阻效应器件实现磁电阻比值放大的电路结构,其特征在于:所述负阻效应器件包括隧道二极管、耿氏二极管、PNPN四层二极管、雪崩晶体管、雪崩复合低位开关、λ二极管、λ双极型晶体管,λMOSFET、电阻和晶体管的组合电路以及正反馈电路。
3.根据权利要求1所述的基于负阻效应器件实现磁电阻比值放大的电路结构,其特征在于:所述磁电阻单元包括磁隧道结、巨磁电阻结、巨磁电阻条带、各向异性磁电阻条带或其他具有磁电阻效应的条带\薄膜\结\器件。
4.根据权利要求1所述的基于负阻效应器件实现磁电阻比值放大的电路结构,其特征在于:设第一隧道二极管和匹配电阻并联之后的阻值为R1,磁电阻器件和第二隧道二极管并联之后的阻值为R2,由于磁电阻单元的电阻随着磁场的变化有一个范围,故阻值R2为一个范围值,所述匹配电阻的阻值满足R1处于R2的变化范围之内。
5.根据权利要求1-4任一项所述的基于负阻效应器件实现磁电阻比值放大的电路结构,其特征在于:所述第二电路中的磁电阻单元部分采用两个磁电阻单元并联或两个磁电阻单元串联,即组成可重构磁逻辑电路。
CN201911181326.8A 2019-11-27 2019-11-27 基于负阻效应器件实现磁电阻比值放大的电路结构 Active CN111010096B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911181326.8A CN111010096B (zh) 2019-11-27 2019-11-27 基于负阻效应器件实现磁电阻比值放大的电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911181326.8A CN111010096B (zh) 2019-11-27 2019-11-27 基于负阻效应器件实现磁电阻比值放大的电路结构

Publications (2)

Publication Number Publication Date
CN111010096A true CN111010096A (zh) 2020-04-14
CN111010096B CN111010096B (zh) 2023-06-06

Family

ID=70112101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911181326.8A Active CN111010096B (zh) 2019-11-27 2019-11-27 基于负阻效应器件实现磁电阻比值放大的电路结构

Country Status (1)

Country Link
CN (1) CN111010096B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331769A (zh) * 2020-10-26 2021-02-05 华中科技大学 基于局部碰撞电离的负阻和非饱和磁阻效应共存的器件
CN113451505A (zh) * 2021-02-25 2021-09-28 北京航空航天大学 磁性随机存储单元、存储器及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06174409A (ja) * 1992-12-11 1994-06-24 Murata Mfg Co Ltd 磁気式回転センサ
JP2001237388A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 磁気抵抗効果型記憶素子及び強誘電体効果型記憶素子
US6316965B1 (en) * 2000-06-15 2001-11-13 The United States Of America As Represented By The Secretary Of The Navy Non-volatile reprogrammable logic circuits by combining negative differential resistance devices and magnetic devices
US20090261436A1 (en) * 2007-09-28 2009-10-22 Canon Anelva Corporation Negative-resistance device with the use of magneto-resistive effect
CN106783831A (zh) * 2016-11-10 2017-05-31 山东大学 一种利用分立器件构成的整流磁电阻器件及其制备方法与应用

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06174409A (ja) * 1992-12-11 1994-06-24 Murata Mfg Co Ltd 磁気式回転センサ
JP2001237388A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 磁気抵抗効果型記憶素子及び強誘電体効果型記憶素子
US6316965B1 (en) * 2000-06-15 2001-11-13 The United States Of America As Represented By The Secretary Of The Navy Non-volatile reprogrammable logic circuits by combining negative differential resistance devices and magnetic devices
US20090261436A1 (en) * 2007-09-28 2009-10-22 Canon Anelva Corporation Negative-resistance device with the use of magneto-resistive effect
CN106783831A (zh) * 2016-11-10 2017-05-31 山东大学 一种利用分立器件构成的整流磁电阻器件及其制备方法与应用

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GUANDA WANG ETC.: "Compact Modeling of Perpendicular- Magnetic-Anisotropy Double-Barrier Magnetic Tunnel Junction With Enhanced Thermal Stability Recording Structure" *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331769A (zh) * 2020-10-26 2021-02-05 华中科技大学 基于局部碰撞电离的负阻和非饱和磁阻效应共存的器件
CN112331769B (zh) * 2020-10-26 2022-09-27 华中科技大学 基于局部碰撞电离的负阻和非饱和磁阻效应共存的器件
CN113451505A (zh) * 2021-02-25 2021-09-28 北京航空航天大学 磁性随机存储单元、存储器及设备
CN113451505B (zh) * 2021-02-25 2023-07-07 北京航空航天大学 磁性随机存储单元、存储器及设备

Also Published As

Publication number Publication date
CN111010096B (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
US10388344B2 (en) Data writing method of magnetic memory
Flatte et al. Unipolar spin diodes and transistors
US7095646B2 (en) Multi-state magnetoresistance random access cell with improved memory storage density
Engel et al. The science and technology of magnetoresistive tunneling memory
US6130835A (en) Voltage biasing for magnetic RAM with magnetic tunnel memory cells
JP5260040B2 (ja) 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置
KR100583688B1 (ko) 반자성 콘택을 구비한 반도체 소자
US8233319B2 (en) Unipolar spin-transfer switching memory unit
US10497416B2 (en) Single nanomagnet memory device for magnetic random access memory applications
EP2823512A1 (en) Magnetic logic units configured to measure magnetic field direction
US6696737B2 (en) Unipolar spin transistor and the applications of the same
CN111010096B (zh) 基于负阻效应器件实现磁电阻比值放大的电路结构
US20210055360A1 (en) TMR Sensor with Magnetic Tunnel Junctions with Shape Anisotropy
US7852667B2 (en) ST-RAM employing a magnetic resonant tunneling diode as a spacer layer
Kumar et al. Low-field magnetocurrent above 200% in a spin-valve transistor at room temperature
US9583695B2 (en) Magnetic logic unit (MLU) cell and amplifier having a linear magnetic signal
US10644227B2 (en) Magnetic tunnel diode and magnetic tunnel transistor
KR20060051404A (ko) 자기저항 트랜지스터 및 그 방법
EP2712079B1 (en) Magnetic logic unit (MLU) cell and amplifier having a linear magnetic signal
US11776606B2 (en) Sensing scheme for STT-MRAM using low-barrier nanomagnets
Jeong et al. Fully integrated 64 Kb MRAM with novel reference cell scheme
Nan et al. A diode-enhanced scheme for giant magnetoresistance amplification and reconfigurable logic
US10830841B1 (en) Magnetic tunnel junction performance monitoring based on magnetic field coupling
KR100795246B1 (ko) 스핀 트랜지스터 및 그 형성 방법
US20140252513A1 (en) Elongated Magnetoresistive Tunnel Junction Structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant