KR20060051404A - 자기저항 트랜지스터 및 그 방법 - Google Patents

자기저항 트랜지스터 및 그 방법 Download PDF

Info

Publication number
KR20060051404A
KR20060051404A KR1020050087022A KR20050087022A KR20060051404A KR 20060051404 A KR20060051404 A KR 20060051404A KR 1020050087022 A KR1020050087022 A KR 1020050087022A KR 20050087022 A KR20050087022 A KR 20050087022A KR 20060051404 A KR20060051404 A KR 20060051404A
Authority
KR
South Korea
Prior art keywords
magnetoresistive
transistor
diode
emitter
collector
Prior art date
Application number
KR1020050087022A
Other languages
English (en)
Other versions
KR100814165B1 (ko
Inventor
후앙 잉-왠
로 치-군
야오 영-더
시히 란-친
주 자우-지우
후앙 더-래이
Original Assignee
인더스트리얼 테크놀로지 리서치 인스티튜트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인더스트리얼 테크놀로지 리서치 인스티튜트 filed Critical 인더스트리얼 테크놀로지 리서치 인스티튜트
Publication of KR20060051404A publication Critical patent/KR20060051404A/ko
Application granted granted Critical
Publication of KR100814165B1 publication Critical patent/KR100814165B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device

Abstract

본 발명은 이미터로써 역할을 하는 자기저항 소자와 콜렉터로써 역할을 하는 수동소자를 포함하는 자기저항 트랜지스터에 관한 것이다. 베이스는 수동소자와 자기저항 소자 사이에 위치하며, 수동소자를 자기저항 소자와 연결시킨다. 자기저항 트랜지스터의 적어도 일부에서 저항을 결정하는 소정 세기의 자기장이 자기저항 트랜지스터의 상기 적어도 일부에 인가된다. 따라서, 상기 소정 세기의 자기장을 조절함으로써, 저항을 조절할 수 있다. 그러므로, 고정된 전압으로 서로다른 이미터 전류 입력을 얻을 수 있다. 또한, 베이스 전류는 이미터 전류 입력의 제어된 변동에 따라 변할 수 있다.
자기저항 트랜지스터, 자기저항 소자, 수동소자, 자기장, 오믹콘택층

Description

자기저항 트랜지스터 및 그 방법{MAGNETO-RESISTANCE TRANSISTOR AND METHOD THEREOF}
본 발명은 첨부된 도면을 참조하여 실시예들을 상세하게 설명함으로써 더 명확하게 될 것이다.
도 1은 본 발명의 일실시예에 따른 자기저항 트랜지스터(100)의 개략도이다.
도 2는 본 발명의 다른 실시예에 따른 도 1에서의 베이스 전류(IB)의 특성곡선을 보여주는 그래프이다.
도 3은 본 발명의 다른 실시예에 따른 도 1에서의 콜렉터 전류(IC)의 특성곡선을 보여주는 그래프이다.
도 4는 본 발명의 다른 실시예에서 측정된 도 1에서의 베이스, 이미터 및 콜렉터의 전류 변동률을 보여주는 그래프이다.
도 5는 본 발명의 다른 실시예에 따른 자기저항 트랜지스터의 개략도이다.
도 6은 본 발명의 다른 실시예에 따른 도 5에 도시된 자기저항 트랜지스터의 베이스 전류(IB)의 특성곡선을 보여주는 그래프이다.
도 7은 본 발명의 다른 실시예에 따른 도 5에 도시된 자기저항 트랜지스터의 콜렉터 전류(IC)의 특성곡선을 보여주는 그래프이다.
도 8은 본 발명의 다른 실시예에서 측정된 도 5에서의 베이스, 이미터 및 콜렉터의 전류 변동률을 보여주는 그래프이다.
도 9는 본 발명의 다른 실시예에 따른 스핀 자기저항 트랜지스터의 개략도이다.
도 10은 본 발명의 다른 실시예에서 측정된 도 9에서의 베이스, 이미터 및 콜렉터의 전류 변동률을 보여주는 그래프이다.
본 발명은 트랜지스터에 관한 것으로써, 특히 자기저항 트랜지스터 및 그 방법에 관한 것이다.
스핀(spin) 트랜지스터는 자기장을 이용해서 전류를 제어하는 전자 소자이다. 이러한 스핀 트랜지스터의 효과는 종래의 트랜지스터의 효과와 유사하다. 전자는 두 개의 스핀 상태들, 즉 스핀업(spin up) 및 스핀다운(spin down) 상태들을 가진다. 전자의 이러한 스핀 상태들은 스핀 트랜지스터에서 제어 변수들이 된다.
스핀 트랜지스터는 추가적인 제어 변수인 자기장을 더 가진다. 이러한 스핀 트랜지스터는 자기장을 이용하여 전자의 스핀 상태들을 조정해서 전류를 제어한다. 따라서, 스핀 트랜지스터를 구비하는 전자 소자는 단순한 트랜지스터를 구비하는 전자 소자에 비해 향상된 기능을 가진다.
일 형태의 스핀 트랜지스터는 이중 전위(bi-potential) 에너지 장벽 구조를 가진다. 즉, 두 개의 전위 에너지 장벽들이 스핀 트랜지스터의 자기저항 소자와 결합 된다. 상기 이중 전위 에너지 장벽 구조는 자기 전류(magneto-electric current)가 스핀 트랜지스를 통해 흐를 수 있게 해준다.
다른 형태의 스핀 트랜지스터는 서로 대향 배치되며 n-형 이온이 도핑(doping)된 제1 실리콘 기판 및 제2 실리콘 기판을 구비한다. 상기 제1 실리콘 기판과 제2 실리콘 기판은 진공 접착되어 각각 이미터(emitter) 및 콜렉터(collector)를 형성한다. 금속 스핀 밸브(즉, 베이스(base))는 상기 제1 실리콘 기판 및 제2 실리콘 기판 사이에 배치된다.
상기 다른 형태의 스핀 트랜지스터는 두 개의 층들을 구비한다. 제1 쌍의 층들은 이미터(즉, 상기 n-형 이온이 도핑된 제1 실리콘 기판)와 베이스(즉, 상기 금속 스핀 밸브)를 구비하며, 각각 백금(platinum: Pt)과 코발트(cobalt: Co)로 형성된다. 제2 쌍의 층들은 베이스와 콜렉터(즉, n-형 이온이 도핑된 제2 실리콘 기판)를 구비하며, 각각 구리(copper: CU)와 코발트로 형성된다. 상기 제1 및 제2 쌍의 층들은 쇼트키(Schottky) 장벽 다이오드 구조를 형성한다.
순방향 전압 바이어스(bias)가 이미터(즉, 상기 n-형 이온이 도핑된 제1 실리콘 기판)와 베이스(즉, 상기 금속 스핀 밸브)에 인가되는 경우, 열전자들(hot electrons)이 에너지 장벽의 문턱치(thereshold)를 초과해서 그 에너지 장벽을 통과하여 콜렉터 내부로 흐르게 된다. 이러한 열전자의 전도성은 금속 스핀 밸브에 포함된 두개의 코발트층들(즉, 두 개의 전위 장벽들)의 자화 방향이 동일한지의 여부에 좌우된다.
외부 자기장이 작은 경우에는, 상기 두 개의 코발트층들의 상태들은 반평행(anti-parallel)이 된다. 이 경우, 스핀업 또는 스핀다운 전자들은 스핀 비탄력적 산란(spin inelastic scattering) 상태가 되며, 콜렉터의 전류 흐름은 상대적으로 작아지게 된다.
외부 자기장이 두 개의 코발트층들의 자화 방향들을 평행하게 정렬시킬 정도로 충분히 큰 경우에는, 스핀업 전자가 흐를 가능성이 커져서 전류가 증가된다. 종래의 스핀 트랜지스터들로는, 상온(ambient temperature)에서 자기 전류의 200% 이상의 전류 변동률을 얻을 수 있다. 그러나, 종래의 스핀 트랜지스터의 전류 출력은 작게 되어, 저전류(예: 1.287 pA 내지 44 pA 범위의 전류) 에플리케이션에서의 그 활용도가 제한된다. 더욱이, 종래의 스핀 트랜지스터들은 소형화하기가 어렵다.
또 다른 형태의 스핀 트랜지스터는 콜렉터 근처의 베이스로 형성된 자기 터널층을 구비하며, 이러한 콜렉터는 n-형 GaAs 기판으로 형성된다. 이러한 스핀 트랜지스터는 쇼트키 장벽 다이오드 구조를 가진다. 알류미늄층이 베이스 상면에 형성되어 산화알류미늄(Al2O3)층으로 산화된다. 이미터가 산화알류미늄층 상면에 형성되어, 또 하나의 쇼트키 장벽 다이오드 구조가 형성된다. 상술한 구조는 스핀 트랜지스터의 제조상의 기존 문제점들을 감소시켜서, 스핀 트랜지스터의 소형화를 용이하게 하고 그 자기 전류 변동률을 증가시킬 수 있다. 예를 들면, 이러한 구조를 통해 낮은 온도(예: 77 Kenvin)에서 3,400% 이상의 전류 변동률을 얻을 수 있다. 그러나, GaAs 기판은 원가가 비싸며 산화알류미늄층이 비균일한 층으로 형성될 수 있 다. 또한, 상술한 스핀 트랜지스터는 산화알루미늄층에 포함된 산화알루미늄에 대한 손상을 감소시키거나 방지하기 위하여 낮은 전류 입력을 필요로 한다. 따라서, 낮은 전류 입력만이 상술한 스핀 트랜지스터에 사용될 수 있으므로, 스핀 트랜지스터의 전류 출력도 감소될 수 있어, 그것의 저전류 에플리케이션에서의 활용도를 제한하게 된다. 더욱이, 상술한 스핀 트랜지스터는 허용가능한 정도의 자기 전류 변동률을 제공하기 위하여 낮은 온도에서만 작동될 필요가 있다.
또 다른 형태의 스핀 트랜지스터는 자기 터널 트랜지스터를 구비하여, 이중 전위 에너지 장벽 스핀 트랜지스터의 동작 온도를 증가시킬수 있다. 상온(ambient temperature)에서, 상기 스핀 트랜지스터는 최대 1μA의 전류 출력을 제공할 수 있으며, 자기 전류 변동률이 최대 64%까지 증가될 수 있다. 이러한 스핀 트랜지스터에서, 3nm의 코발트-철 합금층(Co84Fe16)이 n-형 GaAs 기판으로 형성된 이미터 상면에서 베이스로서 형성된다. 산화알루미늄층으로 산화되는 알루미늄층은 코발트-철 합금층(즉, 베이스) 상면에 형성된다. 5nm의 Co84Fe16층은 산화알루미늄층 상면에 이미터로서 형성된다. 피닝(pinning)층 상기 이미터 상면에 코팅된다. 피닝층은 반강자성체 (anti-ferromagnetic) Ir22Mn78를 포함한다. 피닝층은 이미터의 자기 쌍극자를 피닝할 수 있다. 피닝층은 5nm의 탄탈륨(tantalum: Ta)층으로 덮혀진다. 베이스의 자기 쌍극자는 에이터의 자기 쌍극자에 영향을 주지 않으면서 변경될 수 있다. 따라서, 주입된 전자의 스핀 방향이 제어될 수 있다.
그러나, 상술한 종래의 스핀 트랜지스터는 GaAs기판을 포함할 수 있다. 이러 한 GaAs기판은 비용이 많이 든다. 더욱이, 산화알루미늄층은 비균일한 층으로 형성될 수 있다. 높은 전류 변동률을 가지는 자기 저항 소자는, 고품질의(즉, 균일한)층을 필요로 하며 그 균일한 산화알루미늄층을 제조하기가 어렵기 때문에, 그 제조 공정상의 복잡성이 증가된다는 문제점이 있다.
본 발명의 일실시예에 따르면, 이미터로 사용되며 자기장의 세기에 좌우되는 가변저항을 가지는 자기저항 소자와, 콜렉터로 사용되는 수동소자와, 상기 이미터와 상기 콜렉터 사이에 위치하며, 상기 이미터와 상기 콜렉터를 연결하기 위한 베이스를 포함하여 이루어진 자기저항 트랜지스터를 제공한다.
본 발명의 다른 실시예에 따르면, 자기저항 트랜지스터는, 콜렉터로 사용되는 수동소자와, 제1 영역과 제2 영역을 가지며, 자기장의 소정의 세기에 좌우되는 가변저항을 가지는 자기저항 소자를 포함하여 이루어지며, 상기 제1 영역은 상기 수동소자와 인접하며, 상기 수동소자를 상기 제2 영역과 연결시키는 자기저항 트랜지스터를 제공한다.
본 발명의 다른 실시예에 따르면, 이미터로 사용되며, 자기장의 소정 세기에 좌우되는 가변저항을 가지는 자기저항 소자를 포함하는 자기저항 트랜지스터를 제공한다.
본 발명의 다른 실시예에 따르면, 자기저항 트랜지스터의 이미터 및 베이스 중 적어도 하나를 포함하는 적어도 하나의 영역에서 저항을 결정하는 소정 세기의 자기장을 인가하는 단계를 포함하는 자기저항 트랜지스터에서 전류를 제어하기 위 한 방법을 제공한다.
이하, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세하게 설명할 것이다.
도 1은 본 발명의 일실시예에 따른 자기저항 트랜지스터(magneto-resistance transistor)(100)의 개략도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 자기저항 트랜지스터(100)는 자기저항 소자(110), 수동소자(130) 및/또는 오믹콘택층(ohmic contact layer)(131)을 포함한다. 도 1에 도시된 바와 같이, 자기저항 소자(110), 수동소자(130) 및/또는 오믹콘택층(131)은 적층 형성될 수 있다. 또한, 자기저항 소자(110), 수동소자(130) 및/또는 오믹콘택층(131)은 자기저항 트랜지스터(100)의 동일면 상에 형성될 수도 있다.
본 발명의 다른 실시예에서, 자기저항 소자(110)는 이미터일 수 있다.
본 발명의 다른 실시예에서, 수동소자(130)는 콜렉터일 수 있다.
본 발명의 다른 실시예에서, 수동소자(130)는 p-n 접합 다이오드일 수 있다.
본 발명의 다른 실시예에서, 오믹콘택층(131)은 수동소자(130)의 하부면에 도포될 수 있다.
본 발명의 다른 실시예에서, 오믹콘택층(131)은 티타늄(Ti) 및/또는 금(Au) 중 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시예에서, 자기저항 소자(110)는 인가된 자기장의 소정의 세기에 따른 가변저항을 포함할 수 있다.
본 발명의 다른 실시예에서, 자기저항 소자(100)는 제1 강자성층(111), 절연층(112) 및 제2 강자성층(113)으로 이루어진 자기 터널 소자를 포함할 수 있다. 제1 강자성층(111)은 수동소자(130)와 연결되어 베이스(120)를 형성한다. 도 1에 도시된 바와 같이, 베이스(120)는 이미터(즉, 자기저항 소자(110))와 콜렉터(즉, 수동소자(130)) 사이에 게재되어, 이미터를 콜렉터(즉, 수동소자(130))에 연결시킨다.
본 발명의 다른 실시예에서, 입력된 이미터 전류(IE)는 자기저항 소자(110)의 저항으로 나눈 이미터-베이스 전압(VEB)에 기인한다. 따라서, 자기저항 소자(즉, 이미터)(110)는 가변저항을 제공할 수 있다. 가변저항은 인가된 자기장의 세기에 좌우된다. 입력된 이미터 전류(IE)는 베이스 전류(IB)와 콜렉터 전류(IC)에 영향을 줄 수 있다.
도 2는 본 발명의 다른 실시예에 따른 도 1에서의 베이스 전류(IB)의 특성곡선들(200, 210, 220, 230)을 보여주는 그래프이다.
도 2를 참조하면, 본 발명의 다른 실시예에서, 세로축(즉, y축)은 베이스 전류(IB)를 나타내며, 가로축(즉, x축)은 베이스-콜렉터 전압(즉, 베이스 전압 바이어스)(VBC)을 나타낸다. 특성곡선들(200, 210, 220, 230)은 주어진 이미터 전류(IE)에 대한 베이스 전류(IB)와 베이스 전압 바이어스(VBC) 사이의 관계를 보여준다. 도시 된 바와 같이, 특성곡선들(200, 210, 220, 230)에 대한 주어진 이미터 전류(IE)는 각각 0.1 ㎂, 0.5 ㎂, 1 ㎂, 2 ㎂이다.
도 3은 본 발명의 다른 실시예에 따른 도 1의 콜렉터 전류(IC)의 특성곡선(350)을 보여주는 그래프이다.
도 3을 참조하면, 본 발명의 다른 실시예에서, 세로축은 콜렉터 전류(IC)를 나타내며, 가로축은 베이스 전압 바이어스(VBC)를 나타낸다. 특성곡선(350)은 주어진 이미터 전류(IE)에 대한 콜렉터 전류(IC)와 베이스 전압 바이어스(VBC) 사이의 관계를 보여준다. 도시된 바와 같이, 특성곡선(350)에 대한 주어진 이미터 전류(IE)는 각각 0.1 ㎂, 0.5 ㎂, 1 ㎂, 2 ㎂ 중 어느 하나이다. 따라서, 콜렉터 전류(IC)는 이미터 전류(IE)의 변화에 응답하여 변하지 않는다는 것을 관찰할 수 있다.
도 4는 본 발명의 다른 실시예에서 측정된 도 1에서의 베이스(120), 이미터(110) 및 콜렉터(130)의 전류 변동률을 보여주는 그래프이다.
도 4를 참조하면, 본 발명의 다른 실시예에서, 가로축은 전류변화를 나타내며, 세로축은 자기장의 세기를 나타낸다. 도시된 바와 같이, 주어진 자기장 세기에서, 이미터 전류(IE)는 1.08 ㎂에서 0.97 ㎂로 감소하며, 이미터 전류(IE)에 대한 전류 변동률은 11.3% 증가한다. 베이스 전류(IB)는 0.123 ㎂에서 1.54 ㎁로 감소하며, 베이스 전류(IB)에 대한 전류 변동률은 6400% 증가한다. 또한, 콜렉터 전류(IC) 는 0.97 ㎂에서 0.953 ㎂로 감소하며, 콜렉터 전류(IC)에 대한 전류 변동률은 1.79% 증가한다. 이러한 결과들은 자기저항 트랜지스터의 베이스 전류(IB) 출력이 이미터 전류(IE) 입력의 변화에 응답하여 변하게 된다는 것을 나타낸다.
도 5는 본 발명의 다른 실시예에 따른 자기저항 트랜지스터(500)의 개략도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 자기저항 트랜지스터(500)는 자기저항 소자(510)와 베이스(520)를 포함한다.
본 발명의 다른 실시예에서, 자기저항 소자(510)는 자기저항 트랜지스터(500)의 이미터로써 역할을 할 수 있다.
본 발명의 다른 실시예에서, p-n 접합 다이오드가 실리콘 기판 상에 수동소자(즉, 콜렉터)(530)로써 형성될 수 있다.
본 발명의 다른 실시예에서, 오믹콘택층(531)이 수동소자(즉, 콜렉터)(530)의 하부면에 도포될 수 있다.
본 발명의 다른 실시예에서, 오믹콘택층(531)은 티타늄(Ti) 및/또는 금(Au) 중 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시예에서, 절연층(532)은 수동소자(즉, 콜렉터)(530)의 상부면에 형성되고, 자기저항 소자(510)는 절연층(532) 상에 형성될 수 있다.
본 발명의 다른 실시예에서, 자기저항 소자(510)는 스핀 밸브 자기저항 소자일 수 있다. 이 실시예에서, 스핀 밸브 자기저항 소자(510)는 인가된 자기장의 소 정의 세기에 따라 결정되는 가변저항을 제공할 수 있다.
본 발명의 다른 실시예에서, 베이스(520)는 자기저항 소자(즉, 이미터)(510))와 수동소자(즉, 콜렉터(530)) 사이에 게재되어, 자기저항 소자(510)가 수동소자(530)에 연결된다.
도 6은 본 발명의 다른 실시예에 따른 도 5에 도시된 자기저항 트랜지스터(500)의 베이스 전류(IB)의 특성곡선들(600, 610, 620, 630, 640)을 보여주는 그래프이다.
도 6을 참조하면, 본 발명의 다른 실시예에서, 세로축은 베이스 전류(IB)를 나타내며, 가로축은 베이스-콜렉터 전압(즉, 베이스 전압 바이어스)(VBC)을 나타낸다. 특성곡선들(600, 610, 620, 630, 640)은 주어진 이미터 전류(IE)에 대한 베이스 전류(IB)와 베이스 전압 바이어스(VBC) 사이의 관계를 보여준다. 도시된 바와 같이, 특성곡선들(600, 610, 620, 630, 640)에 대한 주어진 이미터 전류(IE)는 각각 0.1 ㎂, 0.5 ㎂, 1 ㎂, 1.5 ㎂, 2 ㎂이다.
도 7은 본 발명의 다른 실시예에 따른 도 5에 도시된 자기저항 트랜지스터(500)의 콜렉터 전류(IC)의 특성곡선(750)을 보여주는 그래프이다.
도 7을 참조하면, 본 발명의 다른 실시예에서, 세로축은 콜렉터 전류(IC)를 나타내며, 가로축은 베이스 전압 바이어스(VBC)를 나타낸다. 특성곡선(750)은 주어 진 이미터 전류(IE)에 대한 콜렉터 전류(IC)와 베이스 전압 바이어스(VBC) 사이의 관계를 보여준다. 도시된 바와 같이, 특성곡선(750)에 대한 주어진 이미터 전류(IE)는 각각 0.1 ㎂, 0.5 ㎂, 1 ㎂, 1.5 ㎂, 2 ㎂ 중 어느 하나이다. 따라서, 콜렉터 전류(IC)는 이미터 전류(IE)의 변화에 응답하여 변하지 않는다는 것을 관찰할 수 있다.
도 8은 본 발명의 다른 실시예에서 측정된 도 5에서의 베이스(520), 이미터(510) 및 콜렉터(530)의 전류 변동률을 보여주는 그래프이다.
도 8을 참조하면, 본 발명의 다른 실시예에서, 가로축은 전류변화(즉, IB, IC, 및/또는 IE의 변화)를 나타내며, 세로축은 인가된 자기장의 세기를 나타낸다. 도시된 바와 같이, 이미터 전류(IE)는 1 ㎃에서 0.97 ㎃로 감소하며, 이미터 전류(IE)의 전류 변동률은 3.1% 증가한다. 베이스 전류(IB)는 30.3 ㎂에서 62 ㎁로 감소하며, 베이스 전류(IB)에 대한 전류 변동률은 48,355% 증가한다. 콜렉터 전류(IC)는 0.97 ㎃에서 0.969 ㎃로 감소하며, 콜렉터 전류(IC)의 전류 변동률은 0.11% 증가한다. 이러한 결과들은 자기저항 트랜지스터의 베이스 전류(IB) 출력이 이미터 전류(IE) 입력의 변화에 응답하여 변하게 된다는 것을 또한 나타낸다.
도 5를 참조하면, 본 발명의 다른 실시예에서, 이미터(510), 베이스(520) 및/또는 콜렉터(530)이 반도체 기판 상에 형성된다.
본 발명의 다른 실시예에서, 반도체 기판은 실리콘 기반 기판일 수 있다.
본 발명의 다른 실시예에서, 반도체 기판은 GaAs 기판일 수 있다.
본 발명의 다른 실시예에서, 전술한 실시예들에서 구현된 층구조는 고품질의 구조일 것을 요하지 않으며, 복잡한 반도체 제조 공정이 필요하지 않다. 또한, 코팅 공정을 수행하는 데 종래의 기판, 예를 들어 유리 기판 및/또는 플라스틱 기판이 사용될 수 있다. 따라서, 반도체 기판이 자기저항 트랜지스터의 형성에 필요하지 않을 수도 있다.
도 9는 본 발명의 다른 실시예에 따른 자기저항 트랜지스터(900)의 개략도이다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 스핀 자기저항 트랜지스터(900)는 자기저항 소자(즉, 이미터)(310)와 수동소자(즉, 콜렉터)(330)를 포함한다.
본 발명의 다른 실시예에서, 자기저항 소자(310) 및/또는 수동소자(330)는 기판(300) 상에 도포 및/또는 적층 형성될 수 있다.
본 발명의 다른 실시예에서, 기판(300)은 유리 기판일 수 있다.
본 발명의 다른 실시예에서, 자기저항 소자(310)는 이미터 및 베이스 둘 다의 역할을 할 수 있으며, 수동소자(330)는 콜렉터로써 기판(300) 상에 형성된 저항기있 수 있다. 이 실시예에서, 자기저항 소자(310)는 인가된 자기장의 소정의 세기에 의해 결정되는 가변저항을 포함할 수 있다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 자기저항 소자(310)는 터널 자기저항 소자일 수 있다. 자기저항 소자(310)는 제1 강자성층(즉, 베이스)(320), 절연층(112) 및 제2 강자성층(113)을 더 포함할 수 있다. 도 9도에 도시된 바와 같이, 제1 강자성층(320)은 수동소자(330)와 연결되어 베이스를 형성한다. 베이스(즉, 강자성층(320))는 이미터(즉, 자기저항 소자(310))와 콜렉터(즉, 수동소자(330)) 사이에 게재되어, 이미터를 콜렉터(즉, 수동소자(130))에 연결시킨다.
본 발명의 다른 실시예에서, 도 9에 도시된 스핀 자기저항 트랜지스터(900)는 도 1에 도시된 자기저항 트랜지스터(100)와 유사하게 테스트하였다. 전압을 자기저항 트랜지스터(900)에 인가하고 스핀 자기저항 트랜지스터(900)의 반응에 관한 테스트에 대해 설명하기로 한다.
도 10은 본 발명의 다른 실시예에서 측정한 도 9에서의 베이스(320), 이미터(310) 및 콜렉터(330)의 전류 변동률을 보여주는 그래프이다.
도 9에 도시된 스핀 자기저항 트랜지스터(900)의 베이스 전류의 변동을 테스트하기 위하여, 928 ㎷의 이미터 전압과 464.65 ㎷의 베이스 전압을 스핀 자기저항 트랜지스터(900)의 이미터(310)와 콜렉터(330)에 인가하였다. 여기서, 이미터 전압과 베이스 전압은 단지 예시적인 목적으로 사용되었을 뿐이며, 어떠한 전압도 스핀 자기저항 트랜지스터(900)를 테스트하는 데 사용할 수 있다.
도 10을 참조하면, 가로축은 전류의 레벨을 나타내며, 세로축은 인가된 자기장의 세기를 나타낸다. 도 10에 도시된 바와 같이, 인가된 자기장의 소정의 세기하에서, 베이스 전류의 변동률은 9,837% 증가한다. 따라서, 기판에 도포공정을 수행하여 형성된 자기저항 트랜지스터(즉, 도 9에서 기판(300) 상에 형성된 스핀 자기 저항 트랜지스터(900))는 이미터 전류(IE)에 따라 변동하는 베이스 전류(IB) 출력을 가진다. 또한, 전류 변동률의 크기는 종래의 트랜지스터들의 공정 한계를 극복할 수 있으며, 따라서 성능을 향상시키면서 제조단가를 줄일 수 있다.
본 발명의 다른 실시예에서, 전술한 실시예들에서 구현된 자기저항 소자는 터널 자기저항 소자, 스핀 밸브 소자 및/또는 자이언트(giant) 자기저항 소자일 수 있다.
본 발명의 다른 실시예에서, 전술한 실시예들에서 설명한 바와 같이 p-n 접합 다이오드 및/또는 쇼트키 다이오드 뿐만 아니라, 수동소자(즉, 콜렉터), 예를 들어 도 9의 수동소자(300)는 어떠한 종류의 다이오드 및/또는 저항기를 포함한다.
본 발명의 다른 실시예에서, 다이오드는 p-n 접합 다이오드, p-i-n 다이오드, 쇼트키 다이오드, 수평 도핑 장벽 다이오드(planar-doped-barrier diode), 터널 다이오드, 공명-터널링 다이오드, 밴드간 공명 터널링 다이오드(resonant-interband-tunneling diode), 실공간 전달 다이오드(real-space-transfer diode), 이종구조 열전자 다이오드(heterostructure hot-electron diode), 충격-이온화-애벌런치 천이시간 다이오드(impact-ionization-avalanche transit-time diode), 장벽-주입 통과시간 다이오드(barrier-injection transit-time diode), p-i-n 포토다이오드, 쇼트키 장벽 포토다이오드 및/또는 애벌런치 포토다이오드 중 적어도 하나를 포함한다.
본 발명의 다른 실시예에서, 자기저항 트랜지스터의 다른 소자들은 반도체 제조공정으로 형성할 수 있다. 따라서, 이미터, 베이스 및/또는 콜렉터는 반도체 기판 및/또는 다른 형태의 기판 상에 형성할 수 있다. 반도체 기판은 실리콘 기판 및/또는 GaAs 기판을 포함한다. 따라서, 자기저항 트랜지스터의 전류 입력(즉, 콜렉터에서), 해당 전류 출력(즉, 이미터에서) 및 베이스 전류 변동률이 증가된다.
본 발명의 실시예들을 설명하였으나, 본 발명은 많은 방법으로 변형이 가능하다는 것은 당연하다. 예를 들어, 다양한 도면들은 다양한 자기저항 트랜지스터 예들의 측정된 전류 특성의 그래프를 나타낸다. 그러나, 이러한 그래프들이 특정 예로써 사용되더라도, 입력 전류, 전압 및/또는 저항은 다양한 자기저항 트랜지스터들을 테스트하는 데 사용될 수 있는 것으로 이해하여야 한다.
이러한 변형은 본 발명의 실시예들의 사상 및 범위를 벗어나지 않는 것으로 여겨지며, 이러한 모든 변경은 청구항들의 범위 내에 포함된다는 것은 본 기술이 속하는 기술분야의 통상의 지식을 가진 자에게는 당연할 것이다.
이상에서 살펴본 바와 같이 본원 발명은 이미터로 사용되며 자기장의 세기에 좌우되는 가변저항을 가지는 자기저항 소자와, 콜렉터로 사용되는 수동소자와, 상기 이미터와 상기 콜렉터 사이에 위치하며, 상기 이미터와 상기 콜렉터를 연결하기 위한 베이스를 포함하여 이루어진 자기저항 트랜지스터를 제공함으로써, 전류 변동률의 크기를 증가시켜 종래의 트랜지스터들의 공정 한계를 극복할 수 있으며, 따라서 성능을 향상시키면서 제조단가를 줄일 수 효과가 있다.

Claims (27)

  1. 이미터로 사용되며, 자기장의 세기에 좌우되는 가변저항을 가지는 자기저항 소자;
    콜렉터로 사용되는 수동소자; 및
    상기 이미터와 상기 콜렉터 사이에 위치하며, 상기 이미터와 상기 콜렉터를 연결하기 위한 베이스를 포함하여 이루어진 것을 특징으로 하는 자기저항 트랜지스터.
  2. 제1항에 있어서,
    상기 자기저항 소자는 적어도 하나의 자기 필름을 포함하는 것을 특징으로 하는 자기저항 트랜지스터.
  3. 제1항에 있어서,
    상기 자기저항 소자는 터널 자기저항 소자, 스핀 밸브 자기저항 소자, 및 거대 자기저항 소자 중 적어도 하나를 포함하는 것을 특징으로 하는 자기저항 트랜지스터.
  4. 제1항에 있어서,
    상기 수동소자는 다이오드 및 저항기 중 적어도 하나를 포함하는 것을 특징 으로 하는 자기저항 트랜지스터.
  5. 제4항에 있어서,
    상기 다이오드는 p-n 접합 다이오드, p-i-n 다이오드, 쇼트키 다이오드, 수평 도핑 장벽 다이오드(planar-doped-barrier diode), 터널 다이오드, 공명-터널링 다이오드, 밴드간 공명 터널링 다이오드(resonant-interband-tunneling diode), 실공간 전달 다이오드(real-space-transfer diode), 이종구조 열전자 다이오드(heterostructure hot-electron diode), 충격-이온화-애벌런치 천이시간 다이오드(impact-ionization-avalanche transit-time diode), 장벽-주입 통과시간 다이오드(barrier-injection transit-time diode), p-i-n 포토다이오드, 쇼트키 장벽 포토다이오드 및/또는 애벌런치 포토다이오드 중 적어도 하나를 포함하는 것을 특징으로 하는 자기저항 트랜지스터.
  6. 제1항에 있어서,
    상기 콜렉터에 연결된 오믹콘택층을 더 포함하는 것을 특징으로 하는 자기저항 트랜지스터.
  7. 제1항에 있어서,
    상기 이미터, 상기 베이스 및 상기 콜렉터 중 적어도 하나는 기판의 동일평면 상에 형성되는 것을 특징으로 하는 자기저항 트랜지스터.
  8. 제7항에 있어서,
    상기 이미터, 상기 베이스 및 상기 콜렉터 중 적어도 하나는 상기 기판 상에 적층되는 것을 특징으로 하는 자기저항 트랜지스터.
  9. 제1항에 있어서,
    상기 콜렉터는 제2 자기저항 소자인 것을 특징으로 하는 자기저항 트랜지스터.
  10. 제1항에 있어서,
    상기 콜렉터는 상기 자기장에 좌우되는 제2 가변저항을 가지는 것을 특징으로 하는 자기저항 트랜지스터.
  11. 제1항에 있어서, 적어도 하나의 자기 필름이 상기 콜렉터 상에 도포되는 것을 특징으로 하는 자기저항 트랜지스터.
  12. 콜렉터로 사용되는 수동소자; 및
    제1 영역과 제2 영역을 가지며, 자기장의 소정의 세기에 좌우되는 가변저항을 가지는 자기저항 소자를 포함하여 이루어지며,
    상기 제1 영역은 상기 수동소자와 인접하며, 상기 수동소자를 상기 제2 영역 과 연결시키는 것을 특징으로 하는 자기저항 트랜지스터.
  13. 제12항에 있어서,
    상기 자기저항 소자는 적어도 하나의 자기 필름을 포함하는 것을 특징으로 하는 자기저항 트랜지스터.
  14. 제12항에 있어서, 상기 적어도 하나의 자기 필름은 상기 수동소자에 인접한 강자성층을 포함하는 것을 특징으로 하는 자기저항 트랜지스터.
  15. 제14항에 있어서, 상기 강자성층은 상기 제1 영역인 것을 특징으로 하는 자기저항 트랜지스터.
  16. 제12항에 있어서,
    상기 제1 영역은 베이스이며, 상기 제2 영역은 이미터인 것을 특징으로 하는 자기저항 트랜지스터.
  17. 제12항에 있어서,
    상기 자기저항 소자는 터널 자기저항 소자, 스핀 밸브 자기저항 소자, 및 거대 자기저항 소자 중 적어도 하나를 포함하는 것을 특징으로 하는 자기저항 트랜지스터.
  18. 제12항에 있어서,
    상기 수동소자는 다이오드 및 트랜지스터 중 적어도 하나를 포함하는 것을 특징으로 하는 자기저항 트랜지스터.
  19. 제18항에 있어서,
    상기 다이오드는 p-n 접합 다이오드, p-i-n 다이오드, 쇼트키 다이오드, 수평 도핑 장벽 다이오드(planar-doped-barrier diode), 터널 다이오드, 공명-터널링 다이오드, 밴드간 공명 터널링 다이오드(resonant-interband-tunneling diode), 실공간 전달 다이오드(real-space-transfer diode), 이종구조 열전자 다이오드(heterostructure hot-electron diode), 충격-이온화-애벌런치 천이시간 다이오드(impact-ionization-avalanche transit-time diode), 장벽-주입 통과시간 다이오드(barrier-injection transit-time diode), p-i-n 포토다이오드, 쇼트키 장벽 포토다이오드 및/또는 애벌런치 포토다이오드 중 적어도 하나를 포함하는 것을 특징으로 하는 자기저항 트랜지스터.
  20. 제12항에 있어서,
    상기 수동소자에 연결된 오믹콘택층을 더 포함하는 것을 특징으로 하는 자기저항 트랜지스터.
  21. 제20항에 있어서,
    상기 오믹콘택층은 외부 전기 전도성을 증가시키는 것을 특징으로 하는 자기저항 트랜지스터.
  22. 제21항에 있어서,
    상기 수동소자 및 상기 자기저항 소자는 기판의 동일 평면 상에 형성되는 것을 특징으로 하는 자기저항 트랜지스터.
  23. 제22항에 있어서,
    상기 수동소자 및 상기 자기저항 소자는 상기 기판 상에 적층되는 것을 특징으로 하는 자기저항 트랜지스터.
  24. 이미터로 사용되며, 자기장의 소정 세기에 좌우되는 가변저항을 가지는 자기저항 소자를 포함하는 것을 특징으로 하는 자기저항 트랜지스터.
  25. 제25항에 있어서,
    콜렉터로 사용되는 수동소자; 및
    상기 이미터와 상기 콜렉터 사이에 위치하며, 상기 이미터와 상기 콜렉터를 연결하기 위한 베이스를 더 포함하는 것을 특징으로 하는 자기저항 트랜지스터.
  26. 자기저항 트랜지스터의 이미터 및 베이스 중 적어도 하나를 포함하는 적어도 하나의 영역에서 저항을 결정하는 소정 세기의 자기장을 인가하는 단계를 포함하는 것을 특징으로 하는 자기저항 트랜지스터에서 전류를 제어하기 위한 방법.
  27. 청구항 제27항의 방법을 수행하는 자기저항 트랜지스터.
KR1020050087022A 2004-09-16 2005-09-16 자기저항 트랜지스터 및 그 방법 KR100814165B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/942,114 US7372117B2 (en) 2004-09-16 2004-09-16 Magneto-resistance transistor and method thereof
US10/942,114 2004-09-16

Publications (2)

Publication Number Publication Date
KR20060051404A true KR20060051404A (ko) 2006-05-19
KR100814165B1 KR100814165B1 (ko) 2008-03-14

Family

ID=36011832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050087022A KR100814165B1 (ko) 2004-09-16 2005-09-16 자기저항 트랜지스터 및 그 방법

Country Status (6)

Country Link
US (3) US7372117B2 (ko)
JP (1) JP4574368B2 (ko)
KR (1) KR100814165B1 (ko)
DE (1) DE102005043328A1 (ko)
FR (1) FR2876837A1 (ko)
NL (1) NL1029942C2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372117B2 (en) * 2004-09-16 2008-05-13 Industrial Technology Research Institute Magneto-resistance transistor and method thereof
US7269061B2 (en) * 2005-10-17 2007-09-11 Northern Lights Semiconductor Corp. Magnetic memory
US20090134382A1 (en) * 2007-11-27 2009-05-28 International Business Machines Corporation Multilevel logic ballistic deflection transistor
US8890260B2 (en) * 2009-09-04 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Polysilicon design for replacement gate technology
JP2011216706A (ja) * 2010-03-31 2011-10-27 Asahi Kasei Electronics Co Ltd 赤外線センサ
US10892299B2 (en) 2018-07-31 2021-01-12 International Business Machines Corporation Magnetic field controlled transistor

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911468A (en) * 1970-05-22 1975-10-07 Kyoichiro Fujikawa Magnetic-to-electric conversion semiconductor device
WO1993011569A1 (en) * 1991-12-03 1993-06-10 Nippondenso Co., Ltd. Magnetoresistant element and manufacturing process thereof
JP3253696B2 (ja) * 1992-09-11 2002-02-04 株式会社東芝 磁気抵抗効果素子
US5565695A (en) * 1995-04-21 1996-10-15 Johnson; Mark B. Magnetic spin transistor hybrid circuit element
US6741494B2 (en) 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
JP3217703B2 (ja) * 1995-09-01 2001-10-15 株式会社東芝 磁性体デバイス及びそれを用いた磁気センサ
GB9608716D0 (en) * 1996-04-26 1996-07-03 Isis Innovation Spin transistor
JPH10284765A (ja) * 1997-04-04 1998-10-23 Nippon Steel Corp 電圧駆動型スピンスイッチ
JP3556457B2 (ja) * 1998-02-20 2004-08-18 株式会社東芝 スピン依存伝導素子とそれを用いた電子部品および磁気部品
DE69923386T2 (de) * 1998-05-13 2005-12-22 Sony Corp. Bauelement mit magnetischem Material und Adressierverfahren dafür
GB0006142D0 (en) * 2000-03-14 2000-05-03 Isis Innovation Spin transistor
WO2001093286A1 (fr) * 2000-05-31 2001-12-06 Migaku Takahashi Couche mince magnetique, son procede de production, son procede d'evaluation et tete magnetique dans laquelle elle est utilisee, dispositif d'enregistrement magnetique et dispositif magnetique
JP3682208B2 (ja) * 2000-06-30 2005-08-10 株式会社東芝 スピンバルブトランジスター
US6954372B2 (en) * 2001-01-19 2005-10-11 Matsushita Electric Co., Ltd. Magnetic storage element, production method and driving method therefor, and memory array
JP2002305335A (ja) 2001-04-06 2002-10-18 Toshiba Corp スピンバルブトランジスタ
JP2002334585A (ja) 2001-05-02 2002-11-22 Sony Corp 半導体記憶装置
JP3621367B2 (ja) 2001-09-17 2005-02-16 株式会社東芝 スピントランジスタ
DE10149737A1 (de) 2001-10-09 2003-04-24 Infineon Technologies Ag Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
JP4162888B2 (ja) 2001-12-17 2008-10-08 独立行政法人科学技術振興機構 スピンバルブトランジスタ
JP2003289163A (ja) * 2002-03-28 2003-10-10 Toshiba Corp スピンバルブトランジスタ
KR100829556B1 (ko) * 2002-05-29 2008-05-14 삼성전자주식회사 자기 저항 램 및 그의 제조방법
JP3571034B2 (ja) * 2002-06-18 2004-09-29 独立行政法人 科学技術振興機構 磁気抵抗ランダムアクセスメモリー装置
JP2004079936A (ja) 2002-08-22 2004-03-11 Fujitsu Ltd 強磁性トンネル接合を有する積層膜、その製造方法、磁気センサ、磁気記録装置、及び、磁気メモリ装置
FR2848727B1 (fr) * 2002-12-13 2005-02-18 Thales Sa Transistor a vanne de spin a haut rendement
US6794697B1 (en) * 2003-10-01 2004-09-21 Hewlett-Packard Development Company, L.P. Asymmetric patterned magnetic memory
JP3811157B2 (ja) * 2003-12-26 2006-08-16 株式会社東芝 スピン偏極エミッタ
US7372117B2 (en) * 2004-09-16 2008-05-13 Industrial Technology Research Institute Magneto-resistance transistor and method thereof

Also Published As

Publication number Publication date
KR100814165B1 (ko) 2008-03-14
NL1029942C2 (nl) 2009-05-11
US7372117B2 (en) 2008-05-13
FR2876837A1 (fr) 2006-04-21
US20080203504A1 (en) 2008-08-28
US7531883B2 (en) 2009-05-12
JP4574368B2 (ja) 2010-11-04
JP2006086491A (ja) 2006-03-30
US20060054931A1 (en) 2006-03-16
NL1029942A1 (nl) 2006-03-20
DE102005043328A1 (de) 2006-03-30
US20070063298A1 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
US5416353A (en) Netoresistance effect element
US5747859A (en) Magnetic device and magnetic sensor using the same
JP4058344B2 (ja) 半導体接点を備える半導体素子
KR100814165B1 (ko) 자기저항 트랜지스터 및 그 방법
JP2005501404A (ja) 磁気抵抗装置および電子装置
US5962905A (en) Magnetoresistive element
US9121899B2 (en) Semiconductor device
Kumar et al. Low-field magnetocurrent above 200% in a spin-valve transistor at room temperature
US7238541B2 (en) Method of incorporating magnetic materials in a semiconductor manufacturing process
US6303941B1 (en) Integrated asymmetric resonant tunneling diode pair circuit
CN111010096B (zh) 基于负阻效应器件实现磁电阻比值放大的电路结构
US7277320B2 (en) Magnetic memory device, sense amplifier circuit and method of reading from magnetic memory device
KR100795246B1 (ko) 스핀 트랜지스터 및 그 형성 방법
CN100426521C (zh) 自旋晶体管
US5514899A (en) Dual-emitter lateral magnetometer
CN100495752C (zh) 一种磁致电阻晶体管
KR101041372B1 (ko) ＩｎＳｂ 기반 스위칭 소자 및 그의 형성 방법
TWI241044B (en) Magneto-resistance transistor
US9136398B2 (en) Bipolar magnetic junction transistor with magnetoamplification and applications of same
JP2007536746A (ja) 量子ドットに対する強磁性体の影響
Behet et al. High-performance InAs quantum well based Corbino magnetoresistive sensors on germanium substrates
JPH11154388A (ja) 磁気抵抗メモリ素子
Van’T Erve et al. A Highly Sensitive Spin-Valve Transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140225

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee