FR2876837A1 - Transistor a magnetoresistance et procede pour sa fabrication - Google Patents
Transistor a magnetoresistance et procede pour sa fabrication Download PDFInfo
- Publication number
- FR2876837A1 FR2876837A1 FR0509104A FR0509104A FR2876837A1 FR 2876837 A1 FR2876837 A1 FR 2876837A1 FR 0509104 A FR0509104 A FR 0509104A FR 0509104 A FR0509104 A FR 0509104A FR 2876837 A1 FR2876837 A1 FR 2876837A1
- Authority
- FR
- France
- Prior art keywords
- transistor
- magnetoresistance
- diode
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title description 8
- 230000005291 magnetic effect Effects 0.000 claims abstract description 35
- 230000008878 coupling Effects 0.000 claims abstract description 8
- 238000010168 coupling process Methods 0.000 claims abstract description 8
- 238000005859 coupling reaction Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 18
- 230000000694 effects Effects 0.000 claims description 12
- 230000005294 ferromagnetic effect Effects 0.000 claims description 9
- 239000002784 hot electron Substances 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000005641 tunneling Effects 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 abstract description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000005381 potential energy Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001313 Cobalt-iron alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 230000005290 antiferromagnetic effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H01L29/82—
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Bipolar Transistors (AREA)
Abstract
Un transistor à magnétorésistance (100, 500) comprenant un élément magnétorésistant (110, 310, 510) qui peut fonctionner comme émetteur et un élément passif (130, 330, 530) qui peut fonctionner comme collecteur. La base (120, 320, 520) peut être interposée entre l'élément passif (130, 330, 530) et l'élément magnétorésistant (110, 310, 510), couplant ainsi l'élément passif (130, 330, 530) à l'élément magnétorésistant (110, 310, 510). Un champ magnétique d'une intensité donnée peut être appliqué à au moins une partie du transistor à magnétorésistance (100, 500), l'intensité donnée déterminant une résistance dans la au moins une partie du transistor à magnétorésistance (100, 500). Ainsi, en ajustant l'intensité donnée du champ magnétique, la résistance peut être ajustée. En conséquence, différentes entrées de courant d'émetteur peuvent être atteintes avec une tension fixe. En outre, un courant de base peut varier avec une variation régulée de l'entrée de courant d'émetteur.
Description
TRANSISTOR A MAGNETORESISTANCE ET PROCEDE POUR SA
FABRICATION
La présente invention concerne un transistor, et, plus particulièrement, un transistor à magnétorésistance et un procédé pour sa fabrication.
Les transistors à spin classiques peuvent être des dispositifs électroniques qui peuvent utiliser un champ magnétique pour commander un courant électrique. L'effet de transistors à spin peut être similaire à l'effet de transistors classiques. Un électron peut avoir deux états de spin: spin haut et spin bas. Les états de spin de l'électron peuvent être des paramètres de commande dans des transistors classiques.
Les transistors à spin classiques peuvent avoir un paramètre de commande additionnel, à savoir un champ magnétique. Le champ magnétique utilisé par un transistor à spin classique peut commander le courant électrique en manipulant les états de spin des électrons. Ainsi, les dispositifs électroniques comprenant des transistors à spin classiques peuvent avoir une fonctionnalité accrue comparés à des dispositifs électroniques ne comprenant que des transistors classiques.
Les transistors à spin classiques peuvent comprendre une structure de barrière d'énergie bi-potentielle (à savoir deux barrières d'énergie de potentiel peuvent être combinées avec un dispositif magnétorésistant dans le transistor à spin classique). Les structures de barrière d'énergie bipotentielle peuvent être configurées pour permettre à un courant magnétoélectrique de passer à travers le transistor à spin classique.
D'autres transistors à spin classiques peuvent comprendre un premier et un second substrats en silicium dopés par des ions de type n placés de telle sorte que chaque substrat soit orienté vers l'autre. Le premier et un second substrats en silicium dopés par des ions de type n peuvent être mis a adhérer sous vide pour former un émetteur et un collecteur, respectivement. Une soupape à spin métallique (à savoir une base) peut être placée entre les premier et second substrats en silicium dopés par des ions de type n.
Le transistor à spin classique peut en outre comprendre deux paires de couches. La première paire de couches peut comprendre un émetteur (à savoir le premier substrat en silicium dopé par des ions de type n) et une base (à savoir la soupape à spin métallique), la paire de couches étant formée de platine (Pt) et de cobalt (Co), respectivement. La seconde paire de couches peut comprendre une base à collecteur (à savoir le second substrat en silicium dopé par des ions de type n), la paire de couches étant formée de cuivre (Cu) et de Co, respectivement. Les première et seconde paires de couches décrites ci-dessus peuvent former une structure de diode à effet Schottky.
Lorsqu'une polarisation de tension directe est appliquée à l'émetteur (à savoir le premier substrat en silicium dopé par des ions de type n) et à la base (à savoir la soupape à spin métallique), les électrons chauds peuvent excéder un seuil de la barrière d'énergie et peuvent circuler à travers la barrière d'énergie et vers l'intérieur du collecteur. La conduction des électrons chauds peut dépendre du fait que les magnétisations des deux couches en Co (à savoir les deux 2876837 3 barrières de potentiel) incluses dans la soupape à spin métallique ont un même sens ou non.
Si le champ magnétique externe est petit, les états des deux couches en Co peuvent être anti-parallèles. Dans ce cas, les électrons de spin haut ou de spin bas peuvent être à diffusion inélastique de spin et l'intensité de courant du collecteur peut être relativement petite.
Si le champ magnétique externe est suffisamment grand pour aligner les magnétisations des deux couches en Co en parallèle, la probabilité de circulation des électrons de spin haut peut augmenter, augmentant ainsi le courant électrique. Avec des transistors à spin classiques, un taux de fluctuation de courant de plus de 200 % du courant magnéto-électrique peut être obtenu à température ambiante. Toutefois, la sortie de courant électrique de transistors à spin classiques peut être petite, limitant ainsi leur utilisation dans des applications de faible courant (par exemple dans une gamme de 1,287 pA à 44 pA). En outre, les transistors à spin classiques peuvent être plus difficiles à miniaturiser.
Un autre transistor à spin classique peut comprendre une couche à tunnel magnétique formée comme base adjacente à un collecteur, le collecteur étant formé par un substrat en GaAs de type n. Le transistor à spin classique peut être une structure de diode à effet Schottky. Une couche en aluminium peut être formée sur la base et peut être oxydée en une couche en oxyde d'aluminium (Al2O3). Une couche d'émetteur peut être formée sur la couche en oxyde d'aluminium, formant ainsi une autre structure de diode à effet Schottky. La structure décrite ci-dessus peut réduire les problèmes existants dans la fabrication de transistors à spin classiques, comprenant la miniaturisation et/ou le taux accru de fluctuation de courant magnéto-électrique. A titre d'exemple, par ce procédé, un taux de fluctuation de courant de plus de 3 400 % à basse température (par exemple 77 Kelvin) peut être atteint. Toutefois, le substrat en GaAs peut avoir un coût supérieur et/ou la couche en oxyde d'aluminium peut ne pas se former sous forme de couche uniforme. En outre, le transistor à spin classique décrit ci-dessus peut requérir une entrée de faible courant électrique de façon à réduire ou à empêcher un endommagement de l'oxyde d'aluminium inclus dans la couche en oxyde d'aluminium. En conséquence, puisque seule une entrée de faible courant électrique peut être utilisée avec le transistor à spin classique décrit ci-dessus, la sortie de courant électrique du transistor à spin classique peut également être à faible courant, limitant ainsi leur utilisation à des applications de faible courant. En outre, le transistor à spin classique décrit ci-dessus peut avoir l'exigence additionnelle de ne fonctionner qu'à des basses températures afin d'assurer un taux de fluctuation de courant magnéto-électrique acceptable.
Encore un autre transistor à spin classique peut comprendre un transistor à effet tunnel magnétique, qui peut augmenter la température de fonctionnement du transistor à spin de barrière d'énergie bi-potentielle. A température ambiante, le transistor à spin classique peut fournir jusqu'à 1 gA de courant électrique de sortie et/ou le taux de fluctuation de courant magnéto-électrique peut augmenter jusqu'à 64 %. Dans ce transistor à spin classique, une couche en alliage de cobalt-fer (Co84Fe16) de 3 nm peut être formée comme base d'un émetteur formé d'un substrat en GaAs de type n. Une couche en aluminium oxydée en une couche en oxyde d'aluminium peut être formée sur la couche en alliage de cobaltfer (à savoir la base). Une couche en (Co84Fe16) de 5 nm peut être formée comme l'émetteur de la couche en oxyde d'aluminium. Une couche d'ancrage peut être déposée sur l'émetteur. La couche d'ancrage peut comprendre du Ir22Mn78 anti-ferromagnétique. La couche d'ancrage peut être capable d'ancrer le dipôle magnétique de l'émetteur. La couche d'ancrage peut être couverte d'une couche en tantale (Ta) de 5 nm. Le dipôle magnétique de la base peut être modifié sans affecter le dipôle magnétique de l'émetteur. Ainsi, la direction de spin du de l'électron d'injection peut être régulée.
Toutefois, le transistor à spin classique décrit ci-dessus peut comprendre un substrat en GaAs. Le substrat en GaAs peut être coûteux. En outre, la couche en oxyde d'aluminium peut ne pas être formée sous forme de couche uniforme. Puisque le dispositif magnétorésistant ayant un taux de fluctuation de courant supérieur peut requérir une couche de qualité supérieure (à savoir uniforme), la complexité du procédé de fabrication peut augmenter comme une couche en oxyde d'aluminium plus uniforme peut être difficile à produire.
Un mode de réalisation donné à titre d'exemple de la présente invention est un transistor à magnétorésistance comprenant un élément magnétorésistant utilisé comme émetteur, l'élément magnétorésistant comprenant une résistance ajustable basée sur une intensité donnée d'un champ magnétique, un élément passif utilisé comme collecteur, et une base, interposée entre l'émetteur et le collecteur, pour coupler l'émetteur et le collecteur.
Un autre mode de réalisation donné à titre d'exemple de la présente invention est un transistor à magnétorésistance comprenant un élément passif utilisé comme collecteur, et un élément magnétorésistant comprenant une première partie et une seconde partie, l'élément magnétorésistant comprenant une résistance ajustable basée sur une intensité donnée d'un champ magnétique, dans lequel la première partie est adjacente à l'élément passif, la première partie couplant l'élément passif à la seconde partie.
Un autre mode de réalisation donné à titre d'exemple de la présente invention est un transistor à magnétorésistance, comprenant un élément magnétorésistant utilisé comme émetteur, l'élément magnétorésistant comprenant une résistance ajustable basée sur une intensité donnée d'un champ magnétique.
Un autre mode de réalisation donné à titre d'exemple de la présente invention est un procédé de commande du courant électrique dans un transistor, comprenant l'application d'un champ magnétique d'une intensité donnée, l'intensité donnée déterminant une résistance dans au moins une partie du transistor.
La présente invention ressortira de la description détaillée de modes de réalisation donnés à titre d'exemple de celle-ci en référence aux dessins annexés, dans lesquels: la figure 1 illustre une vue schématique d'un transistor à magnétorésistance 100 selon un mode de réalisation donné à titre d'exemple de la présente invention.
La figure 2 est un graphique illustrant des courbes caractéristiques du courant de base IB de la figure 1 selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
La figure 3 est un graphique illustrant une courbe caractéristique du courant de collecteur Ic de la figure 1 selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
La figure 4 est un graphique illustrant le taux de fluctuation de courant de la base, de l'émetteur et du collecteur de la figure 1 tel que mesuré dans un autre mode de réalisation donné à titre d'exemple de la présente invention.
La figure 5 illustre une vue schématique d'un transistor à magnétorésistance selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
La figure 6 est un graphique illustrant des courbes caractéristiques du courant de base IB du transistor à magnétorésistance de la figure 5 selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
La figure 7 est un graphique illustrant une courbe caractéristique du courant de collecteur le du transistor à magnétorésistance de la figure 5 selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
La figure 8 est un graphique illustrant un taux de fluctuation de courant de la base, de l'émetteur et du collecteur de la figure 5 mesuré selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
La figure 9 illustre une vue schématique d'un transistor à magnétorésistance de spin selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
La figure 10 est un graphique illustrant le taux de fluctuation de courant de la base, de l'émetteur et du collecteur de la figure 9 tel que mesuré dans un autre exemple de la présente invention.
Ci-après, on décrira des modes de réalisation donnés à titre d'exemple de la présente invention en détail en référence aux dessins annexés.
La figure 1 illustre une vue schématique d'un transistor à magnétorésistance 100 selon un mode de réalisation donné à titre d'exemple de la présente invention.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en se référant à la figure 1, le transistor à magnétorésistance 100 peut comprendre un élément magnétorésistant 110, un élément passif 130 et/ou une couche de contact ohmique 131. Comme montré sur la figure 1, l'élément magnétorésistant 110, l'élément passif 130 et/ou la couche de contact ohmique 131 peuvent être empilés. En outre, l'élément magnétorésistant 110, l'élément passif 130 et/ou la couche de contact ohmique 131 peuvent être formés sur un plan du transistor à magnétorésistance 100.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'élément magnétorésistant 110 peut être un émetteur.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'élément passif 130 peut être un collecteur.
Dans un autre mode de réalisation donné à titre 5 d'exemple de la présente invention, l'élément passif 130 peut être une diode à jonction p- n.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, la couche de contact ohmique 131 peut être revêtue sur une surface inférieure de l'élément passif 130.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, la couche de contact ohmique 131 peut comprendre au moins l'un parmi le titane (Ti) et/ou l'or (Au).
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'élément magnétorésistant 110 peut comprendre une résistance ajustable, la résistance ajustable étant basée sur une intensité donné d'un champ magnétique appliqué.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'élément magnétorésistant 110 peut comprendre un élément tunnel magnétique comprenant une première couche ferromagnétique 111, une couche isolante 112 et une seconde couche ferromagnétique 113. La première couche ferromagnétique 111 peut se connecter à l'élément passif 130, formant ainsi la base 120. La base 120, comme montrée sur la figure 1, peut être interposée entre l'émetteur (à savoir l'élément magnétorésistant 110) et un collecteur (à savoir l'élément passif 130), de telle sorte que l'émetteur est couplé au collecteur (à savoir l'élément passif 130).
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, un courant d'émetteur IE entré peut résulter d'une tension émetteur à base VEB divisée par une résistance de l'élément magnétorésistant 110. Ainsi, l'élément magnétorésistant 110 (à savoir l'émetteur) peut former une résistance ajustable. La résistance ajustable peut être basée sur une intensité donnée d'un champ magnétique appliqué. Le courant d'émetteur IE entré peut affecter un courant de base IB et un courant de collecteur IC.
La figure 2 est un graphique illustrant des courbes caractéristiques 200, 210, 220 et 230 du courant de base IB de la figure 1 selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en se référant à la figure 2, l'axe des ordonnées (à savoir l'axe des y) peut représenter le courant de base IB, alors que l'axe des abscisses (à savoir l'axe des x) peut représenter la tension base à collecteur (à savoir la polarisation de tension de base) VBC. Les courbes caractéristiques 200, 210, 220 et 230 peuvent illustrer une relation entre le courant de base IB et la polarisation de tension de base VBC sur la base d'un courant d'émetteur IE donné. Comme montré, le courant d'émetteur IE donné pour les courbes caractéristiques 200, 210, 220 et 230 peut être de 0,1 A, 0,5 gA, 1 gA et 2 A, respectivement.
La figure 3 est un graphique illustrant une courbe caractéristique 350 du courant de collecteur IC de la figure 1 selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en se référant à la figure 3, l'axe des ordonnées peut représenter le courant de collecteur IC alors que l'axe des abscisses peut représenter la polarisation de tension de base VBC. La courbe caractéristique 350 peut illustrer une relation entre le courant de collecteur IC et la polarisation de tension de base VBC sur la base d'un courant d'émetteur IE donné. Comme montré, le courant d'émetteur IE donné pour la courbe caractéristique 350 peut être l'un quelconque parmi 0,1 A, 0,5 A, 1 pA et 2 A, respectivement. Ainsi, il peut être observé que le courant de collecteur IC peut ne pas changer en réponse à un changement du courant d'émetteur IE.
La figure 4 est un graphique illustrant le taux de fluctuation de courant de la base 120, de l'émetteur 110 et du collecteur 130 de la figure 1 tel que mesuré dans un autre mode de réalisation donné à titre d'exemple de la présente invention.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en se référant à la figure 4, l'axe des abscisses peut représenter une variation de courant alors que l'axe des ordonnées peut représenter une intensité donnée d'un champ magnétique.
Comme montré, à une intensité donnée d'un champ magnétique, le courant d'émetteur IE peut diminuer de 1,08 A à 0,97 A, et le taux de fluctuation de courant pour le courant d'émetteur IE peut augmenter de 11, 3 %. Le courant de base IB peut diminuer de 0,123 pA à 1,54 nA, et le taux de fluctuation de courant pour le courant de base IB peut augmenter de 6 400 %. En outre, le courant de collecteur le peut diminuer de 0,97 pA à 0,953 A, et le taux de fluctuation de courant pour le courant de collecteur Inn peut augmenter de 1,79 %. Ces résultats peuvent indiquer que la sortie de courant de base IB du transistor à magnétorésistance peut changer en réponse à des changements de l'entrée du courant d'émetteur IE.
La figure 5 illustre une vue schématique d'un autre transistor à magnétorésistance 500 selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en se référant à la figure 5, le transistor à magnétorésistance 500 peut comprendre un élément magnétorésistant 510 et une base 520.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'élément magnétorésistant 510 peut fonctionner comme un émetteur du transistor à magnétorésistance 500.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, une diode à jonction p-n peut être formée sur le substrat en silicium en tant qu'élément passif 530 (à savoir un collecteur).
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, une couche de contact ohmique 531 peut être revêtue sur une surface inférieure de l'élément passif 530 (à savoir le collecteur).
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, la couche de contact ohmique 531 peut comprendre au moins l'un parmi le titane (Ti) et l'or (Au).
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, une couche isolante 532 peut être formée sur une surface supérieure de l'élément passif 530 (à savoir le collecteur) et un élément magnétorésistant 530 peut être formé sur la couche isolante 532.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'élément magnétorésistant 510 peut être un élément magnétorésistant à soupape à spin. Dans ce mode de réalisation, l'élément magnétorésistant à soupape à spin 510 peut former une résistance ajustable, la résistance ajustable étant déterminée par une intensité donnée d'un champ magnétique appliqué.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, la base 520 peut être interposée entre l'élément magnétorésistant 510 (à savoir l'émetteur) et l'élément passif 530 (à savoir le collecteur), couplant ainsi l'élément magnétorésistant 510 avec l'élément passif 530.
La figure 6 est un graphique illustrant des courbes caractéristiques 600, 610, 620, 630 et 640 du courant de base IB du transistor à magnétorésistance 500 de la figure 5 selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en se référant à la figure 6, l'axe des ordonnés peut représenter le courant de base IB alors que l'axe des abscisses peut représenter la tension base à collecteur (à savoir la polarisation de tension de base) VBC. Les courbes caractéristiques 600, 610, 620, 630 et 640 peuvent illustrer une relation entre le courant de base IB et la polarisation de tension de base VBC basés sur un courant d'émetteur IE donné. Comme montré, le courant d'émetteur IE donné pour les courbes caractéristiques 600, 610, 620, 630 et 640 peut être de 0,1 A, 0,5 A, 1 A, 1,5 gA et 2 A, respectivement.
La figure 7 est un graphique illustrant une courbe caractéristique 750 du courant de collecteur le du transistor à magnétorésistance 500 de la figure 5 selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en se référant à la figure 7, l'axe des ordonnés peut représenter le courant de collecteur Ic alors que l'axe des abscisses peut représenter la polarisation de tension de base VBC. La courbe caractéristique 750 peut illustrer une relation entre le courant de collecteur le et la polarisation de tension de base VBC basés sur un courant d'émetteur IE donné. Comme montré, le courant d'émetteur IE donné pour la courbe caractéristique 750 peut être l'un quelconque parmi 0,1 gA, 0,5 A, 1 A, 1,5 gA et 2 A, respectivement. Ainsi, il peut être observé que le courant de collecteur le peut ne pas changer en réponse à un changement du courant d'émetteur IE.
La figure 8 est un graphique illustrant un taux de fluctuation de courant de la base 520, de l'émetteur 510 et du collecteur 530 de la figure 5 mesuré selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en se référant à la figure 8, l'axe des abscisses peut représenter une variation de courant (à savoir une variation de IB, le et/ou IE), alors que l'axe des ordonnées peut représenter une intensité donnée d'un champ magnétique appliqué. Comme montré, le courant d'émetteur IE peut diminuer de 1 mA à 0,97 mA, et le taux de fluctuation de courant du courant d'émetteur IE peut augmenter de 3,1 %. Le courant de base IB peut diminuer de 30,3 gA à 62 nA, et le taux de fluctuation du courant de base IB peut augmenter de 48,355 %. Le courant de collecteur le peut diminuer de 0,97 mA à 0,969 mA, et le taux de fluctuation de courant du courant de collecteur le peut augmenter de 0,11 %. Ces résultats peuvent en outre indiquer que la sortie de courant de base IB du transistor à magnétorésistance peut changer en réponse à des changements de l'entrée de courant d'émetteur IE.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en se référant à la figure 5, l'émetteur 510, la base 520 et/ou le collecteur 530 peuvent être formés sur un substrat semi- conducteur.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, le substrat semi- conducteur peut être un substrat à base de silicium.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, le substrat semi-conducteur peut être un substrat en GaAs.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, puisque la structure de couche mise en oeuvre dans des modes de réalisation donnés à titre d'exemple décrits ci-dessus peut ne pas requérir une structure de haute qualité, un procédé de fabrication de semi-conducteur complexe peut ne pas être requis dans la formation des modes de réalisation donnés à titre d'exemple décrits ci-dessus. En outre, un substrat classique, par exemple un substrat en verre et/ou un substrat en matière plastique, peut être utilisé pour effectuer le procédé de revêtement. Ainsi, les substrats semi-conducteurs peuvent ne pas être requis dans la formation du transistor à magnétorésistance.
La figure 9 illustre une vue schématique d'un transistor à magnétorésistance à spin 900 selon un autre mode de réalisation donné à titre d'exemple de la présente invention.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en se référant à la figure 9, le transistor à magnétorésistance à spin 900 peut comprendre un élément magnétorésistant 310 (à savoir un émetteur) et un élément passif 330 (à savoir un collecteur).
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'élément magnétorésistant 310 et/ou l'élément passif 330 peuvent être revêtus et/ou empilés sur un substrat 300.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, le substrat 300 peut être un substrat en verre. Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'élément magnétorésistant 310 peut fonctionner à la fois comme émetteur et comme base, et l'élément passif 330 peut être un élément résistif formé sur le substrat 300 en tant que collecteur. Dans ce mode de réalisation, l'élément magnétorésistant 310 peut comprendre une résistance ajustable, la résistance ajustable étant déterminée par une intensité d'un champ magnétique appliqué.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en se référant à la figure 9, l'élément magnétorésistant 310 peut être un élément magnétorésistant à effet tunnel. L'élément magnétorésistant 310 peut en outre comprendre une première couche ferromagnétique 320 (à savoir la base), une couche isolante 112 et une seconde couche ferromagnétique 113. Comme montré sur la figure 9, la première couche ferromagnétique 320 peut se connecter à l'élément passif 330, formant ainsi la base. La base (à savoir la couche ferromagnétique 320) peut être interposée entre l'émetteur (à savoir l'élément magnétorésistant 310) et le collecteur (à savoir l'élément passif 330), couplant ainsi l'émetteur au collecteur.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, le transistor à magnétorésistance à spin 900 de la figure 9 peut être mis à l'essai de manière similaire au transistor à magnétorésistance 100 de la figure 1. Un essai dans lequel des tensions peuvent être appliquées au transistor à magnétorésistance 900 et une réponse ultérieure du transistor à magnétorésistance à spin 900 peut être mesurée sera décrit ci-dessous.
La figure 10 est un graphique illustrant le taux de fluctuation de courant de la base 320, de l'émetteur 310 et du collecteur 330 de la figure 9 tel que mesuré dans un autre exemple de la présente invention.
Afin de mettre à l'essai le taux de fluctuation de courant de base du transistor à magnétorésistance à spin 900 de la figure 9, une tensiond'émetteur de 928 mV et une tension de base de 464,65 mV peuvent être appliquées à l'émetteur 310 et au collecteur 330, respectivement, du transistor à magnétorésistance à spin 900. Il doit être compris que cette tension d'émetteur et cette tension de base données à titre d'exemple ne sont utilisées qu'à des fins d'exemple, et toute tension peut être utilisée pour mettre à l'essai le transistor à magnétorésistance à spin 900.
En se référant à la figure 10, l'axe des abscisses peut représenter un niveau de courant et l'axe des ordonnées peut représenter une intensité donnée d'un champ magnétique appliqué. Sous l'intensité donnée du champ magnétique appliqué, comme montré sur la figure 10, le taux de fluctuation de courant de base peut augmenter de 9,837 %. Ainsi, un transistor à magnétorésistance formé en appliquant un procédé de revêtement sur le substrat (à savoir le transistor à magnétorésistance à spin 900 formé sur le substrat 300 de la figure 9) peut avoir une sortie de courant de base IB qui fluctue sur la base du courant d'émetteur IE. De plus, une grandeur du taux de fluctuation de courant peut surmonter les limitations du procédé des transistors classiques, et peut ainsi réduire les coûts de fabrication tout en assurant une performance améliorée.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'élément magnétorésistant mis en oeuvre dans les modes de réalisation donnés à titre d'exemple décrits ci-dessus peut être un élément magnétorésistant à effet tunnel, un élément à soupape à spin et/ou un élément magnétorésistant géant.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en plus d'une diode à jonction p-n et/ou d'une diode à effet Schottky comme décrit ci-dessus dans des modes de réalisation donnés à titre d'exemple, un élément passif (à savoir le collecteur), par exemple l'élément passif 330 de la figure 9, peut comprendre tout type de diode et/ou d'élément résistif.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, la diode peut comprendre au moins l'une parmi une diode à jonction p-n, une diode p-i-n, une diode à effet Schottky, une diode barrière dopée plane, une diode tunnel, une diode tunnel résonante, une diode tunnel interbande résonante, une diode tunnel à une seule barrière, une diode tunnel interbande à une seule barrière, une diode de transfert à espace réel, une diode à électrons chauds à hétérostructure, une diode de temps de transit choc- ionisation-avalanche, une diode de temps de transit d'injection de barrière, une photodiode p-i-n, une photodiode à effet Schottky et/ou une photodiode à avalanche.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'un quelconque des éléments du transistor à magnétorésistance peut être formé avec un procédé de fabrication de semi-conducteur. Ainsi, l'émetteur, la base et/ou le collecteur peuvent être formés sur le substrat semi-conducteur et/ou sur tout autre type de substrat. Le substrat semi-conducteur peut comprendre un substrat en silicium et/ou un substrat en GaAs. Ainsi, l'entrée de courant (à savoir au niveau du collecteur), la sortie de courant correspondante (à savoir au niveau de l'émetteur) et le taux de fluctuation de courant de base du transistor à magnétorésistance peuvent être accrus.
Les modes de réalisation donnés à titre d'exemple de la présente invention étant ainsi décrits, il sera évident que ceux-ci peuvent être variés de nombreuses manières. A titre d'exemple, diverses figures illustrent des graphiques de caractéristiques de courant mesurées de divers transistors à magnétorésistance donnés à titre d'exemple. Toutefois, il est compris qu'alors que ces graphiques sont utilisés comme exemples spécifiques, tout courant d'entrée, tension et/ou résistance peuvent être utilisés pour mettre à l'essai divers transistors à magnétorésistance donnés à titre d'exemple.
De telles variations ne doivent pas être considérées comme sortant de l'esprit et de la portée des modes de réalisation donnés à titre d'exemple de la présente invention, et la totalité de telles modifications telles qu'elles apparaîtront à l'homme du métier sont censées être incluses dans la portée des revendications suivantes.
Claims (27)
1. Transistor à magnétorésistance (100, 500), caractérisé en ce qu'il comprend: un élément magnétorésistant (110, 310, 510) utilisé comme émetteur, l'élément magnétorésistant (110, 310, 510) comprenant une résistance ajustable, la résistance ajustable étant basée sur une intensité donnée d'un champ magnétique; un élément passif (130, 330, 530) utilisé comme collecteur; et une base (120, 320, 520) interposée entre l'émetteur (110, 310, 510) et le collecteur (130, 330, 530) pour coupler l'émetteur (110, 310, 510) et le collecteur (130, 330, 530).
2. Transistor à magnétorésistance (100, 500) selon la revendication 1, caractérisé en ce que l'élément magnétorésistant (110, 310, 510) comprend au moins un film magnétique.
3. Transistor à magnétorésistance (100, 500) selon la revendication 1, caractérisé en ce que l'élément magnétorésistant (110, 310, 510) comprend au moins l'un parmi un élément magnétorésistant à effet tunnel, un élément magnétorésistant à soupape à spin et un élément magnétorésistant géant.
4. Transistor à magnétorésistance (100, 500) selon la revendication 1, caractérisé en ce que l'élément passif (130, 330, 530) comprend au moins l'un parmi une diode et un élément résistif.
5. Transistor à magnétorésistance (100, 500) selon la revendication 4, caractérisé en ce que la diode comprend au moins l'une parmi une diode à jonction p-n, une diode p-i-n, une diode à effet Schottky, une diode barrière dopée plane, une diode tunnel, une diode tunnel résonante, une diode tunnel interbande résonante, une diode tunnel à une seule barrière, une diode tunnel interbande à une seule barrière, une diode de transfert à espace réel, une diode à électrons chauds à hétérostructure, une diode de temps de transit choc-ionisation-avalanche, une diode de temps de transit à injection de barrière, une photodiode p-i-n, une photodiode à effet Schottky et une photodiode à avalanche.
6. Transistor à magnétorésistance (100, 500) selon la revendication 1, caractérisé en ce qu'il comprend en outre une couche de contact ohmique (131) connectée au collecteur (130, 330, 530).
7. Transistor à magnétorésistance (100, 500) selon la revendication 1, caractérisé en ce qu'au moins l'un parmi l'émetteur (110, 310, 510), la base (120, 320, 520) et le collecteur (130, 330, 530) sont formés sur un même plan d'un substrat (300).
8. Transistor à magnétorésistance (100, 500) selon la revendication 7, caractérisé en ce que le au moins un émetteur (110, 310, 510), la base (120, 320, 520) et le collecteur (130, 330,530) sont empilés sur le substrat (300).
9. Transistor à magnétorésistance (100, 500) selon la revendication 1, caractérisé en ce que le collecteur (130) est un second élément magnétorésistant (110, 310, 510).
10. Transistor à magnétorésistance (100, 500) selon la revendication 1, dans lequel le collecteur (130, 330, 530) comprend une seconde résistance ajustable, la seconde résistance ajustable étant basée sur le champ magnétique.
11. Transistor à magnétorésistance (100, 500) selon la revendication 1, dans lequel au moins un film magnétique est revêtu sur le collecteur (130, 330, 530).
12. Transistor à magnétorésistance (100, 500), 15 caractérisé en ce qu'il comprend: un élément passif (130, 330, 530) utilisé comme collecteur; et un élément magnétorésistant (110, 310, 510) comprenant une première partie et une seconde partie, l'élément magnétorésistant (110, 310, 510) comprenant une résistance ajustable basée sur une intensité donné d'un champ magnétique; et dans lequel la première partie est adjacente à l'élément passif (130, 330, 530), la première partie couplant l'élément passif (130, 330, 530) à la seconde partie.
13. Transistor à magnétorésistance (100, 500) selon la revendication 12, caractérisé en ce que l'élément magnétorésistant (110, 310, 510) comprend au moins un film magnétique.
2876837 24
14. Transistor à magnétorésistance selon la revendication 12, caractérisé en ce que le au moins un film magnétique comprend une couche ferromagnétique adjacente à l'élément passif (130, 330, 530).
15. Transistor à magnétorésistance selon la revendication 14, caractérisé en ce que la couche ferromagnétique constitue la première partie.
16. Transistor à magnétorésistance selon la revendication 12, caractérisé en ce que la première partie est une base (120, 320, 520) et la seconde partie est un émetteur (110, 310, 510).
17. Transistor à magnétorésistance selon la revendication 12, caractérisé en ce que l'élément magnétorésistant (110, 310, 510) comprend au moins l'un parmi un élément magnétorésistant à effet tunnel, un élément magnétorésistant à soupape à spin et un élément magnétorésistant géant.
18. Transistor à magnétorésistance selon la revendication 12, dans lequel l'élément passif (110, 310, 510) comprend au moins l'une parmi une diode et un élément résistif.
19. Transistor à magnétorésistance selon la revendication 18, dans lequel la diode comprend au moins l'une parmi une diode à jonction p-n, une diode p-i-n, une diode à effet Schottky, une diode barrière dopée plane, une diode tunnel, une diode tunnel résonante, une diode tunnel interbande résonante, une diode tunnel à une seule barrière, une diode tunnel interbande à une seule barrière, une diode de transfert à espace réel, une diode à électrons chauds à hétérostructure, une diode de temps de transit choc-ionisation-avalanche, une diode de temps de transit à injection de barrière, une photodiode p-i-n, une photodiode à effet Schottky et une photodiode à avalanche.
20. Transistor à magnétorésistance selon la revendication 12, caractérisé en ce qu'il comprend en outre une couche de contact ohmique (131) connectée à l'élément passif (130, 330, 530).
21. Transistor à magnétorésistance selon la revendication 20, caractérisé en ce que la couche de contact ohmique 15 (131) augmente une conduction électrique externe.
22. Transistor à magnétorésistance selon la revendication 21, dans lequel l'élément passif (130, 330, 530) et l'élément magnétorésistant (110, 310, 510) sont formés sur un même plan d'un substrat (300).
23. Transistor à magnétorésistance selon la revendication 22, dans lequel l'élément passif (130, 330, 530) et l'élément magnétorésistant (110, 310, 510) sont empilés sur le substrat (300).
24. Transistor à magnétorésistance (100, 500), caractérisé en ce qu'il comprend: un élément magnétorésistant (110, 310, 510) utilisé comme émetteur, l'élément magnétorésistant (110, 310, 510) comprenant une résistance ajustable basée sur une intensité donnée d'un champ magnétique.
25. Transistor à magnétorésistance (100, 500) selon la revendication 25, caractérisé en ce qu'il comprend en outre: un élément passif (130, 330, 530) utilisé comme collecteur; et une base (120, 320, 520) interposée entre l'émetteur (110, 310, 510) et le collecteur (130, 330, 530) et pour coupler l'émetteur (110, 310, 510) et le collecteur (130, 330, 530).
26. Procédé de commande du courant électrique dans un transistor à magnétorésistance (100, 500), caractérisé en ce qu'il comprend l'étape consistant à : appliquer un champ magnétique d'une intensité donnée, l'intensité donnée déterminant une résistance dans au moins une partie du transistor à magnétorésistance (100, 500), la au moins une partie comprenant au moins l'un parmi un émetteur (110, 310, 510) et une base (120, 320, 520).
27. Transistor à magnétorésistance (100, 500) destiné à effectuer le procédé selon la revendication 26.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/942,114 US7372117B2 (en) | 2004-09-16 | 2004-09-16 | Magneto-resistance transistor and method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2876837A1 true FR2876837A1 (fr) | 2006-04-21 |
Family
ID=36011832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0509104A Withdrawn FR2876837A1 (fr) | 2004-09-16 | 2005-09-06 | Transistor a magnetoresistance et procede pour sa fabrication |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US7372117B2 (fr) |
| JP (1) | JP4574368B2 (fr) |
| KR (1) | KR100814165B1 (fr) |
| DE (1) | DE102005043328A1 (fr) |
| FR (1) | FR2876837A1 (fr) |
| NL (1) | NL1029942C2 (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372117B2 (en) * | 2004-09-16 | 2008-05-13 | Industrial Technology Research Institute | Magneto-resistance transistor and method thereof |
| US7269061B2 (en) * | 2005-10-17 | 2007-09-11 | Northern Lights Semiconductor Corp. | Magnetic memory |
| US20090134382A1 (en) * | 2007-11-27 | 2009-05-28 | International Business Machines Corporation | Multilevel logic ballistic deflection transistor |
| US8890260B2 (en) * | 2009-09-04 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polysilicon design for replacement gate technology |
| JP2011216706A (ja) * | 2010-03-31 | 2011-10-27 | Asahi Kasei Electronics Co Ltd | 赤外線センサ |
| US10892299B2 (en) | 2018-07-31 | 2021-01-12 | International Business Machines Corporation | Magnetic field controlled transistor |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3911468A (en) * | 1970-05-22 | 1975-10-07 | Kyoichiro Fujikawa | Magnetic-to-electric conversion semiconductor device |
| WO1993011569A1 (fr) * | 1991-12-03 | 1993-06-10 | Nippondenso Co., Ltd. | Element magnetoresistant et son procede de fabrication |
| JP3253696B2 (ja) * | 1992-09-11 | 2002-02-04 | 株式会社東芝 | 磁気抵抗効果素子 |
| US5565695A (en) | 1995-04-21 | 1996-10-15 | Johnson; Mark B. | Magnetic spin transistor hybrid circuit element |
| US6741494B2 (en) | 1995-04-21 | 2004-05-25 | Mark B. Johnson | Magnetoelectronic memory element with inductively coupled write wires |
| JP3217703B2 (ja) | 1995-09-01 | 2001-10-15 | 株式会社東芝 | 磁性体デバイス及びそれを用いた磁気センサ |
| GB9608716D0 (en) | 1996-04-26 | 1996-07-03 | Isis Innovation | Spin transistor |
| JPH10284765A (ja) * | 1997-04-04 | 1998-10-23 | Nippon Steel Corp | 電圧駆動型スピンスイッチ |
| JP3556457B2 (ja) * | 1998-02-20 | 2004-08-18 | 株式会社東芝 | スピン依存伝導素子とそれを用いた電子部品および磁気部品 |
| EP0973169B1 (fr) * | 1998-05-13 | 2005-01-26 | Sony Corporation | Elément magnétique et méthode d'addressage |
| GB0006142D0 (en) | 2000-03-14 | 2000-05-03 | Isis Innovation | Spin transistor |
| AU2001214169A1 (en) * | 2000-05-31 | 2001-12-11 | Migaku Takahashi | Magnetic thin film, production method therefor, evaluation method therefor and magnetic head using it, magnetic refcording device and magnetic device |
| JP3682208B2 (ja) | 2000-06-30 | 2005-08-10 | 株式会社東芝 | スピンバルブトランジスター |
| US6954372B2 (en) * | 2001-01-19 | 2005-10-11 | Matsushita Electric Co., Ltd. | Magnetic storage element, production method and driving method therefor, and memory array |
| JP2002305335A (ja) | 2001-04-06 | 2002-10-18 | Toshiba Corp | スピンバルブトランジスタ |
| JP2002334585A (ja) | 2001-05-02 | 2002-11-22 | Sony Corp | 半導体記憶装置 |
| JP3621367B2 (ja) | 2001-09-17 | 2005-02-16 | 株式会社東芝 | スピントランジスタ |
| DE10149737A1 (de) | 2001-10-09 | 2003-04-24 | Infineon Technologies Ag | Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind |
| JP4162888B2 (ja) | 2001-12-17 | 2008-10-08 | 独立行政法人科学技術振興機構 | スピンバルブトランジスタ |
| JP2003289163A (ja) * | 2002-03-28 | 2003-10-10 | Toshiba Corp | スピンバルブトランジスタ |
| KR100829556B1 (ko) * | 2002-05-29 | 2008-05-14 | 삼성전자주식회사 | 자기 저항 램 및 그의 제조방법 |
| JP3571034B2 (ja) * | 2002-06-18 | 2004-09-29 | 独立行政法人 科学技術振興機構 | 磁気抵抗ランダムアクセスメモリー装置 |
| JP2004079936A (ja) | 2002-08-22 | 2004-03-11 | Fujitsu Ltd | 強磁性トンネル接合を有する積層膜、その製造方法、磁気センサ、磁気記録装置、及び、磁気メモリ装置 |
| FR2848727B1 (fr) * | 2002-12-13 | 2005-02-18 | Thales Sa | Transistor a vanne de spin a haut rendement |
| US6794697B1 (en) * | 2003-10-01 | 2004-09-21 | Hewlett-Packard Development Company, L.P. | Asymmetric patterned magnetic memory |
| JP3811157B2 (ja) * | 2003-12-26 | 2006-08-16 | 株式会社東芝 | スピン偏極エミッタ |
| US7372117B2 (en) * | 2004-09-16 | 2008-05-13 | Industrial Technology Research Institute | Magneto-resistance transistor and method thereof |
-
2004
- 2004-09-16 US US10/942,114 patent/US7372117B2/en not_active Expired - Fee Related
-
2005
- 2005-01-26 JP JP2005018164A patent/JP4574368B2/ja not_active Expired - Fee Related
- 2005-09-06 FR FR0509104A patent/FR2876837A1/fr not_active Withdrawn
- 2005-09-12 DE DE102005043328A patent/DE102005043328A1/de not_active Withdrawn
- 2005-09-13 NL NL1029942A patent/NL1029942C2/nl not_active IP Right Cessation
- 2005-09-16 KR KR1020050087022A patent/KR100814165B1/ko not_active IP Right Cessation
-
2006
- 2006-11-17 US US11/600,816 patent/US7531883B2/en not_active Expired - Fee Related
-
2008
- 2008-04-14 US US12/081,270 patent/US20080203504A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005043328A1 (de) | 2006-03-30 |
| US20080203504A1 (en) | 2008-08-28 |
| US7531883B2 (en) | 2009-05-12 |
| KR20060051404A (ko) | 2006-05-19 |
| KR100814165B1 (ko) | 2008-03-14 |
| JP4574368B2 (ja) | 2010-11-04 |
| US20070063298A1 (en) | 2007-03-22 |
| NL1029942C2 (nl) | 2009-05-11 |
| JP2006086491A (ja) | 2006-03-30 |
| US20060054931A1 (en) | 2006-03-16 |
| US7372117B2 (en) | 2008-05-13 |
| NL1029942A1 (nl) | 2006-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8521795B2 (en) | Random number generating device | |
| FR3037185B1 (fr) | Dispositif a commutation d'anisotropie magnetique commande en tension utilisant un film de polarisation ferromagnetique externe. | |
| EP0572298B1 (fr) | Capteur à effet Hall | |
| Wang et al. | Ultrathin Nitride Ferroic Memory with Large ON/OFF Ratios for Analog In‐Memory Computing | |
| EP2597480B1 (fr) | Capteur de champ magnétique | |
| US20190198751A1 (en) | Method of forming tunnel magnetoresistance (tmr) elements and tmr sensor element | |
| US6812040B2 (en) | Method of fabricating a self-aligned via contact for a magnetic memory element | |
| US7531883B2 (en) | Magneto-resistance transistor and method thereof | |
| Reddy et al. | Effect of copper phthalocyanine thickness on surface morphology, optical and electrical properties of Au/CuPc/n-Si heterojunction | |
| Sousa et al. | Vertical integration of a spin dependent tunnel junction with an amorphous Si diode for MRAM application | |
| EP2913849A1 (fr) | Dispositif electronique a transistor hemt polarise en inverse | |
| FR2876838A1 (fr) | Transistor a spin et procede pour sa fabrication | |
| FR2918504A1 (fr) | Resistance integree diffusee | |
| EP2002275A1 (fr) | Composant sensible a un champ magnetique comportant un semi-conducteur magnetique dilue, dispositifs l'incorporant et procede de mise en oeuvre | |
| EP1419506A2 (fr) | Dispositif de commande de renversement de sens d'aimentation sanschamp magnetique externe | |
| FR2852399A1 (fr) | Capteur magnetoriesistif comprenant un element sensible ferromagnetique/antiferromagnetique | |
| EP4200625B1 (fr) | Procédé de mesure d'un champ magnétique extérieur par au moins un point mémoire magnétique | |
| EP3542401B1 (fr) | Composant électronique à hétérojonction à haute mobilité électronique | |
| FR2921494A1 (fr) | Dispositif de mesure de l'induction magnetique comportant plusieurs bandes de film mince presentant des phenomenes de magnetoresistance colossale | |
| FR2791814A1 (fr) | Dispositif microelectronique a jonctions tunnel et reseau de memoires et capteur comprenant de tels dispositifs | |
| McMorrow et al. | Charge-collection dynamics of AlSb-InAs-GaSb resonant interband tunneling diodes (RITDs)[for MOBILE logic circuits] | |
| CN100426521C (zh) | 自旋晶体管 | |
| CN100495752C (zh) | 一种磁致电阻晶体管 | |
| Gholami et al. | Characterization of electrical parameters of a PtSi/p-Si Schottky barrier detector | |
| van't Erve | Device properties of the spin-valve transistor and the magnetic tunnel transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20120531 |