FR2876838A1 - Transistor a spin et procede pour sa fabrication - Google Patents
Transistor a spin et procede pour sa fabrication Download PDFInfo
- Publication number
- FR2876838A1 FR2876838A1 FR0509105A FR0509105A FR2876838A1 FR 2876838 A1 FR2876838 A1 FR 2876838A1 FR 0509105 A FR0509105 A FR 0509105A FR 0509105 A FR0509105 A FR 0509105A FR 2876838 A1 FR2876838 A1 FR 2876838A1
- Authority
- FR
- France
- Prior art keywords
- spin transistor
- collector
- base
- diode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title description 5
- 230000005291 magnetic effect Effects 0.000 claims abstract description 25
- 238000005036 potential barrier Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 19
- 230000000694 effects Effects 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 230000005294 ferromagnetic effect Effects 0.000 claims description 6
- 230000005641 tunneling Effects 0.000 claims description 6
- 239000002784 hot electron Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000010287 polarization Effects 0.000 claims 4
- 238000005259 measurement Methods 0.000 description 10
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005381 potential energy Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910001313 Cobalt-iron alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005290 antiferromagnetic effect Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66984—Devices using spin polarized carriers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Bipolar Transistors (AREA)
Abstract
Un transistor à spin (100) utilise une structure à une seule barrière de potentiel pour augmenter un taux de fluctuation de courant. Le transistor à spin (100) peut comprendre au moins l'un parmi un émetteur (110), un collecteur (130), une base (120) et un élément résistif de base (121). L'émetteur (110) peut être un dispositif magnéto-résistant, qui peut former une résistance ajustable basée sur un champ magnétique. Le collecteur (130) peut être un dispositif passif qui peut former la seule barrière de potentiel. La base (120) peut être placée entre l'émetteur (110) et le collecteur (130), et peut coupler l'émetteur (110) au collecteur (130). L'élément résistif de base (121) peut être connecté à la base (120) afin de former une polarisation.
Description
TRANSISTOR A SPIN ET PROCEDE POUR SA FABRICATION
La présente invention concerne en général des transistors et des procédés pour ceux-ci, et plus particulièrement des transistors à spin et des procédés pour leur fabrication.
Les transistors à spin classiques peuvent être des dispositifs électroniques qui peuvent utiliser un champ électrique pour commander un courant électrique. L'effet de transistors à spin peut être similaire à l'effet de transistors classiques. Un électron peut avoir deux états de spin: spin haut et spin bas. Les états de spin de l'électron peuvent être des paramètres de commande dans des transistors classiques.
Les transistors à spin classiques peuvent avoir un paramètre de commande additionnel, à savoir un champ magnétique. Le champ magnétique utilisé par un transistor à spin classique peut commander le courant électrique en manipulant les états de spin des électrons. Ainsi, les dispositifs électroniques comprenant des transistors à spin classiques peuvent avoir une fonctionnalité accrue comparés à des dispositifs électroniques ne comprenant que des transistors classiques.
Les transistors à spin classiques peuvent comprendre une structure de barrière d'énergie bi-potentielle (à savoir deux barrières d'énergie de potentiel peuvent être combinées avec un dispositif magnéto-résistant dans le transistor à spin classique). Les structures de barrière d'énergie bi-potentielle peuvent être configurées pour permettre à un courant magnéto-électrique de passer à travers le transistor à spin classique.
D'autres transistors à spin classiques peuvent comprendre un premier et un second substrats en silicium dopés par des ions de type n placés de telle sorte que chaque substrat soit orienté vers l'autre. Le premier et un second substrats en silicium dopés par des ions de type n peuvent être mis à adhérer par vide pour former un émetteur et un collecteur, respectivement. Une soupape à spin métallique (à savoir une base) peut être placée entre les premier et second substrats en silicium dopés par des ions de type n.
Le transistor à spin classique peut en outre comprendre deux paires de couches. La première paire de couches peut comprendre un émetteur (à savoir le premier substrat au silicium dopé par des ions de type n) et une base (à savoir la soupape à spin métallique), la paire de couches étant formée de platine (Pt) et de cobalt (Co), respectivement. La seconde paire de couches peut comprendre une base à collecteur (à savoir le second substrat au silicium dopé par des ions de type n), la paire de couches formée de cuivre (Cu) et de Co, respectivement. Les première et seconde paires de couches décrites ci-dessus peuvent former une structure de diode à effet Schottky.
Lorsqu'une polarisation de tension directe est appliquée à l'émetteur (à savoir le premier substrat au silicium dopé par des ions de type n) et à la base (à savoir la soupape à spin métallique), les électrons chauds peuvent excéder un seuil de la barrière d'énergie et peuvent circuler à travers la barrière d'énergie et vers l'intérieur du collecteur. La conduction des électrons chauds peut dépendre du fait que les magnétisations des deux couches en Co (à savoir les deux 2876838 3 barrières de potentiel) incluses dans la soupape à spin métallique ont un même sens ou non.
Si le champ magnétique externe est petit, les états des deux couches en Co peuvent être anti-parallèles. Dans ce cas, les électrons de spin haut ou de spin bas peuvent être à diffusion inélastique de spin et l'intensité de courant du collecteur peut être relativement petite.
Si le champ magnétique externe est suffisamment grand pour aligner les magnétisations des deux couches en Co en parallèle, la probabilité de circulation des électrons de spin haut peut augmenter, augmentant ainsi le courant électrique. Avec des transistors à spin classiques, un taux de fluctuation de courant de plus de 200 % du courant magnéto-électrique peut être obtenu à température ambiante. Toutefois, la sortie de courant électrique de transistors à spin classiques peut être petite, limitant ainsi leur utilisation à des applications de faible courant (par exemple dans une gamme de 1,287 pA à 44 pA). En outre, les transistors à spin classiques peuvent être plus difficiles à miniaturiser.
Un autre transistor à spin classique peut comprendre une couche à tunnel magnétique formée comme base adjacente à un collecteur, le collecteur étant formé par un substrat en GaAs de type n. Le transistor à spin classique peut être une structure de diode à effet Schottky. Une couche en aluminium peut être formée sur la base et peut être oxydée en une couche en oxyde d'aluminium (Al2O3). Une couche d'émetteur peut être formée sur la couche en oxyde d'aluminium, formant ainsi une autre structure de diode à effet Schottky. La structure décrite ci-dessus peut réduire les problèmes existants dans la fabrication de transistors à spin classiques, comprenant la miniaturisation et/ou un taux de fluctuation de courant magnéto-électrique accrû. A titre d'exemple, par ce procédé, un taux de fluctuation de courant de plus de 3 400 % à basse température (par exemple 77 Kelvin) peut être atteint. Toutefois, le substrat en GaAs peut avoir un coût supérieur et/ou la couche en oxyde d'aluminium peut ne pas se former sous forme de couche uniforme. En outre, le transistor à spin classique décrit ci-dessus peut requérir une entrée de faible courant électrique de façon à réduire ou à empêcher un endommagement de l'oxyde d'aluminium inclus dans la couche en oxyde d'aluminium. En conséquence, puisque seule une entrée de faible courant électrique peut être utilisée avec le transistor à spin classique décrit ci-dessus, le courant électrique à la sortie du transistor à spin classique peut également être faible, limitant ainsi leur utilisation à des applications de faible courant. En outre, le transistor à spin classique décrit ci- dessus peut avoir l'exigence additionnelle de ne fonctionner qu'à des basses températures afin d'assurer un taux de fluctuation de courant magnéto-électrique acceptable.
Encore un autre transistor à spin classique peut comprendre un transistor à effet tunnel magnétique, qui peut augmenter la température de fonctionnement du transistor à spin de barrière d'énergie bi-potentielle. A température ambiante, le transistor à spin classique peut fournir jusqu'à 1 gA de sortie de courant électrique et/ou le taux de fluctuation de courant magnéto-électrique peut augmenter jusqu'à 64 %. Dans ce transistor à spin classique, une couche en alliage de cobalt-fer (Co84Fe16) de 3 nm peut être formée comme base d'un émetteur formé d'un substrat en GaAs de type n. Une couche en aluminium oxydée en une couche en oxyde d'aluminium peut être formée sur la couche en alliage de cobaltfer (à savoir la base). Une couche en (Co84Fe16) de 5 nm peut être formée comme l'émetteur de la couche en oxyde d'aluminium. Une couche d'ancrage peut être déposée sur l'émetteur. La couche d'ancrage peut comprendre du Ir22Mn78 anti-ferromagnétique. La couche d'ancrage peut être capable d'ancrer le dipôle magnétique de l'émetteur. La couche d'ancrage peut être couverte d'une couche de tantale (Ta) de 5 nm. Le dipôle magnétique de la base peut être modifié sans affecter le dipôle magnétique de l'émetteur. Ainsi, la direction de spin de l'électron d'injection peut être régulée.
Toutefois, le transistor à spin classique décrit ci-dessus peut comprendre un substrat en GaAs. Le substrat en GaAs peut être coûteux. En outre, la couche en oxyde d'aluminium peut ne pas être formée sous forme de couche uniforme. Puisque le dispositif magnéto-résistant ayant un taux de fluctuation de courant supérieur peut requérir une couche de qualité supérieure (à savoir uniforme), la complexité du procédé de fabrication peut augmenter comme une couche en oxyde d'aluminium plus uniforme peut être difficile à produire.
Un mode de réalisation donné à titre d'exemple de la présente invention est un transistor à spin, comprenant un émetteur avec une première résistance, un collecteur pour former une barrière de potentiel, le collecteur étant la seule barrière de potentiel du transistor à spin, et une base pour coupler l'émetteur et le collecteur.
Un autre mode de réalisation donné à titre d'exemple de la présente invention est un transistor à spin, comprenant un collecteur pour former une barrière de potentiel, le collecteur étant la seule barrière de potentiel du transistor à spin, et un émetteur et une base formant un premier dispositif magnéto-résistant, l'émetteur et la base ayant une résistance ajustable, la résistance ajustable étant basée sur un champ magnétique, la base étant interposée entre l'émetteur et le collecteur pour coupler l'émetteur et le collecteur.
Un autre mode de réalisation donné à titre d'exemple de la présente invention est un procédé de formation d'un transistor à spin, comprenant la formation d'un collecteur en tant que barrière de potentiel, le collecteur étant la seule barrière de potentiel du transistor à spin.
Un autre mode de réalisation donné à titre d'exemple de la présente invention est un transistor à spin, comprenant un collecteur pour former une barrière de potentiel, le collecteur étant la seule barrière de potentiel du transistor à spin.
La présente invention ressortira de la description détaillée des modes de réalisation de celle-ci donnés à titre d'exemple en référence aux dessins annexés dans lesquels: la figure 1 illustre une vue schématique d'un transistor à spin 100 selon un mode de réalisation donné à titre d'exemple de la présente invention.
La figure 2 illustre le transistor à spin 100 de la figure 1 comprenant un dispositif de mesure 200 selon un mode de réalisation donné à titre d'exemple de la présente invention.
La figure 3 est un graphique des résultats de mesure de taux de fluctuation de courant obtenus par le dispositif de mesure 200 de la figure 2 selon un mode de réalisation donné à titre d'exemple de la présente invention.
La figure 4 est un autre graphique de résultats de mesure de taux de fluctuation de courant obtenus par le dispositif de mesure 200 de la figure 2 selon un mode de réalisation donné à titre d'exemple de la présente invention.
La figure 5 est un autre graphique de résultats de mesure de taux de fluctuation de courant obtenus par le dispositif de mesure 200 de la figure 2 selon un mode de réalisation donné à titre d'exemple de la présente invention.
La figure 6 est un autre graphique de résultats de mesure de taux de fluctuation de courant obtenus par le dispositif de mesure 200 de la figure 2 selon un mode de réalisation donné à titre d'exemple de la présente invention.
La figure 1 illustre une vue schématique d'un 25 transistor à spin 100 selon un mode de réalisation donné à titre d'exemple de la présente invention.
Dans un mode de réalisation donné à titre d'exemple de la présente invention, le transistor à spin 100 peut comprendre un émetteur 110, une base 120, un élément résistif de base 121, un collecteur 130 et/ou une couche de contact ohmique 131.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'émetteur 110 peut comprendre un dispositif magnéto-résistant.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'émetteur 110 peut comprendre un dispositif magnéto-résistant formé par au moins un film magnétique. Le au moins un film magnétique peut former au moins une résistance correspondante. La au moins une résistance peut être basée sur les propriétés d'un champ magnétique externe.
Dans un autre mode de réalisation donné à titre d'exemple, le collecteur 130 peut être un élément passif.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'élément passif (à savoir le collecteur 130) peut être tout type de diode et/ou d'élément résistif.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, la diode peut être une diode à jonction p-n, une diode p-i-n, une diode à effet Schottky, une diode barrière dopée plane, une diode tunnel, une diode tunnel résonante, une diode tunnel interbande résonante, une diode tunnel à une seule barrière, une diode tunnel interbande à une seule barrière, une diode de transfert à espace réel, une diode à électrons chauds à hétérostructure, une diode de temps de transit chocionisation-avalanche, une diode de temps de transit d'injection de barrière, une photodiode p-i-n, une photodiode à effet Schottky et/ou une photodiode à avalanche.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, le collecteur 130 peut comprendre une diode p-n. La diode p-n peut comprendre des jonctions p-n, formant ainsi une seule barrière de potentiel.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, le collecteur 130 peut être revêtu de la couche de contact ohmique 131.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, la couche de contact ohmique 131 peut comprendre de l'or.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, la base 120 peut être formée entre l'émetteur 110 et le collecteur 130, couplant ainsi l'émetteur 110 et le collecteur 130.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'élément résistif de base 121 peut être connecté à la base 120.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, le dispositif magnéto-résistant peut être un dispositif magnéto-résistant à effet tunnel, un élément de soupape à spin et/ou un élément magnéto-résistant géant.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, un taux de fluctuation de courant pour le collecteur 130 du transistor à spin 100 peut être mesuré.
La figure 2 illustre le transistor à spin 100 de la figure 1 comprenant un dispositif de mesure 200 selon un mode de réalisation donné à titre d'exemple de la présente invention.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en se référant à la figure 2, le dispositif de mesure 200 peut comprendre un ampèremètre 160 configuré pour mesurer le courant électrique provenant du collecteur 130. Le dispositif de mesure 200 peut comprendre en outre une ou plusieurs sources de tension 140 et 150 configurées pour appliquer les tensions, par exemple, à l'émetteur 110 et à la base 120, respectivement. Les sources de tension et les ampèremètres sont bien connus dans l'art et ne seront pas davantage décrits à des fins de brièveté.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, des tensions (VE) 140 et (VB) 150 provenant de sources de tension 140 et 150 peuvent être appliquées à l'émetteur 110 et à la base 120, respectivement. Un courant d'émetteur entré peut être basé sur une tension émetteur à base VEB divisée par la résistance du dispositif magnéto-résistant. Ainsi, la résistance du dispositif magnéto-résistant peut varier sur la base de l'application des différents champs magnétiques. La résistance du dispositif magnéto-résistant peut être régulée par l'intensité du champ magnétique afin de produire différents courants d'entrée et des courants de sortie correspondants.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, comprenant la barrière de potentiel unique du transistor à spin, celui-ci peut simplifier la structure du transistor à spin.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, un procédé de formation d'éléments du transistor à spin peut être inclus dans un procédé à semi-conducteur.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, l'émetteur 110, la base 120 et le collecteur 130 peuvent chacun être formés sur un substrat semi-conducteur, un substrat en verre ou un substrat en matière plastique.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, le substrat semi- conducteur peut comprendre un substrat à base de silicium et/ou un substrat en GaAs. Cette structure peut augmenter le courant d'entrée, qui peut ultérieurement augmenter le courant de sortie, augmentant ainsi le taux de fluctuation de courant du collecteur 130.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, un dispositif magnéto-résistant à effet tunnel peut être inclus pour la mesure du taux de fluctuation de courant à température ambiante.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, le dispositif magnéto-résistant à effet tunnel peut comprendre une structure de stratifié qui peut comprendre une première couche ferromagnétique, une couche d'isolation et/ou une seconde couche ferromagnétique.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, la base 120 peut comprendre la première couche ferromagnétique.
La figure 3 est un graphique des résultats de mesure de taux de fluctuation de courant obtenus par le dispositif de mesure 200 de la figure 2 selon un mode de réalisation donné à titre d'exemple de la présente invention.
Dans un exemple d'un mode de réalisation de la présente invention, en se référant à la figure 3, la résistance de base, la tension de l'émetteur et la tension de base peuvent être de 2 000 S2, 600 mV et OV, respectivement. Les taux de fluctuation de courant peuvent être obtenus à partir du graphique de la figure 3. Le courant d'émetteur IE peut diminuer de 91,5 nA à 83,6 nA et le taux de fluctuation de courant pour l'émetteur 110 peut augmenter de 9,45 % ; le courant de base IB peut diminuer de 46,6 nA à 41,3 nA et le taux de fluctuation de courant pour la base 120 peut augmenter de 12,8 % ; le courant de collecteur le peut diminuer de 46,5 nA à 41,2 nA, et le taux de fluctuation de courant pour le collecteur 130 peut augmenter de 12,7 %.
La figure 4 est un autre graphique de résultats de mesure de taux de fluctuation de courant obtenus par le dispositif de mesure 200 de la figure 2 selon un mode de réalisation donné à titre d'exemple de la présente invention.
Dans un autre exemple d'un mode de réalisation de la présente invention, en se référant à la figure 4, l'élément résistif de base peut avoir une résistance de 000 S2, la tension d'émetteur peut être de 65 mV et la tension de base peut être de 0 V. Les taux de fluctuation de courant peuvent être obtenus à partir du graphique de la figure 4. Le courant d'émetteur IE peut diminuer de 97,8 nA à 90,6 nA, et le taux de fluctuation pour l'émetteur 110 peut augmenter de 8 %. Le courant de base IE peut diminuer de 17,86 nA à 15,72 nA, et le taux de fluctuation de courant pour la base 120 peut augmenter de 13,6 %. Le courant de collecteur IC peut diminuer de 80,3 nA à 74,8 nA, et le taux de fluctuation de courant pour le collecteur 130 peut diminuer de 7,5 %. Ainsi, comparé aux résultats de mesure observés sur la figure 3, le taux de fluctuation de courant ferromagnétique observé sur le graphique de la figure 4 peut être ajusté en 2876838 13 changeant la résistance de base, la tension d'émetteur et/ou la tension de base.
La figure 5 est un autre graphique de résultats de mesure de taux de fluctuation de courant obtenus par le dispositif de mesure 200 de la figure 2 selon un mode de réalisation donné à titre d'exemple de la présente invention.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, en se référant à la figure 5, un dispositif magnéto-résistant à spin peut être utilisé pour une mesure de taux de fluctuation de courant à température ambiante. La base 120 peut être placée entre le dispositif magnéto-résistant à spin et le dispositif passif.
Dans un exemple d'un autre mode de réalisation de la présente invention, en se référant à la figure 5, la résistance de base, la tension d'émetteur et la tension de base peuvent être de 100 1-2, 1,26 V et 0 V, respectivement. Les taux de fluctuation de courant peuvent être obtenus à partir du graphique de la figure 5. Le courant d'émetteur IE peut diminuer de 5,15 mA à 5,03 mA, et le taux de fluctuation de courant pour l'émetteur 110 peut augmenter de 2,28 %. Le courant de base IB peut diminuer de 4,68 mA à 4,61 mA, et le taux de fluctuation de courant pour la base 120 peut augmenter de 1,52 s. Le courant de collecteur le peut diminuer de 0,46 mA à 0,41 mA, et le taux de fluctuation de courant pour le collecteur 130 peut augmenter de 11 %.
La figure 6 est un autre graphique de résultats de mesure de taux de fluctuation de courant obtenus par le dispositif de mesure 200 de la figure 2 selon un mode de réalisation donné à titre d'exemple de la présente invention.
Dans un autre exemple d'un mode de réalisation de l'invention, en se référant à la figure 6, la tension d'émetteur peut être ajustée à 1 V. La résistance de base et la tension de base peuvent être maintenues à 100 S2 et 0 V, respectivement. Les taux de fluctuation de courant peuvent être obtenus à partir du graphique de la figure 6. Le courant d'émetteur IE peut diminuer de 3,988 mA à 3,922 mA, et le taux de fluctuation de courant pour l'émetteur 110 peut augmenter de 1,716 %. Le courant de base IB peut diminuer de 3,964 mA à 3, 906 mA, et le taux de fluctuation de courant pour la base 120 peut augmenter de 1,502 %. Le courant de collecteur le peut diminuer de 20 gA à 10,28 A, et le taux de fluctuation de courant pour le collecteur 130 peut augmenter de 94,55 %.
Dans un autre mode de réalisation donné à titre d'exemple de la présente invention, un transistor à spin peut être employé à température ambiante avec un courant de sortie accrû et un taux de fluctuation de courant accrû dus à une utilisation d'une barrière de potentiel unique. Le courant de sortie, le taux de fluctuation de courant et le gain de courant peuvent être ajustés en changeant au moins l'une parmi la tension d'émetteur, la tension de base et la résistance de base. Ainsi, le transistor à spin, selon des modes de réalisation donnés à titre d'exemple de la présente invention, peut être utilisé dans des applications comprenant diverses exigences vis-à-vis du courant de sortie, du taux de fluctuation de courant et/ou du gain de courant.
Les modes de réalisation donnés à titre d'exemple de la présente invention étant ainsi décrits, il sera évident que celle-ci peut être variée de nombreuses manières. A titre d'exemple, les figures 3 à 6 illustrent des graphiques de caractéristiques de courant mesurées de divers transistors à spin donnés à titre d'exemple.
Toutefois, il est compris qu'alors que ceux-ci sont des exemples spécifiques, que tout courant d'entrée, tension et/ou résistance peuvent être utilisés pour se conformer à divers transistors à spin donnés à titre d'exemple.
De telles variations ne doivent pas être considérées comme sortant de l'esprit et de la portée des modes de réalisation donnés à titre d'exemple de la présente invention, et la totalité de telles modifications, telles qu'elles seront évidentes à l'homme du métier, sont censées être incluses dans la portée des revendications suivantes.
Claims (35)
1. Transistor à spin (100), caractérisé en ce qu'il comprend: un émetteur (110) avec une première résistance; un collecteur (130) pour former une barrière de 5 potentiel, le collecteur (130) étant la seule barrière de potentiel du transistor à spin (100) ; et une base (120) pour coupler l'émetteur (110) et le collecteur (130).
2. Transistor à spin (100) selon la revendication 1, caractérisé en ce que la première résistance peut être ajustée par un champ magnétique.
3. Transistor à spin (100) selon la revendication 1, 15 caractérisé en ce que le collecteur (130) est un dispositif passif.
4. Transistor à spin (100) selon la revendication 1, caractérisé en ce qu'il comprend une résistance de base (121) connectée à la base (120) pour former une polarisation.
5. Transistor à spin (100) selon la revendication 1, caractérisé en ce l'émetteur (110) est un dispositif 25 magnéto-résistant.
6. Transistor à spin (100) selon la revendication 5, dans lequel l'émetteur (110) comprend au moins un film magnétique.
7. Transistor à spin (100) selon la revendication 5, caractérisé en ce que l'émetteur (110) comprend au moins l'un parmi un dispositif magnétorésistant à effet tunnel, un dispositif auto-résistant et un élément magnéto- résistant géant.
8. Transistor à spin (100) selon la revendication 1, caractérisé en ce que le collecteur (130) comprend au moins l'un parmi une diode et un élément résistif. 10
9. Transistor à spin (100) selon la revendication 8, caractérisé en ce que la diode comprend au moins l'une parmi une diode à jonction p-n, une diode p-i-n, une diode à effet Schottky, une diode barrière dopée plane, une diode tunnel, une diode tunnel résonante, une diode tunnel interbande résonante, une diode tunnel à une seule barrière, une diode tunnel interbande à une seule barrière, une diode de transfert à espace réel, une diode à électrons chauds à hétérostructure, une diode de temps de transit choc-ionisation-avalanche, une diode de temps de transit à injection de barrière, une photodiode p-i-n, une photodiode à effet Schottky et une photodiode à avalanche.
10. Transistor à spin (100) selon la revendication 1, caractérisé en ce qu'il comprend en outre une couche de contact ohmique (131) connectée au collecteur (130).
11. Transistor à spin (100) selon la revendication 10, 30 caractérisé en ce que la couche de contact ohmique (131) forme une connexion électrique externe.
2876838 18
12. Transistor à spin (100) selon la revendication 1, caractérisé en ce que au moins un parmi l'émetteur (110), la base (120) et le collecteur (130) sont formés sur un substrat semi-conducteur.
13. Transistor à spin (100), caractérisé en ce qu'il comprend: un collecteur (130) pour former une barrière de potentiel, le collecteur (130) étant la seule barrière de 10 potentiel du transistor à spin (100) ; et un émetteur (110) et une base (120) formant un premier dispositif magnéto-résistant, l'émetteur (110) et la base (120) ayant une première résistance ajustable, la première résistance ajustable étant basée sur un champ magnétique, la base (120) étant interposée entre l'émetteur (110) et le collecteur (130) pour coupler l'émetteur (110) et le collecteur (130).
14. Transistor à spin (100) selon la revendication 13, 20 caractérisé en ce que le collecteur (130) est un second dispositif magnéto-résistant.
15. Transistor à spin (100) selon la revendication 13, caractérisé en ce que le collecteur (130) comprend une seconde résistance ajustable, la seconde résistance ajustable étant basée sur le champ magnétique.
16. Transistor à spin (100) selon la revendication 13, caractérisé en ce qu'au moins un film magnétique est 30 déposé sur le collecteur (130).
17. Transistor à spin (100) selon la revendication 13, caractérisé en ce qu'il comprend en outre un élément résistif de base (121) attaché à la base (120).
18. Transistor à spin (100) selon la revendication 17, caractérisé en ce que l'élément résistif de base (121) forme une polarisation.
19. Transistor à spin (100) selon la revendication 18, caractérisé en ce que le au moins un film magnétique comprend une couche ferromagnétique qui est adjacente au collecteur (130).
20. Transistor à spin (100) selon la revendication 13, 15 caractérisé en ce que la base (120) est une couche ferromagnétique.
21. Transistor à spin (100) selon la revendication 13, caractérisé en ce que le premier dispositif magnéto- résistant comprend au moins l'un parmi un dispositif magnéto-résistant à effet tunnel, un dispositif auto-résistant et une élément magnéto- résistant géant.
22. Transistor à spin (100) selon la revendication 14, caractérisé en ce que le second dispositif magnéto-résistant comprend au moins l'un parmi un dispositif magnéto-résistant à effet tunnel, un dispositif auto- résistant et une élément magnéto-résistant géant.
23. Transistor à spin (100) selon la revendication 13, caractérisé en ce que le collecteur (130) comprend au moins l'un parmi une diode et un élément résistif.
24. Transistor à spin (100) selon la revendication 23, caractérisé en ce que la diode comprend au moins l'une parmi une diode à jonction p-n, une diode p-i-n, une diode à effet Schottky, une diode barrière dopée plane, une diode tunnel, une diode tunnel résonante, une diode tunnel interbande résonante, une diode tunnel à une seule barrière, une diode tunnel interbande à une seule barrière, une diode de transfert à espace réel, une diode à électrons chauds à hétérostructure, une diode de temps de transit choc- ionisation-avalanche, une diode de temps de transit à injection de barrière, une photodiode p-i-n, une photodiode à effet Schottky et une photodiode à avalanche.
25. Transistor à spin (100) selon la revendication 13, caractérisé en ce qu'il comprend en outre une couche de contact ohmique (131) connectée au collecteur (130).
26. Transistor à spin (100) selon la revendication 25, caractérisé en ce que la couche de contact ohmique (131) forme une connexion électrique externe.
27. Transistor à spin (100) selon la revendication 13, caractérisé en ce qu'au moins l'un parmi l'émetteur (110), la base (120) et le collecteur (130) sont formés sur un substrat semi-conducteur.
28. Procédé de formation d'un transistor à spin (100), 30 caractérisé en ce qu'il comprend les étapes consistant à : former un collecteur (130) en tant que barrière de potentiel, le collecteur (130) étant la seule barrière de potentiel du transistor à spin (100).
29. Procédé selon la revendication 28, caractérisé en ce qu'il comprend en outre l'étape consistant à : former un émetteur (110) et une base (120) en tant que dispositif magnéto-résistant, l'émetteur (110) et la base (120) ayant une résistance ajustable, la résistance ajustable étant basée sur un champ magnétique, la base étant interposée entre l'émetteur (110) et le collecteur (130) pour coupler l'émetteur (110) et le collecteur (130).
30. Transistor à spin (100), caractérisé en ce qu'il comprend: un collecteur (130) destiné à former une barrière de potentiel, le collecteur (130) étant la seule barrière de potentiel du transistor à spin (100).
31. Transistor à spin (100) selon la revendication 30, caractérisé en ce qu'il comprend en outre: un émetteur (110) et une base (120) qui sont un premier dispositif magnéto-résistant, l'émetteur (110) et la base (120) ayant une résistance ajustable, la résistance ajustable étant basée sur un champ magnétique, la base (120) étant interposée entre l'émetteur (110) et le collecteur (130) pour coupler l'émetteur (110) et le collecteur (130).
2876838 22
32. Transistor à spin (100) selon la revendication 30, caractérisé en ce qu'il comprend en outre une résistance de base (121) attachée à la base (120).
33. Transistor à spin (100) selon la revendication 32, caractérisé en ce que l'élément résistif de base forme une polarisation.
34. Transistor à spin (100) selon la revendication 30, 10 caractérisé en ce qu'il comprend en outre: un émetteur (110) qui est un premier dispositif magnéto-résistant, l'émetteur ayant une résistance ajustable, la résistance ajustable étant basée sur un champ magnétique; et une base (120) pour coupler l'émetteur (110) et le collecteur (130).
35. Transistor à spin (100) selon la revendication 34, caractérisé en ce qu'il comprend en outre: un élément résistif de base (121) attaché à la base pour former une polarisation.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/942,113 US7235851B2 (en) | 2004-09-16 | 2004-09-16 | Spin transistor and method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2876838A1 true FR2876838A1 (fr) | 2006-04-21 |
Family
ID=36011833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0509105A Withdrawn FR2876838A1 (fr) | 2004-09-16 | 2005-09-06 | Transistor a spin et procede pour sa fabrication |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7235851B2 (fr) |
| JP (1) | JP4574367B2 (fr) |
| KR (1) | KR100795246B1 (fr) |
| DE (1) | DE102005043329A1 (fr) |
| FR (1) | FR2876838A1 (fr) |
| NL (1) | NL1029892C2 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1715356A1 (fr) * | 2005-04-21 | 2006-10-25 | Interuniversitair Microelektronica Centrum ( Imec) | Détecteur de spin et son méthode d'utilisation |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3253696B2 (ja) * | 1992-09-11 | 2002-02-04 | 株式会社東芝 | 磁気抵抗効果素子 |
| US5565695A (en) * | 1995-04-21 | 1996-10-15 | Johnson; Mark B. | Magnetic spin transistor hybrid circuit element |
| JP3217703B2 (ja) * | 1995-09-01 | 2001-10-15 | 株式会社東芝 | 磁性体デバイス及びそれを用いた磁気センサ |
| GB9608716D0 (en) * | 1996-04-26 | 1996-07-03 | Isis Innovation | Spin transistor |
| JPH10284765A (ja) * | 1997-04-04 | 1998-10-23 | Nippon Steel Corp | 電圧駆動型スピンスイッチ |
| JP3556457B2 (ja) * | 1998-02-20 | 2004-08-18 | 株式会社東芝 | スピン依存伝導素子とそれを用いた電子部品および磁気部品 |
| KR19990087860A (ko) * | 1998-05-13 | 1999-12-27 | 이데이 노부유끼 | 자성물질을이용한소자및그어드레싱방법 |
| GB0006142D0 (en) * | 2000-03-14 | 2000-05-03 | Isis Innovation | Spin transistor |
| US6841259B1 (en) * | 2000-05-31 | 2005-01-11 | Migaku Takahashi | Magnetic thin film, production method therefor, evaluation method therefor and magnetic head using it, magnetic recording device and magnetic device |
| JP2003289163A (ja) * | 2002-03-28 | 2003-10-10 | Toshiba Corp | スピンバルブトランジスタ |
| FR2848727B1 (fr) * | 2002-12-13 | 2005-02-18 | Thales Sa | Transistor a vanne de spin a haut rendement |
| JP3811157B2 (ja) * | 2003-12-26 | 2006-08-16 | 株式会社東芝 | スピン偏極エミッタ |
-
2004
- 2004-09-16 US US10/942,113 patent/US7235851B2/en not_active Expired - Fee Related
-
2005
- 2005-01-26 JP JP2005018153A patent/JP4574367B2/ja not_active Expired - Fee Related
- 2005-09-06 FR FR0509105A patent/FR2876838A1/fr not_active Withdrawn
- 2005-09-06 NL NL1029892A patent/NL1029892C2/nl not_active IP Right Cessation
- 2005-09-12 DE DE102005043329A patent/DE102005043329A1/de not_active Withdrawn
- 2005-09-16 KR KR1020050087030A patent/KR100795246B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP4574367B2 (ja) | 2010-11-04 |
| JP2006086490A (ja) | 2006-03-30 |
| NL1029892A1 (nl) | 2006-03-20 |
| NL1029892C2 (nl) | 2008-01-22 |
| DE102005043329A1 (de) | 2006-03-30 |
| US20060054930A1 (en) | 2006-03-16 |
| KR20060051405A (ko) | 2006-05-19 |
| US7235851B2 (en) | 2007-06-26 |
| KR100795246B1 (ko) | 2008-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ahn et al. | Efficient visible light detection using individual germanium nanowire field effect transistors | |
| US10516098B2 (en) | Apparatus for spin injection enhancement and method of making the same | |
| EP0572298B1 (fr) | Capteur à effet Hall | |
| Casias et al. | Vertical carrier transport in strain-balanced InAs/InAsSb type-II superlattice material | |
| US20100131578A1 (en) | Random number generating device | |
| FR2876837A1 (fr) | Transistor a magnetoresistance et procede pour sa fabrication | |
| EP2597480A1 (fr) | Capteur de champ magnétique | |
| WO2001088562A1 (fr) | Capteur de champ magnetique utilisant la magnetoresistance, et procede de fabrication | |
| CN114242892A (zh) | 有机热电子晶体管及其制备方法、lumo能级检测方法 | |
| Cavallo et al. | Coupling Ferroelectric to colloidal Nanocrystals as a Generic Strategy to Engineer the Carrier Density Landscape | |
| FR2876838A1 (fr) | Transistor a spin et procede pour sa fabrication | |
| Blacksberg et al. | Near-100% quantum efficiency of delta doped large-format UV-NIR silicon imagers | |
| Sousa et al. | Vertical integration of a spin dependent tunnel junction with an amorphous Si diode for MRAM application | |
| EP2002275A1 (fr) | Composant sensible a un champ magnetique comportant un semi-conducteur magnetique dilue, dispositifs l'incorporant et procede de mise en oeuvre | |
| Katerinchuk et al. | Gallium telluride heterojunctions | |
| Marukame et al. | Read/write operation of spin-based MOSFET using highly spin-polarized ferromagnet/MgO tunnel barrier for reconfigurable logic devices | |
| FR3066826B1 (fr) | Procede de caracterisation electrique de transistor mos sur soi | |
| FR3058831B1 (fr) | Composant electronique a heterojonction a haute mobilite electronique | |
| FR2921494A1 (fr) | Dispositif de mesure de l'induction magnetique comportant plusieurs bandes de film mince presentant des phenomenes de magnetoresistance colossale | |
| Yesilkoy | IR detection and energy harvesting using antenna coupled MIM tunnel diodes | |
| JP2020047844A (ja) | 半導体素子、磁気抵抗効果素子、磁気センサ及びスピントランジスタ | |
| FR2954855A1 (fr) | Circuit a jonctions josephson a structure hybride supraconducteur/ferroelectrique | |
| Bruno et al. | Low-frequency noise considerations for sensors based on manganites | |
| Ray et al. | Fabrication of ultra-thin oxide-passivated silicon surface barrier detectors | |
| George et al. | Enhancement of Thermoelectric Performance of Si Film by Al Ultrathin Layer Deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20120531 |