JP2006086490A - スピントランジスタとその形成方法 - Google Patents

スピントランジスタとその形成方法 Download PDF

Info

Publication number
JP2006086490A
JP2006086490A JP2005018153A JP2005018153A JP2006086490A JP 2006086490 A JP2006086490 A JP 2006086490A JP 2005018153 A JP2005018153 A JP 2005018153A JP 2005018153 A JP2005018153 A JP 2005018153A JP 2006086490 A JP2006086490 A JP 2006086490A
Authority
JP
Japan
Prior art keywords
spin transistor
collector
base
emitter
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005018153A
Other languages
English (en)
Other versions
JP4574367B2 (ja
Inventor
Ying-Wen Huang
瀛文 黄
志権 ▲ろ▼
Chi-Kuen Lo
Lan-Chin Hsieh
藍青 謝
Yeong-Der Yao
永徳 姚
Tokuzui Ko
得瑞 黄
Chokyo Shu
朝居 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of JP2006086490A publication Critical patent/JP2006086490A/ja
Application granted granted Critical
Publication of JP4574367B2 publication Critical patent/JP4574367B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】 スピントランジスタの構造を単純化し、且つ出力電流、電流変動率および電流増幅率に関して多様な要求のある用途に利用できるスピントランジスタを提供する。
【解決手段】 スピントランジスタは、電流変動率を増大するために単一のポテンシャル障壁構造を使用する。そのスピントランジスタは、エミッタ、コレクタ、ベース、ベース抵抗の内の少なくとも1つを有する。そのエミッタは、磁気抵抗デバイスであって、それは磁界に基づいた加減抵抗を形成している。そのコレクタは、単一のポテンシャル障壁を形成する受動デバイスである。またそのベースは、エミッタとコレクタの間に位置しており、エミッタとコレクタを結合している。そのベース抵抗は、バイアスを提供するためにベースに接続している。
【選択図】図１

Description

本発明は、トランジスタとその形成方法に関し、特にスピントランジスタとその形成方法に関する。
従来のスピントランジスタは、電流を制御するために磁界を利用した電子デバイスであり、スピントランジスタの効果は、従来のトランジスタの効果と同様なものといってよい。電子には２つのスピン状態があり、それは上向きスピンと下向きスピンである。電子のスピン状態は、従来のトランジスタにおける制御パラメータといってよい。
従来のスピントランジスタは、さらにもう1つの制御パラメータ、即ち磁界を持っているといってよい。従来のスピントランジスタが利用している磁界は、電子のスピン状態を操作することにより電流を制御しているといってよい。従って、従来のスピントランジスタを有する電子デバイスは、従来のトランジスタしか有さない電子デバイスと比べ、向上した機能を有している。
従来のスピントランジスタは二重ポテンシャルエネルギー障壁構造を有している (即ち、従来のスピントランジスタでは2つのポテンシャルエネルギー障壁が磁気抵抗デバイスに組み込まれている)。この二重ポテンシャルエネルギー障壁構造が構成されることにより、磁気電流(electro-magneto current)が従来のスピントランジスタを通過することができる。
その他の従来のスピントランジスタでは、第1と第2の負イオン注入シリコン基板を有し、各基板が相互に配向して位置している。第1と第2の負イオン注入シリコン基板は真空接着され、それぞれがエミッタ、コレクタを形成しているといってよい。金属のスピンバルブ(即ち、ベース)が第1と第2の負イオン注入シリコン基板の間に配置されている。
従来のスピントランジスタは、さらに2対の層を有している。第1対目の層はエミッタ(即ち、第1の負イオン注入シリコン基板)とベース(即ち、金属のスピンバルブ)を有し、それぞれプラチナ(Pt)とコバルト(Co)から形成された層でできた対となっている。第2対目の層はコレクタに対するベース(即ち、第2の負イオン注入シリコン基板)を有し、それぞれ銅(Cu)とCoから形成された層でできた対となっている。上記の第1対目と第2対目の層はショットキーバリアダイオード構造を形成している。
エミッタ(即ち、第1の負イオン注入シリコン基板) とベース(即ち、第2の負イオン注入シリコン基板) に順電圧が印加された場合、ホット電子がエネルギー障壁のしきい値を超え、エネルギー障壁を通過しコレクタに入る。ホット電子の伝導は、金属のスピンバルブが有する2つのCo 層(即ち、2つのポテンシャル障壁)の磁化が同方向かどうかに依存する。
外部磁界が小さい場合は、2つのCo 層の状態は逆方向性となる。この場合は、上向きスピンまたは下向きスピン電子はスピンの非弾性散乱を行い、コレクタへの電流流入は比較的小さい。
外部磁界が十分大きく2つのCo 層が同方向になる場合は、上向きスピン電子の流れの確率が増大するといえ、それにより電流は増大する。従来のスピントランジスタでは、室温で磁気電流の200%を超える電流変動率が得られる。しかし、従来のスピントランジスタの電流出力は小さく、従って利用が低電流(例えば1.287 pAから44 pAの範囲)に限られている。さらに、従来のスピントランジスタは小型化がさらに困難である。
また別の従来のスピントランジスタは、コレクタ近傍にベースとして形成された磁気トンネル層を有し、そのコレクタはn型GaAs基板で形成されている。この従来のスピントランジスタはショットキーバリアダイオード構造である。アルミニウム層がベース上に形成され、それが酸化され酸化アルミニウム(Al2O3) 層となっている。エミッタ層が酸化アルミニウム層の上に形成され、それによりもう1つのショットキーバリアダイオード構造が形成されるといってよい。上記した構造は、従来のスピントランジスタの製造が有する小型化や磁気電流変動率の増大などの問題を減少させる。例えば、この方法によると低温(例えば、77K(ケルビン))では3,400%を超える電流変動率が得られる。しかし、GaAs 基板はコストが高く、酸化アルミニウム層が均一な層として形成されない。さらに、上記した従来のスピントランジスタでは、酸化アルミニウム層に含まれる酸化アルミニウムに対する損傷を減少あるいは防止するために電流入力が低いことが必要とされる。従って、上記した従来のスピントランジスタには低電流入力が使用されるため、従来のスピントランジスタの電流出力もまた小さくなり、それにより低電流での用途に限られる。それに加え、上記した従来のスピントランジスタは満足される磁気電流変動率を得るためには、低温でのみ動作させるという必要性がさらに生じる。
さらに、また別の従来のスピントランジスタは、磁気トンネルトランジスタなどであり、それは二重ポテンシャルエネルギー障壁をもつスピントランジスタの動作温度を上げている。室温では、従来のスピントランジスタでは電流出力は1μA までしか得られず、磁気電流変動率は64%までにしかならない。この従来のスピントランジスタでは、3nmの鉄コバルト合金(Co84Fe16)層が、n型GaAs基板で形成されたエミッタ上にベースとして形成されている。酸化アルミニウム層へと酸化されたアルミニウム層は、鉄コバルト合金層 (即ち、ベース)の上に形成されている。5nmの(Co84Fe16)層が、酸化アルミニウム層の上にエミッタとして形成されている。ピニング層はエミッタ上にコートされている。ピニング層 は反強磁性のIr22Mn78を有している。ピニング層は、エミッタの磁気双極子をピニングすることができる。ピニング層は5nmのタンタル(Ta)層でおおわれている。ベースの磁気双極子は、エミッタの磁気双極子に影響を及ぼすことなく変化を受ける。従って、注入電子のスピン方向が制御される。
しかし、上記した従来のスピントランジスタはGaAs基板を有しており、そのGaAs基板が高価なものである。さらに、酸化アルミニウム層が均一な層として形成できなく、より高い電流変動率を持つ磁気抵抗デバイスにはより高品質(即ち、均質)な層が必要とされるが、より均一な酸化アルミニウム層を製作することが難しいため、製造工程はより複雑になる。
本発明は従来技術の問題に鑑み、エミッタ電圧、ベース電圧、ベース抵抗のいずれかの一つを調整することにより出力電流、電流変動率、電流増幅率を変化させることができる、且つ単純な構造のスピントランジスタを提供する。
本発明のスピントランジスタは、第１の抵抗をもつエミッタと、ポテンシャル障壁を形成するためのコレクタであって、スピントランジスタの唯一のポテンシャル障壁でもあるコレクタと、エミッタとコレクタを結合するベースとを有する。
コレクタは、このスピントランジスタにおいて唯一のポテンシャル障壁を形成し、エミッタとベースは、第1の磁気抵抗デバイスを形成する。そのエミッタとそのベースは加減抵抗を有し、その加減抵抗は磁界に基づき、そのベースは、そのエミッタとそのコレクタを結合するためにそのエミッタとコレクタの間に挿入されている。
本発明ではスピントランジスタの形成の方法にも関する。それはポテンシャル障壁としてのコレクタの形成を含み、さらにそのコレクタはスピントランジスタの唯一のポテンシャル障壁となっている。
本発明は、スピントランジスタであってそれはポテンシャル障壁を作るコレクタを有し、そのコレクタがスピントランジスタの唯一のポテンシャル障壁となっている。
本発明のスピントランジスタは、単一のポテンシャル障壁であるため、室温においてより大きな出力電流とより大きな電流変動率が得られ、出力電流および電流変動率および電流増幅率に関して多様な要求に応じることができる。
図１は、本発明の実施例のスピントランジスタ 100の概略図である。本発明のスピントランジスタ 100は、エミッタ110、ベース120、ベース抵抗121、コレクタ130 及び／或いはオームコンタクト131が含まれている。
該エミッタ110は、磁気抵抗デバイスを有する。該磁気抵抗デバイスは、少なくとも1つの磁気層から形成されており、それに対応する少なくとも1つの抵抗が設けられている。その少なくとも1つの抵抗は、印加される外部磁界の強度により異なる抵抗値とすることができる。
該コレクタ130は、p-n 接合を有するダイオードであり、それにより単一のポテンシャル障壁が形成されている。また、該コレクタ130上にはオームコンタクト層131がコートされており、該オームコンタクト層131は金を含有している。
該ベース120は、エミッタ110とコレクタ130の間に形成されていて、それによってエミッタ110とコレクタ130を結合している。ベース抵抗121がベース120と接続している。
さらに、本発明の実施例においては、磁気抵抗デバイスは、トンネル磁気抵抗デバイス、スピンバルブ素子、巨大磁気抵抗素子であってもよい。該コレクタ130は、受動素子であり、その受動素子(即ち、コレクタ130)はいかなる種類のダイオードや抵抗器であってもよい。
また、そのダイオードは、p-n 接合ダイオード、PINダイオード、ショットキーバリアダイオード、プレナー注入障壁(a planar-doped-barrier)ダイオード、トンネルダイオード、共鳴トンネルダイオード、共鳴バンド間トンネルダイオード、単一バリアのトンネルダイオード、単一バリアのバンド間トンネルダイオード、実空間移動(a real-space-transfer)ダイオード、ヘテロ構造のホット電子ダイオード、衝撃イオン化アバランシェ走行時間ダイオード（an impact-ionization-avalanche transit-time diode）、障壁注入走行時間ダイオード(a barrier-injection transit-time diode)、PINフォトダイオード、ショットキーバリアフォトダイオード、アバランシェフォトダイオードのいずれかである。
図２は、実施例のスピントランジスタ100の電流変化を測定する回路を示す図面である。
図２において計測機器200は、コレクタ130からの電流出力を計測するために配置された電流計160を有しており、さらに、例えばそれぞれがエミッタ110およびベース120に電圧を印加するために配置された1つあるいはそれ以上の電源 140および150を含んでいる。電源と電流計は技術上よく知られており、簡略化のためこれ以上説明は行わない。
電源140および150からの電圧(VE)140と(VB) 150は、それぞれエミッタ110およびベース120に印加される。入力されるエミッタ電流は、エミッタとベース間の電圧VEBを磁気抵抗デバイスの抵抗で割ったものに基づくといってよい。従って、磁気抵抗デバイスの抵抗は、色々な磁界が加えられることにより変化する。磁気抵抗デバイスの抵抗は磁界の強さにより制御され、色々な入力電流とそれに対応する出力電流を生じる。
本発明の実施例において、スピントランジスタは、単一のポテンシャル障壁を有することにより、スピントランジスタの構造が単純化されている。
本発明の実施例において、スピントランジスタの素子を形成する工程が半導体の工程に含まれている。
本発明の別の実施例においては、エミッタ110、ベース120、コレクタ130それぞれが、半導体基板またはガラス基板またはプラスチック基板の上に形成されている。
本発明の別の実施例においては、半導体基板がシリコンをベースとした基板やGaAs基板などであり、この構造は入力電流を増加させ、それに引き続き出力電流を増加させ、それによりコレクタ130の電流変動率を増大させる。
まず、トンネル磁気抵抗デバイスを用いたスピントランジスタの常温における電流変動率を測定する。
該トンネル磁気抵抗デバイスは、第１の強磁性層、絶縁層、第２の強磁性層を有するラミネート構造を有し、該第１の強磁性層は、ベース120として機能している。
図３のグラフを参照する。ベース抵抗、エミッタ電圧、ベース電圧は、それぞれ2000Ω、600mV、0Vとする場合において、エミッタ電流 IE は91.5nAから83.6nAに減少し、エミッタ110の電流変動率は9.45%増加しており、ベース電流 IB は46.6nAから41.3nAに減少し、ベース120の電流変動率は12.8%増加しており、コレクタ電流 ICは46.5nAから41.2nAに減少し、コレクタ130の電流変動率は12.7%増加している。
さらに、図４のグラフを参照する。この場合、ベース抵抗器は100,000Ωの抵抗、エミッタ電圧は65mV、ベース電圧は0Vとした場合において、エミッタ電流 IE は97.8nAから90.6nAに減少し、エミッタ110の変動率は8%増加している。ベース電流 Ibは17.86nAから15.72nAに減少し、ベース120の電流変動率は13.6%増加している。コレクタ電流 ICは80.3nAから74.8nAに減少し、コレクタ130の電流変動率は 7.5%減少している。従って、図３に見られる測定結果と比較して、図４に見られる強磁性電流変動率は、ベース抵抗およびエミッタ電圧およびベース電圧を変えることにより調整されている。
次に、スピン磁気抵抗デバイスを用いたスピントランジスタの常温における電流変動率を測定する。スピン磁気抵抗デバイスは、ベース120を介して受動デバイスと接続している。
図５のグラフを参照する。ベース抵抗、エミッタ電圧、ベース電圧はそれぞれ100Ω、1.26V、0Vとする場合において、エミッタ電流 IE は5.15mAから5.03mAに減少し、エミッタ110の電流変動率は2.28%増加している。ベース電流 Ib は4.68mAから4.61mAに減少し、ベース120の電流変動率は1.52%増加している。コレクタ電流 ICは0.46mAから0.41mAに減少し、コレクタ130の電流変動率は11%増加している。
さらに、図６のグラフを参照する。ベース抵抗、ベース電圧はそれぞれ100Ω、0Vに維持されている。エミッタ電圧１Vに調整された場合において、エミッタ電流 IE は3.988mAから3.922mAに減少し、エミッタ 110の電流変動率は1.716%増加している。ベース電流Ib は3.964mA から3.906mAに減少し、ベース120の電流変動率は1.502%増加している。コレクタ電流 ICは20μAから10.28μAに減少し、コレクタ130の電流変動率は94.55%増加している。
本発明の実施例はこのように説明されてきたが、それらは色々な方法で変更させることができることは明白である。例えば、図３〜６には色々な例のスピントランジスタを計測した電流特性のグラフが描かれている。しかし、これらは具体例であって、どのような入力電流や電圧や抵抗も各種のスピントランジスタに対応するために使用できるということは理解できることである。
本発明の実施例に従ったスピントランジスタ100の概略図である。 本発明の実施例に従った計測機器200と図１のスピントランジスタ100との間の回路図である。 本発明の実施例に従って図２の計測機器200により得られた電流変動率の結果のグラフである。 本発明の実施例に従って図２の計測機器200により得られた電流変動率の結果のもう1つのグラフである。 本発明の実施例に従って図２の計測機器200により得られた電流変動率の結果のさらにもう1つのグラフである。 本発明の実施例に従って図２の計測機器200により得られた電流変動率の結果のさらにもう1つのグラフである。
符号の説明
１００ スピントランジスタ
１１０ エミッタ
１２０ ベース
１２１ ベース抵抗
１３０ コレクタ
１３１ オームコンタクト
１４０、１５０ 電源
２００ 計測機器

Claims (49)

  1. スピントランジスタであって、
    第１の抵抗を有するエミッタと、
    ポテンシャル障壁を形成するコレクタ、および
    該エミッタと該コレクタとを結合するベースとを備えており、
    該コレクタは、そのスピントランジスタの唯一のポテンシャル障壁となることを特徴とするスピントランジスタ。
  2. 前記第1の抵抗は、磁界によって調整できることを特徴とする請求項１に記載のスピントランジスタ。
  3. 前記コレクタは、受動デバイスであることを特徴とする請求項１に記載のスピントランジスタ。
  4. さらに、バイアスを提供するためにベースに接続されたベース抵抗を備えることを特徴とする請求項１に記載のスピントランジスタ。
  5. 前記エミッタは、磁気抵抗デバイスであることを特徴とする請求項１に記載のスピントランジスタ。
  6. 前記エミッタは、少なくとも1つの磁気層を有することを特徴とする請求項５に記載のスピントランジスタ。
  7. 前記エミッタは、トンネル磁気抵抗デバイス、自己抵抗デバイス(self-resistant device)、巨大磁気抵抗素子の内の少なくとも1つを有することを特徴とする請求項５に記載のスピントランジスタ。
  8. 前記コレクタは、ダイオード、抵抗器の内の少なくとも1つを有することを特徴とする請求項１に記載のスピントランジスタ。
  9. 前記ダイオードは、 p-n 接合ダイオード、PIN ダイオード、ショットキーバリアダイオード、プレナー注入障壁ダイオード(a planar-doped-barrierdiode)、トンネルダイオード、共鳴トンネルダイオード、共鳴バンド間トンネルダイオード、単一バリアのトンネルダイオード、単一バリアのバンド間トンネルダイオード、実空間移動ダイオード(a real-space-transfer-diod)、ヘテロ構造のホット電子ダイオード、衝撃イオン化アバランシェ走行時間ダイオード(an impact-ionization-avalanche transit-time diode)、障壁注入走行時間ダイオード(a barrier-injection transit-time diode)、PIN フォトダイオード、ショットキーバリアフォトダイオード、アバランシェフォトダイオードの内の少なくとも1つを有することを特徴とする請求項８に記載のスピントランジスタ。
  10. さらに、オームコンタクトを備えることを特徴とする請求項１に記載のスピントランジスタ。
  11. 前記オームコンタクトは、前記コレクタに接続することを特徴とする請求項１０に記載のスピントランジスタ。
  12. 前記オームコンタクトは、外部との電気的接続を行うことを特徴とする請求項１０に記載のスピントランジスタ。
  13. 前記エミッタ、ベース、コレクタの内の少なくとも1つは、半導体基板上に形成されていることを特徴とする請求項１に記載のスピントランジスタ。
  14. 前記半導体基板は、シリコン系基板であることを特徴とする請求項１３に記載のスピントランジスタ。
  15. 前記半導体基板は、 GaAs 基板であることを特徴とする請求項１３に記載のスピントランジスタ。
  16. 前記基板は、ガラス基板であることを特徴とする請求項１３に記載のスピントランジスタ。
  17. 前記基板は、プラスチックを含むことを特徴とする請求項１３に記載のスピントランジスタ。
  18. スピントランジスタであって、
    ポテンシャル障壁を形成するコレクタと、
    第１の磁気抵抗デバイスを形成するエミッタ及びベースと
    を備えており、
    該コレクタは、そのスピントランジスタの唯一のポテンシャル障壁であり、該エミッタと該ベースは、第１の加減抵抗を有し、その第１の加減抵抗は磁界に基づいており、該ベースは該エミッタと該コレクタの間に挿入され、そのエミッタとそのコレクタを結合することを特徴とするスピントランジスタ。
  19. 前記コレクタは、第２の磁気抵抗デバイスであることを特徴とする請求項１８に記載のスピントランジスタ。
  20. 前記コレクタは、第２の加減抵抗を含んでおり、その第２の加減抵抗が磁界に基づいていることを特徴とする請求項１８に記載のスピントランジスタ。
  21. 前記コレクタ上にすくなくとも1つの磁気層が、コートされていることを特徴とする請求項１９に記載のスピントランジスタ。
  22. さらに、ベースに取付けられたベース抵抗を備えていることを特徴とする請求項１８に記載のスピントランジスタ。
  23. 前記ベース抵抗は、バイアスを提供することを特徴とする請求項２２に記載のスピントランジスタ。
  24. 前記磁気層の少なくとも１つは、強磁性層を有することを特徴とする請求項２１に記載のスピントランジスタ。
  25. 前記強磁性層は、コレクタ近傍にあることを特徴とする請求項２４に記載のスピントランジスタ。
  26. 前記ベースは、強磁性層であることを特徴とする請求項１８に記載のスピントランジスタ。
  27. 前記第１の磁気抵抗デバイスは、トンネル磁気抵抗デバイス、自己抵抗デバイス、巨大磁気抵抗素子の内の少なくとも1つを有することを特徴とする請求項１８に記載のスピントランジスタ。
  28. 前記第２の磁気抵抗デバイスは、トンネル磁気抵抗デバイス、自己抵抗デバイス、巨大磁気抵抗素子の内の少なくとも1つを有することを特徴とする請求項１９に記載のスピントランジスタ。
  29. 前記コレクタは、ダイオード、抵抗の内の少なくとも1つを有することを特徴とする請求項１８に記載のスピントランジスタ。
  30. 前記ダイオードは、接合ダイオード、PIN ダイオード、ショットキーバリアダイオード、プレナー注入障壁ダイオード、トンネルダイオード、共鳴トンネルダイオード、共鳴バンド間トンネルダイオード、単一バリアのトンネルダイオード、単一バリアのバンド間トンネルダイオード、実空間移動ダイオード、ヘテロ構造のホット電子ダイオード、衝撃イオン化アバランシェ走行時間ダイオード、障壁注入走行時間ダイオード、PIN フォトダイオード、ショットキーバリアフォトダイオード、アバランシェフォトダイオードの内の少なくとも1つを有することを特徴とする請求項２９に記載のスピントランジスタ。
  31. さらにオームコンタクトを備えることを特徴とする請求項１８に記載のスピントランジスタ。
  32. 前記オームコンタクトは、コレクタと結合していることを特徴とする請求項３１に記載のスピントランジスタ。
  33. 前記オームコンタクトは、外部との電気的接続を行うことを特徴とする請求項３１に記載のスピントランジスタ。
  34. 前記エミッタ、ベース、コレクタの内の少なくとも１つは、半導体基板上に形成されていることを特徴とする請求項１８に記載のスピントランジスタ。
  35. 前記半導体基板は、シリコン系基板であることを特徴とする請求項３４に記載のスピントランジスタ。
  36. 前記半導体基板は、 GaAs 基板であることを特徴とする請求項３４に記載のスピントランジスタ。
  37. 前記基板は、ガラス基板であることを特徴とする請求項３４に記載のスピントランジスタ。
  38. 前記基板は、プラスチックを含むことを特徴とする請求項３４に記載のスピントランジスタ。
  39. コレクタをポテンシャル障壁として形成するステップを含み、そのコレクタがそのスピントランジスタの唯一のポテンシャル障壁であることを特徴とするスピントランジスタの形成方法。
  40. さらに、エミッタとベースを磁気抵抗デバイスとして形成するステップを含み、そのエミッタとそのベースは加減抵抗を有し、その加減抵抗は磁界に基づいており、そのベースはそのエミッタとそのコレクタの間にそのエミッタとそのコレクタを結合するために挿入されていることを特徴とする請求項３９に記載のスピントランジスタの形成方法。
  41. ポテンシャル障壁を形成するコレクタを備え、そのコレクタがそのスピントランジスタの唯一のポテンシャル障壁となっていることを特徴とするスピントランジスタ。
  42. さらに、エミッタとベースとを備え、そのエミッタとそのベースが第1の磁気抵抗デバイスであり、且つ加減抵抗を有し、その加減抵抗は磁界に基づいており、そのベースはそのエミッタとそのコレクタの間に挿入されて、そのエミッタとそのコレクタを結合することを特徴とする請求項４１に記載のスピントランジスタ。
  43. さらに、ベースに取付けられたベース抵抗を備えていることを特徴とする請求項４１に記載のスピントランジスタ。
  44. 前記ベース抵抗は、バイアスを提供することを特徴とする請求項４３に記載のスピントランジスタ。
  45. さらに、エミッタと、該エミッタと該コレクタを結合するためのベースとを備えており、
    該エミッタが第１の磁気抵抗デバイスであり、且つ加減抵抗を有し、その加減抵抗は磁界に基づいていることを特徴とする請求項４１に記載のスピントランジスタ。
  46. さらに、バイアスを提供するためにベースに接続されたベース抵抗を備えていることを特徴とする請求項４５に記載のスピントランジスタ。
  47. 請求項１に記載のスピントランジスタを含むスピントランジスタを形成する方法。
  48. 請求項１８に記載のスピントランジスタを含むスピントランジスタを形成する方法。
  49. 請求項４１に記載のスピントランジスタを含むスピントランジスタを形成する方法。
JP2005018153A 2004-09-16 2005-01-26 スピントランジスタとその形成方法 Expired - Fee Related JP4574367B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/942,113 US7235851B2 (en) 2004-09-16 2004-09-16 Spin transistor and method thereof

Publications (2)

Publication Number Publication Date
JP2006086490A true JP2006086490A (ja) 2006-03-30
JP4574367B2 JP4574367B2 (ja) 2010-11-04

Family

ID=36011833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005018153A Expired - Fee Related JP4574367B2 (ja) 2004-09-16 2005-01-26 スピントランジスタとその形成方法

Country Status (6)

Country Link
US (1) US7235851B2 (ja)
JP (1) JP4574367B2 (ja)
KR (1) KR100795246B1 (ja)
DE (1) DE102005043329A1 (ja)
FR (1) FR2876838A1 (ja)
NL (1) NL1029892C2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1715356A1 (en) * 2005-04-21 2006-10-25 Interuniversitair Microelektronica Centrum ( Imec) Spin detection device and methods for use thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697531A (ja) * 1992-09-11 1994-04-08 Toshiba Corp 磁気抵抗効果素子
JPH09128719A (ja) * 1995-09-01 1997-05-16 Toshiba Corp 磁性体デバイス及びそれを用いた磁気センサ
JPH10284765A (ja) * 1997-04-04 1998-10-23 Nippon Steel Corp 電圧駆動型スピンスイッチ
JPH11238924A (ja) * 1998-02-20 1999-08-31 Toshiba Corp スピン依存伝導素子とそれを用いた電子部品および磁気部品
JP2003289163A (ja) * 2002-03-28 2003-10-10 Toshiba Corp スピンバルブトランジスタ
JP2005190878A (ja) * 2003-12-26 2005-07-14 Toshiba Corp スピン偏極エミッタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565695A (en) * 1995-04-21 1996-10-15 Johnson; Mark B. Magnetic spin transistor hybrid circuit element
GB9608716D0 (en) * 1996-04-26 1996-07-03 Isis Innovation Spin transistor
DE69923386T2 (de) * 1998-05-13 2005-12-22 Sony Corp. Bauelement mit magnetischem Material und Adressierverfahren dafür
GB0006142D0 (en) * 2000-03-14 2000-05-03 Isis Innovation Spin transistor
AU2001214169A1 (en) * 2000-05-31 2001-12-11 Migaku Takahashi Magnetic thin film, production method therefor, evaluation method therefor and magnetic head using it, magnetic refcording device and magnetic device
FR2848727B1 (fr) * 2002-12-13 2005-02-18 Thales Sa Transistor a vanne de spin a haut rendement

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697531A (ja) * 1992-09-11 1994-04-08 Toshiba Corp 磁気抵抗効果素子
JPH09128719A (ja) * 1995-09-01 1997-05-16 Toshiba Corp 磁性体デバイス及びそれを用いた磁気センサ
JPH10284765A (ja) * 1997-04-04 1998-10-23 Nippon Steel Corp 電圧駆動型スピンスイッチ
JPH11238924A (ja) * 1998-02-20 1999-08-31 Toshiba Corp スピン依存伝導素子とそれを用いた電子部品および磁気部品
JP2003289163A (ja) * 2002-03-28 2003-10-10 Toshiba Corp スピンバルブトランジスタ
JP2005190878A (ja) * 2003-12-26 2005-07-14 Toshiba Corp スピン偏極エミッタ

Also Published As

Publication number Publication date
FR2876838A1 (fr) 2006-04-21
KR20060051405A (ko) 2006-05-19
JP4574367B2 (ja) 2010-11-04
NL1029892C2 (nl) 2008-01-22
US20060054930A1 (en) 2006-03-16
NL1029892A1 (nl) 2006-03-20
KR100795246B1 (ko) 2008-01-15
US7235851B2 (en) 2007-06-26
DE102005043329A1 (de) 2006-03-30

Similar Documents

Publication Publication Date Title
Flatte et al. Unipolar spin diodes and transistors
CN101140952B (zh) 自旋金属氧化物半导体场效应晶体管
US8521795B2 (en) Random number generating device
Peng et al. Field-free switching of perpendicular magnetization through voltage-gated spin-orbit torque
JP4058344B2 (ja) 半導体接点を備える半導体素子
JP2003069113A (ja) 磁気トンネル接合及びその製造方法
JP4574368B2 (ja) 磁気抵抗トランジスタ
JP3258241B2 (ja) 単一電子制御磁気抵抗素子
EP2712078B1 (en) Magnetic logic unit (MLU) cell and amplifier having a linear magnetic signal
TW201401767A (zh) 組態為放大器之磁性邏輯單元
JP4574367B2 (ja) スピントランジスタとその形成方法
US20150270479A1 (en) Magnetic logic unit (mlu) cell and amplifier having a linear magnetic signal
JP5075863B2 (ja) スピントランジスタ、このスピントランジスタを備えたリコンフィギャラブル論理回路および磁気メモリ
Singh Comparative analysis of Change plasma and Junctionless Ferroelectric tunneling junction of VTFET for improved performance
Schulte-Braucks et al. Experimental demonstration of improved analog device performance in GAA-NW-TFETs
CN106057875B (zh) 一种电压调控纯自旋流多路分接器
Schaal et al. Conditional dispersive readout of a CMOS quantum dot via an integrated transistor circuit
Richter et al. Metrology for the electrical characterization of semiconductor nanowires
US9136398B2 (en) Bipolar magnetic junction transistor with magnetoamplification and applications of same
TWI246775B (en) Spin transistor
CN100495752C (zh) 一种磁致电阻晶体管
Filip et al. Towards all electrical spin injection and detection in GaAs in a lateral geometry
Rashid et al. Performance evolution of spin valve transistor
Avram et al. The optimised spin-valve magnetotransistor
JP2006512763A (ja) スピン検出磁気メモリ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees