JP4058344B2 - 半導体接点を備える半導体素子 - Google Patents

Description

本発明は、磁気抵抗半導体素子に関し、および、特に、それぞれ、磁気抵抗半導体素子を備える磁気保存媒体に保存された情報を読み出すための読み取りヘッドにおいて用いられるような保存素子、電界効果トランジスタおよび磁気センサに関する。

過去１０年間、磁気エレクトロニクス、および電荷キャリアのスピン偏極トランスポートは、急速な発展を遂げた。この発展は、主に、いわゆる巨大磁気抵抗（ＧＭＲ）およびトンネル磁気抵抗（ＴＭＲ）の発見によって引き起こされた。これらの２つの効果は、磁界または磁化情報を変換して、直接的に抵抗を変更することを始めて可能にした。両方の効果は、２つの強磁性接点間のスピン偏極電子のトランスポートに基づき、２つの接点の相対磁化は、コンポーネント全体の抵抗にとって極めて重要である。この場合、ＧＭＲは、純粋な金属構造において利用され、ＴＭＲは、２つの強磁性金属層間の酸化トンネルバリアを有する構造において利用される。現在、ＴＭＲ構造は、電子的に読み出し可能な磁気メモリＭＲＡＭに用いられ、一方、ＧＭＲは、市販用には、主に、磁界センサ技術およびハードディスク読み取りヘッドにおいて利用される。

ＧＭＲの場合、間に非磁性金属導体の層が設けられた、２つの強磁性接点を有する純粋な金属コンポーネントにおいて、平行磁化と反平行磁化との間の抵抗の変化が測定される。外部磁界、および、従って、隣接する強磁性層における磁化の平行配向を適用すると、コンポーネントの抵抗は小さくなる。金属の導電性が原因で、このような素子のインピーダンスを半導体回路と整合させることは困難であり、このことは、ＧＭＲ構造をこのような回路と統合させることをより困難にする。

１９９９年に、Ｒ．Ｆｉｅｄｅｒｌｉｎｇ、Ｍ．Ｋｅｉｍ、Ｇ．Ｒｅｕｓｃｈｅｒ、Ｗ．Ｏｓｓａｕ、Ｇ．Ｓｃｈｍｉｄｔ、Ａ．ＷａａｇおよびＬ．Ｗ．Ｍｏｌｅｎｋａｍｐ（Ｎａｔｕｒｅ ４０２、７８７〜７９０（１９９９年））は、発光ダイオードにより生成された光の円偏光を測定することにより、非磁気半導体にスピン偏極電子を注入することを提示することができた。電子スピンの偏極は、Ｂｅ_０．０７Ｍｎ_０．０３Ｚｎ_０．９Ｓｅの半導体接点を介してＧａＡｓ半導体に電子を注入することによって達成される。円偏光された光は、ＧａＡｓ半導体の層に対して反対側から注入される偏極されないホールと再結合することによって生成される。

本発明の目的は、非常に弱い磁界ですら検出することを可能にし、外部磁界の作用下で抵抗を明確に変更し（ΔＲ／Ｒの増加）、かつ高感度Ｓ（Ｓ＝ΔＲ／Ｒ／ΔＨ）を有する磁気抵抗半導体素子を提供することである。

本目的は、第１の接点および第２の接点を備える磁気抵抗半導体素子、および、さらに、非磁性半導体の層により達成される。この層は、第１の接点と第２の接点との間に設けられ、第１の接点は半磁性体を含む。

本発明による半導体素子において、第１の接点から第２の接点への電荷のトランスポートが、電子によってのみ、またはホールによってのみ行われる。従って、電荷キャリアは、第１の半磁性接点を通じて非磁性半導体に入り、そして、第２の接点にて、非磁性半導体から再び抽出される。従って、本発明による半導体素子は、ＬＥＤの場合、第１の接点からのスピン偏極電子が非磁性半導体に注入されるが、本発明の電子は、発光によって、非磁性半導体において第２の接点から非磁性半導体に注入された偏極されないホールと再結合するという点で、上述のＬＥＤとはすでに異なる。従って、ダイオードにおける電荷のトランスポートは、電子およびホールの両方によって行われる。上述のダイオードと対照的に、本発明による半導体素子においては、半導体における電荷のトランスポートは、電子によってのみ、またはホールによってのみ行われる。従って、２つの半導体素子は、異なった電荷のトランスポートに基づく。さらに、半導体素子は、好適には、ほぼ線形のＩ／Ｖ特性を有する曲線を有する。

抵抗を測定するために、電流は本発明によるコンポーネントを通って流れる。このコンポーネントは、さらなる半導体素子と組み合わされ得る。この場合、電流は、半導体から離れない限り、１つの種類の電荷キャリアによってのみ運ばれる。これらの電荷キャリアは、好適には、電子である。半導体における集積化の場合に流れるが、抵抗を測定するためには利用されない他の電流は、さらに、それぞれの他の種類の電荷キャリアによっても運ばれ得、その電流経路にてｐ−ｎ接合を含む。この場合、半導体として具体化されるのは、抵抗を測定するために用いられる第１の金属または金属ライクの接点からの電流の経路の部分であり、この接点にて、電流がさらなる金属または金属ライクの接点まで半導体の中に入り、この接点にて、電流は半導体から再び流れ出す。金属ライクの接点は、金属接点に相当する伝導特性を有する接点であると考えられる。このような接点は、例えば、適切な高濃度のドーピングがなされたシリコン化合物またはポリシリコンを含む。従って、記載された実施形態において、磁気抵抗半導体素子は半導体によって形成された部分と統合される。

ｐ−ｎダイオードは、著しく非線形の電流電圧特性を有する。従って、電圧のわずかな変化が、微分抵抗ΔＶ／ΔＩを大きく変更し得る。この理由で、ｐ−ｎダイオードは、好適には、抵抗を測定するために利用される電気回路においては使用されない。

Ｆｉｅｄｅｒｌｉｎｇらにより記載されたダイオードにおいてもまた、本発明による半導体素子に観察されたような磁気抵抗効果は期待されない。なぜなら、このようなＬＥＤの抵抗は非常に大きく、外部磁界が原因で、実際、抵抗のいかなる変化も生じないからである。

ＧＭＲ効果と対照的に、半導体素子の抵抗は外部磁界の作用下で大きくなる。従って、正の磁気抵抗が測定される。これは、伝導電子の所与の１００％の完全な偏極と同じ量であり得る。この場合に測定されたのは、磁化０（すなわち、外部磁界の作用がない）と、外部磁界の作用下での半磁性体を含む接点の同じ方向のスピンの磁化との間の抵抗の変化である。

半導体素子として、本発明による半導体素子のマイクロエレクトロニクスの集積回路構成への統合が難なく可能である。さらに、本発明による半導体素子は、他の電子コンポーネントともなんなく組み合わされ得、従って、ＭＲＡＭＳ等の新しい種類の保存素子または磁界用のセンサを製作することが可能である。伝導電子は、外部磁界の作用がない場合は偏極されず、かつ、外部磁界における伝導電子の偏極の角度依存性が生じないので、初期状態は、常に、明確に規定される。さらに、ＧＭＲ構造におけるように、第１および第２の接点の磁化を結合する必要はない。この理由で、本発明による半導体素子は、第２の接点の適切な改変により、かなり広い用途に利用され得る。

磁気抵抗半導体素子にとって重要なのは、素子の全抵抗に対する外部磁界の作用下の抵抗の変化の比ΔＲ／Ｒである。コンポーネントの全抵抗が抵抗の変化よりも著しく大きくてはならないということが、本発明による半導体素子について当てはまる。

半磁性体は、強い常磁性を有する材料であることが理解されている。スピンは、強磁性体に結合され、すなわち、伝導電子は、通常、外部磁界の作用がない場合、すでに偏極を有しているのに対して、半磁性磁気材料は、外部磁界の作用がない場合、偏極されない伝導電子を有しているということである。従って、電子のスピンは、優先的な配向を有さない。外部磁界が印加されると、この材料の伝導電子はスピン偏極される。スピン偏極は、例えば、電子レベルの大きい程度のゼーマン分裂によって、もたらされ得る。分裂の程度が大きいと、注入された電子（または電荷キャリア）は、エネルギー的に、より好適な低いゼーマンレベルを占める。これらのスピン偏極された電子は、次に、非磁性半導体に注入され得る。

大きいｇ因子を有する材料は、半磁性体として用いられ得る。ｇ因子は、電子の有効ランデ因子を表す。大きいｇ因子は、大きい程度の状態のゼーマン分裂をもたらす。電子コンポーネントの抵抗の著しい変化を観察し得るために、ｇ因子は、好適には、５０よりも大きく、特に好適には、２００よりも大きくなるべきである。例として、薄型磁気ＩＩ／ＶＩ属半導体が適切である。ＺｎＭｎＳｅベースの半導体が特に適切である。非ドーピングまたはｎ型ドーピングされたＺｎＭｎＳｅ（ＩＩ／ＶＩ属半導体）におけるマンガンのスピンは、通常、反強磁性的に（ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃａｌｌｙ）添加される。Ｍｎ濃度が非常に小さく、かつ温度が低い場合、ｓｐ−ｄ交換の相互作用は、１００までの非常に大きいｇ因子をもたらし、これは、伝導電子の状態の非常に大きい程度のゼーマン分裂をもたらす。マンガンＭｎイオンは、等電子的に（ｉｓｏｅｌｅｃｔｒｏｎｉｃａｌｌｙ）半導体に添加され得、従って、導電性、および、電荷キャリアのタイプも（電子またはホール）も、さらなるドーピングを添加することによって制御され得る。例として、ヨウ素または塩素でのドーピングは、ｎ型ドーピングのために適切である。

さらに、例えば、非強磁性位相またはＩｎＳｂにＧａＭｎＡｓ等のＩＩＩ／Ｖ属半導体を用いることも可能である。この場合、半導体のドーピングは、Ｂｅ、Ｓｉ、Ｃ、Ｚｎ、ＴｅまたはＳによって適切に行われ得る。さらに、ＨｇＣｄＴｅといった狭帯域半導体を用いることも可能である。ヨウ素または塩素を用いるドーピングは、ここで、必要に応じて行われ得る。指定されたドーピングは、例としてのみ理解されるべきである。当業者には、半導体技術から、それぞれ、ｎ型またはｐ型ドーピングを達成するために用いられ得る種々のドーパントが公知である。

原則的に、すべての非磁性半導体、例えば、ＩＶ属、ＩＩＩ／Ｖ属およびＩＩ／ＶＩ族の半導体が、非磁性半導体の層のために用いられ得る。シリコンおよびＳｉ／ＳｉＧｅの２次元電子ガスは、特に、適切である。なぜなら、これらは、スピン分裂の程度が小さく、本発明による半導体素子を小型化する際に大した問題が起こらないからである。例として、Ｓｉ、Ｐ、Ａｓ、Ｓｂ、Ｂがドーピングとして用いられ得る。これらのドーピングもまた、例として理解されるにすぎない。実質的に、半導体のドーピング用として知られるすべての物質を用いることが可能である。

外部磁界における半導体素子の抵抗の変化は、特に、第１の接点および非磁性半導体が同様の導電性を有する場合に観察され得る。半導体材料の抵抗率および非磁性半導体の抵抗率ρは、１０^−３〜１００Ωｃｍ、好適には、０．０１〜１０Ωｃｍ、特に好適には、０．１〜１Ωｃｍの範囲である。半磁性接点および非磁性半導体の抵抗率の比率ρ_{ｓｅｍｉｍａｇｎ．}／ρ_{ｎｏｎｍａｇｎ．}は、１０００〜０．０１、好適には、１００〜０．１である。半導体接点は、非磁性半導体の導電性と同じか、または、これよりも小さい導電性を有する。第１の接点および非磁性半導体の導電性は、適切なドーピングにより互いに協調され得る。第１の接点および非磁性半導体の非磁性体の抵抗率の比率は、実質的に、理想的なスピン偏極（〜１００％）が半磁性の第１の接点において達成され得ない場合に重要である。スピン偏極が理想的である場合、スピン偏極された電荷キャリアのみが非磁性半導体に注入される。従って、次に重要なのは、非磁性半導体の導電性である。

観察された抵抗の変化は、２つのスピンチャネルモデルを用いて明瞭に示され得る。非磁性半導体における電荷キャリアにおいて、電荷をトランスポートするための２つのチャネルが利用可能である。トランスポートされる外部磁界に対してスピンの配向が平行である電荷キャリアが一方のチャネルにおいて、および、トランスポートされる外部磁界に対してスピンの配向が反平行である電荷キャリアが他方のチャネルにてトランスポートされる。電荷キャリアは、これらの２つのチャネルにて等しい比率でトランスポートされる。従って、外部磁界は、非磁性半導体の抵抗に対して影響を及ぼさない。従って、非磁性半導体への注入が半磁性接点を介して行われ、外部磁界の作用がない場合、非磁性半導体を通る電荷のトランスポートは、同様に、２つのスピンチャネルにおいて等しい割合で行われる。半導体素子が外部磁界に導入された場合、ゼーマン項（ｔｅｒｍｓ）は、磁界の強度に依存して分離される。伝導電子は、その後、好適には、外部磁界に対してスピンの配向が平行の、より好ましいしエネルギー準位を占める。エネルギー分裂の程度が十分に大きい場合、伝導電子はすべて、互いに対して、および外部磁界に対して平行に配向される。電子スピンの配向は、半磁性接点から非磁性半導体への遷移の場合は保持される。これは、非磁性半導体における導電性のスピンチャネルの抑制（ｓｕｐｒｅｓｓｉｏｎ）を引き起こす。スピン注入がない場合、非磁性半導体における電流は、両方のスピン配向（平行および反平行あるいはスピンアップおよびスピンダウン）によって等しい割合で運ばれるのに対して、ここで、一方のスピン配向の電子は、電流全体を運ぶ必要がある。しかしながら、これらの電子の数がかなり増加するので、抵抗が大きくなる。正の磁気抵抗が取得される。非磁性半導体における抵抗の１００％の上昇は、伝導電子のスピン偏極を完了した場合、理想の状態にて達成され得る。

観察された抵抗の変化は、ＧＭＲおよびＴＭＲ構造における抵抗の変化のメカニズムとは根本的に異なるメカニズムに基づく。抵抗の変化は、ＧＭＲ効果およびＴＭＲ効果の場合、第２の強磁性接点のスピン偏極によって決定されるのに対して、本発明によるコンポーネントの場合、抵抗の変化は、非磁性半導体におけるスピンチャネルの占有を低減することによって引き起こされる。しかしながら、上述の電荷トランスポートは、観察される抵抗の変化を説明するための１つのモデル提示にすぎず、他のモデルもまた説明の目的で用いられ得ることは言うまでもない。従って、このモデルは、本発明を限定すると理解されるべきではない。最終的に、観察される抵抗の変化は、明確なモデルによる非常に制限されて記載され得るにすぎない量子効果に基づく。

原則的に、本発明による半導体素子は、ホールをトランスポートするためにもまた用いられ得る。しかしながら、この場合、スピンは、強い相互作用の結果として、急速に減極（ｄｅｐｏｌａｒｉｚｅ）され、従って、観察される効果は、電子による電荷トランスポートの場合のようには目立たない。

本発明による半導体素子の抵抗の変化が、少なくとも、ほぼコンポーネントの全抵抗の大きさである場合、磁気抵抗半導体素子は、特定の用途において、ＧＭＲまたはＴＭＲ構造を置換し得る。２つの強磁性接点が、ＧＭＲおよびＴＭＲの各場合について必要とされるのに対して、磁気抵抗半導体は、反磁性体を含む１つの接点のみを必要とし、この接点のスピンは、外部磁界の作用なしには偏極されない。第２の接点の材料は、最初、なんらの特定の制限も受けない。必要なすべてのものは、電荷キャリアが、再び、第２の接点を介して流れて非磁性半導体から離れ得ることである。

スピン偏極の程度は、外部磁界の大きさによって決定されるだけでなく、半磁性体を含む接点の範囲が電荷の流れの方向に広がるにつれて大きくなる。電子のスピン偏極、すなわち、低いゼーマンレベルへの電子の遷移は、スピン分裂によって行われる。従って、効率的なスピン偏極を達成するために、半磁性体の層の厚さがスピン分裂の長さの数倍であるべきである。スピン分裂の長さは、用いられる材料に依存する。Ｍｎを含む半導体は、高い程度のスピン分裂を有し、これは、数ナノメートルのスピンフリップ長さを生成する。小さい程度のスピン分裂を有するＩｎＳｂ等の半導体の場合、スピンフリップ長さがかなり大きく、このために、かなり大きい層厚さも必要とされる。反磁性接点の層厚さが３ｎｍの領域にある場合、一般に、スピン偏極は、ほとんど観察され得ず、従って、事実上、外部磁界において、本発明による半導体素子の抵抗の変化は観察され得ない。用いられる材料に依存して、第１の接点の適切な層厚さは、好適には、１０〜１０００ｎｍ、好適には、５０〜３００ｎｍである。

本発明による磁気抵抗半導体素子の構造が広い制限範囲で変更され得る。これは、複数の用途のための下地をつくる。

好適な実施形態によると、トンネル障壁は、半磁性体を含む第１の接点と非磁性半導体の層との間に設けられる。トンネル障壁の層の厚さは、通常、３〜７ｎｍの範囲である。トンネル障壁は、ＡｌＡｓまたはＧａＡｓ等の半導体、またはアルミニウム酸化物、マグネシウム酸化物、チタン酸化物、シリコン酸化物等の酸化物（ｏｘｉｄｉｃ）のどちらかを含み得る。例として、窒化ケイ素を含む層もまた適切である。この場合、例えば、共振トンネルダイオードから、半導体トンネル障壁用として知られている従来の材料を用いることが可能である。非磁性半導体へのスピンの注入の効率は、トンネル障壁によって高められ得る。半磁性接点におけるスピン偏極が同じである場合、非磁性半導体におけるスピン偏極は、トンネル障壁が用いられると大きくなり得る。

すでに説明されたように、外部磁界の作用下の抵抗の変化について、第１の接点が半磁性体を含むことで、すでに十分である。この場合、非磁性半導体からの電荷キャリアの抽出が第２の接点を介して行われることのみが必要とされる。従って、第２の接点は、実質的に、任意の特定の制限を受けない。しかしながら、第２の接点の材料の適切な選択によって、特定の用途のためのコンポーネントの開発が可能であるか、または、外部磁界において観察される抵抗の変化を改変することが可能である。

１実施形態によると、第２の接点は非磁性体を含む。すべての比磁性半導体、および非磁性体が用いられ得る。適切な材料の例は、Ａｌ、Ｃｒ、Ｔｉ、Ｐｔ、Ｎｉ、Ａｕ／Ｇｅ合金である。接点は、好適には、低い接点抵抗を生成する、線形のＩ／Ｖ特性曲線を有する材料を含む。外部磁界における抵抗の変化は、その後、半導体に注入される電荷キャリア、特に、電子の偏極によってのみ引き起こされる。

しかしながら、第２の接点は、好適には、同様に、半磁性体を含む。この場合、第２の接点は、第１の接点と同じ材料から構成され得るが、異なった半磁性材料を用いることも可能である。本発明による半導体素子内の電荷トランスポートは、半導体素子の寸法が小さいために、拡散性の領域において起こり得る。従って、スピン偏極は、電流の方向に依存しない。電子は、概ね、特定の方向に移動するが、統計的移動は、この移動と重なる。従って、電子は、すべての可能な方向に移動し、かつ進行過程において散乱する。従って、半磁性接点が第２の接点と同様に用いられる場合、これは、反磁性体を含む第１の接点、非磁性半導体および、非磁性体を含む第２の接点から構成された２つのカスケード接続された素子と均等であり、すなわち、上述の実施形態に対応する。この場合、全抵抗Ｒは、２×Ｒ（半磁性接点）＋２×Ｒ（非磁性半導体）＋２×Ｒ（非磁性接点）からなる。第２の接点が、半磁性接点として具体化される場合、全抵抗Ｒは、２×Ｒ（半磁性接点）＋２×Ｒ（非磁性半導体）に低下する一方で、外部磁界における抵抗ΔＲの達成可能な変化は同じ状態である。その結果、ΔＲ／Ｒが低下し、すなわち、半導体素子の感度は上昇する。

好適な実施形態によると、トンネル障壁は、同様に、非磁性半導体と第２の半磁性接点との間に構成され得る。この場合、トンネル障壁は、上述の材料と同じ材料から生成され得る。

磁気抵抗半導体素子の特定の実施形態によると、第２の接点は、強磁性体を含む。正の磁気抵抗を有する半導体素子は、この場合、同様に取得される。しかしながら、特性曲線は、強磁気の保磁力（ｃｏｅｒｃｉｖｅ ｆｉｅｌｄ ｓｔｒｅｎｇｔｈ）に達するまで非対称である。強磁性接点は、同様に、スピン偏極電子を注入する。しかしながら、保磁力（ｃｏｅｒｃｉｖｅ ｆｉｅｌｄ）を超過するまで、電子は、常に、外部磁界の配向に依存しない１つの好ましい方向を有する。第１および第２の接点が、スピンフリップ長さよりも小さい距離を有する場合、強磁性接点は、半磁性接点からのスピン注入に影響を及ぼす。これにより、例えば、強磁性接点の偏向が互いに１８０°回転された２つの半導体素子を相互に接続することによって、偏極に対して敏感（ｐｏｌａｒｉｔｙ−ｓｅｎｓｉｔｉｖｅ）な磁界センサを生成することが可能である。磁界の大きさだけでなく、方向も測定され得る複数の用途が考えられる。このような半導体素子の１つの可能な用途は、例えば、自動車の制御器をロックする角度を測定するために用いられるべきセンサにおける用途である。

強磁性体を含む第２の接点の実施に関して、トンネル障壁が、各場合について、第１の接点と非磁性半導体との間、および非磁性半導体と強磁性の第２の接点との間に構成され得る場合もある。

本発明による磁気抵抗の半導体素子は、複数の用途に対して用いられ得る。例えば、情報の保存または論理回路への適用が可能である。本発明による半導体素子は、例えば、センサにおいて同様に用いられ得る。

従って、本発明は、さらに、上述の磁気抵抗半導体素子を含む保存素子、および、さらに、この素子に隣接して設けられる強磁性素子に関する。この場合、構成は、半磁性接点が強磁性素子の漏れ磁界に位置するように選択される。強磁性素子の偏極を９０°回転させると、磁気抵抗半導体素子の抵抗は低下する。なぜなら、半磁性接点が、その後、強磁性素子の漏れ磁界にもはや位置しないからである。高抵抗および低抵抗の２つの状態は、その後、状態０および１に割り当てられ得る。公知のＭＲＡＭと対照的に、偏極は、回転されることのみが必要とされる。これは、偏極を１８０°フォールドオーバ（ｆｏｌｄ−ｏｖｅｒ）されるよりも簡単に達成され得る。電気部品は、半導体材料からのみ製作され、従って、マイクロエレクトロニック回路に簡単に集積され得る。マトリックスでの構成により、素子は、他の素子から、例えば、ショットキダイオードによって分離され得る。

本発明による磁気抵抗半導体素子は、電界効果トランジスタとしても構成され得る。電界効果トランジスタは、ソース電極、ドレイン電極およびゲート電極を備え、ここで、少なくとも１つの、半磁性体を含む第１の接点が提供される。これにより、スピン偏極電荷キャリアは、ソース電極および／またはドレイン電極に注入される。従って、益々複雑になるコンポーネントが同じ構造寸法で利用可能である。従って、例として、上述のメモリ素子は、電界効果トランジスタに直接的に統合され得る。この場合、ソースからドレインへの電荷のトランスポートは、１つの種類の電荷キャリアによってのみ行われる。ゲート電極により生成される磁界の影響下で、伝導チャネルは、ソースとドレインとの間の半導体にて生じ、このチャンネルにおいて、電子による電荷トランスポートが行われる。

本発明による半導体素子は、バイポーラトランジスタにも統合され得る。バイポーラトランジスタは、エミッタとして働く部分、コレクタとして働く部分、およびベースとして働く部分を含み、ベースとして働く部分は、エミッタとして働く部分とコレクタとして働く部分との間に設けられ、ここで、少なくとも１つの第１の接点が提供される。これにより、スピン偏極電荷キャリアは、エミッタに注入され、および／またはコレクタから抽出される。

バイポーラトランジスタは、好適には、ｎｐｎトランジスタとして構成される。電荷キャリア、好適には、電子のスピン偏極は、好適には、半磁性体から生成される第１の接点において行われる。エミッタからコレクタへの電流（この電流は、磁気抵抗効果を観察するために用いられる）は、１つの種類の電荷キャリア、好適には、電子によってのみもたらされる。

さらに、磁気抵抗半導体素子は、磁界用のセンサとして用いられ得る。好適には、この場合、磁気保存媒体に保存された情報を読み出すための読み取りヘッドとして具体化される。このような磁気保存媒体は、例えば、ハードディスクであり得る。この場合、このようなセンサは、上述の磁気抵抗半導体素子、第１の接点への、および第２の接点からの電気供給線（ｅｌｅｃｔｒｉｃａｌ ｓｕｐｐｌｙ）および放電線（ｏｕｔｇｏｉｎｇ ｌｅａｄ）、ならびに供給線および放電線と接続される抵抗の変化を測定する測定デバイスを備える。

外部磁界の作用下にて、本発明による半導体素子は、その抵抗の変化を示し、従って、上述のように、磁界を検出するためのセンサとして用いられ得る。従って、本発明は、さらに、磁界の強度を測定するための方法に関し、ここで、磁界は、電荷キャリアが第１の接点にスピン偏極されるセンサに影響を及ぼす。スピン偏極電荷キャリアは、非磁性半導体に注入され、電荷キャリアは、非磁性半導体から抽出されて第２の接点に注入され、初期状態に対する抵抗の変化が測定される。

初期状態は、磁界の作用なしに、センサの抵抗によって適切に形成される。

抵抗の変化を測定することができるように、半導体内の電荷トランスポートは、１つの種類の電荷キャリアによってのみ、すなわち、電子によってのみ、またはホールによってのみ行われ得ることが可能である。電荷キャリアの変化が、電荷がトランスポートされる際に非磁性半導体内で生じる場合、これは、大きい電圧の降下を引き起こし、従って、抵抗を大きく上昇させる。この理由から、抵抗の変化は、もはや観察され得ない。電荷キャリアのこのような変化は、例えば、ダイオードのｐ−ｎ接合にて生じる。従って、ダイオードを用いる構成は、本発明の方法には用いられない。

スピンの寿命が短いために、ホールによって電荷がトランスポートされる場合、上述の方法を実行することは、技術的観点から、実現することが比較的困難である。電子のスピン状態は、かなり長い寿命を有し、その理由で、この方法は、好適には、電荷キャリアとして電子を用いる。

さらに、スピンを半導体の量子化方向に射出（ｐｒｏｊｅｃｔｉｏｎ）することによって、スピン配向を決定するための適用もまた可能である。量子点は、この場合、第２の接点を表す。この接点は、スピンフリップ長さよりも小さい、第１の接点からの距離に位置する。半磁性体接点のスピン配向は、外部磁界、たとえば、磁気により規定されて、スピンの量子点が射出される非磁性半導体のスピン配向を決定する。この用途は、特に、量子計算との関連で興味深い。

本発明は、添付の図面を参照して、より詳細に説明される。

図１は、本発明による半導体素子の直線的構成を示す。この図において、個々の層は、サンドイッチ状に隣り合って構成される。第１の接点１を介して、電子は非磁性半導体２に注入され、この非磁性半導体を通過し、そして、第２の接点３にて再び抽出される。電位４は、第１の接点１と第２の接点２との間に存在する。非磁性半導体２において、電子は、２つの異なったスピン方向、すなわちスピンアップ（５、平行）およびスピンダウン（６、反平行）にトランスポートされ、すなわち、電荷が２つのスピンチャネルにてトランスポートされる。外部磁界なしに、電子は、２つのスピンチャネル５、６における等しい部分にてトランスポートされる。外部磁界７が半導体素子に影響を及ぼした場合、電子のゼーマン項の分裂が第１の接点１にて行われ、電子は、好適には、エネルギー的により好適な状態（５、平行）を占める一方で、エネルギー的にあまり好適でない状態（６、反平行）が減少する。従って、非磁性半導体２への電子の注入はスピン偏極される。電子は、非磁性半導体２を通って拡散し、進行過程において、その偏極をスピンフリップ長さの範囲内に維持する。従って、ただ１つのスピンチャネルが電荷トランスポートのために用いられ、この理由で、素子の抵抗は大きくなる。

磁界における半導体素子の抵抗の変化を観察することができるようにするために、第１の接点１、非磁性半導体２および第２の接点３がサンドイッチ状に隣接し合って直線的に構成されることは必要でない。本発明による半導体素子の実用的なインプリメンテーションのために適切な構成は、図２に示される。この場合、第１の接点１および第２の接点３は非磁性半導体２の層上に設けられる。電位４は、再び、第１の接点１と第２の接点３との間に存在する。非磁性半導体２は、絶縁基板８上に設けられる。この構成は、さらに、後述される実験を実行するために選択される。接点１、３の電気的接続のために、金属または金属ライクの材料を含むコンタクトパッド１ａ、３ａが、接点１、３上にそれぞれ設けられる。

後述される実験のために、図２からの構成が、５００ｎｍの厚さを有するｎ型ドーピングされた（１０^１９ｃｍ^−３）Ｚｎ_０．９７Ｂｅ_０．０３Ｓｅ半導体３の層が絶縁ＧａＡｓ基板８上に非磁性半導体層２として堆積されるように生成される。ｎ型ドーピングは、この場合、ヨウ素を用いて実行される。非磁性半導体２の層は、分子線エピタキシによって堆積される。接点１、３を製作するために、Ｚｎ_０．８９Ｂｅ_０．０５Ｍｎ_０．０６Ｆｅ（ｎ＝５×１０^１８ｃｍ^−３）を含む半磁性層が非磁性半導体２の層上に堆積される。層の導電性は、ヨウ素をドーピングすることによって設定される。

アルミニウム層は、１００ｎｍの厚さになるように半磁性層上に堆積され、コンタクトパッド（２００μｍ×２５０μｍ）は、半磁性接点１、３との接点を生成するために、アルミニウム層の上にリソグラフによって規定される。これらのリソグラフによって規定されたコンタクトパッドは、その後、ウェットケミカルエッチングプロセスのためのエッチングマスクとして用いられる。このプロセスの間、半磁性半導体および約１０ｎｍの厚さの非磁性半導体２は、マスクが外された（ｕｎｍａｓｋｅｄ）領域にて除去される。第２の光学的リソグラフィ工程において、隆起領域（台形）が規定される。この隆起領域は、２つの半磁性接点１、３、および、さらに、接点１と接点３との間に設けられた半導体の層２を含む。この領域を包囲する、マスクが外されたＺｎ_０．９７Ｂｅ_０．０３Ｓｅは、次に、ウェットケミカルエッチングによって除去されて、図２に示される構成が得られる。

接点１、３の層厚さが異なり、かつ接点１、３の間隔が異なる半導体素子は、上述の方法により製作される。

種々の半導体素子の磁気抵抗の変化は、４．２Ｋにて、１００μＶのＤＣ電圧、０〜７Ｔの磁界強度にて計測される。この場合、データは、抵抗の変化の線形領域においてのみ測定される。すべてのＺｎ_０．８９Ｂｅ_０．０５Ｍｎ_０．０６Ｓｅ／Ｚｎ_０．９７Ｂｅ_０．０３Ｓｅのハイブリッド構造は、強度の正の磁気抵抗変化を示す。磁気抵抗の変化の例示的曲線は、図３に示される（曲線（ａ）および（ｂ））。構成の全抵抗が２０．５Ωである場合、磁気抵抗において観察される最も大きい変化は、約１．４Ωである。２Ωの接点抵抗が減算された場合、抵抗の相対変化について、ΔＲ／Ｒ＝８％の下限が推定され得る。抵抗は、１〜２テスラの磁界にて飽和限界に達する。抵抗において観察された変化は、磁界における半導体素子の配向には依存しない。第１の接点１および第２の接点３の層厚さが２００ｎｍ（図３、曲線（ａ））から１００ｎｍ（図３、曲線（ｂ））に低減された場合、抵抗の変化はファクタ３だけ減少する。接点が比較のために非磁性半導体を含む半導体素子は、測定精度が０．２％以内で、磁界における抵抗の変化を示さない（図３、曲線（ｃ））。

図２からの構成の層は、接点１、３の固有の磁気抵抗の変化が負であることを確実にするために、高濃度のｎ型ドーピングを有する。低濃度のドーピング（しかしながら、絶縁層への遷移よりも高い濃度）により、半磁性接点１、３は、導電性のｅ−ｅが補正されるので、さらなる正の磁気抵抗の変化を有する。この影響は、（Ｋ_Ｆ１）^−３／２により、ドーピングｎが上昇するに従って減少し、ここで、ｋ_Ｆは、フェルミエネルギーの波形ベクトルであり、１は、電子の平均自由行程長さである。半磁性体からのみ製作されるサンプルの磁気抵抗の小さい負の変化（２％）は、図４に図示される。

さらに、抵抗の変化の範囲は、接点の層厚さが１００ｎｍである場合、接点１と接点３との距離の関数として決定される。実験は、距離が大きくなると、正の磁気抵抗の変化の絶対値が０．４８Ω（１０μｍ）から０．４Ω（２０μｍ）を通過して０．３５Ω（３０μｍ）にまで減少することを示す。

磁気抵抗半導体素子の個々の層の構成は、広い制限範囲内で改変され得る。

さらなる適切な構造が図５に示される。しかしながら、この場合、非磁性半導体２は半導体基板８に注入される。非磁性半導体２の導電性領域は、イオン注入によって規定され得る。この方法は、プレーナシリコン技術から公知である。導電性は、ドーピングの程度によって設定され得る。非磁性半導体２のｎ型ドーピングの場合、半導体基板８は、ｐ型ドーピングされ得る。その結果、隣接する素子からの分離を達成することが可能である。なぜなら、ｐ−ｎ接合の１つは、その場合、常に遮断（ｂｌｏｃｋ）しているからである。第１の接点１および第２の接点３は、非磁性半導体２の層に同時に付与され得、２つの接点１、３を製作するために、１回のエピタキシ工程のみが必要とされる。接点１、３の電気的接続は、各場合について、再び、金属または金属ライクの材料を含むコンタクトパッド１ａ、３ａによって行われる。

さらなる実施形態が図６に示される。この場合、非磁性半導体２は、半導体基板８上に設けられ、半磁性の第１の接点１は、非磁性半導体２上に層として形成される。同様に、半磁性半導体または他の非磁性材料を含み得る第２の接点３は、同様に、半導体基板８上に直接的に設けられる。半導体基板８は、さらに、本発明により、直接的に第２の接点として機能し得る。接点１、３の電気的接続は、再び、各場合について、金属または金属ライクの材料を含むコンタクトパッド１ａ、３ａにより行われる。電荷のトランスポートは、この場合、半導体基板８を通じて行われる。示される半導体素子は、公知の方法により製作される。以下の、例えば、分子線エピタキシ、減圧気相エピタキシャル成長、常圧気相エピタキシャル成長またはＵＨＶ気相エピタキシャル成長が適切である。

非常に小さい空間のみを必要とするさらなる実施形態が図７に示される。この場合、半磁性体または非磁性体を含み得る第２の接点３は、半導体基板８上に設けられる。半導体基板８は、さらに、第２の接点３を直接的に形成し得る。非磁性半導体２が第２の接点３上に設けられ、この上に、第１の接点１を形成する半磁性半導体を含むさらなる層が設けられる。この場合、電荷のトランスポートは、部分的に、半導体基板８を介しても行われる。電気的接触接続は、第１の接点１にてコンタクトパッド１ａを介して、および半導体基板８におけるコンタクトパッド８ａにより行われる。コンタクトパッド１ａ、８ａは、金属または金属ライクの材料を含む。

図８は、メモリ素子のために用いられ得る種類の構成を示す。本発明による半導体素子の非磁性半導体２を形成するｎ型ドーピング領域は、基板８、例えば、ｐ型ドーピングシリコン基板８に注入される。非磁性半導体２上に、例えば、Ｚｎ_０．８９Ｂｅ_０．０５Ｍｎ_０．０６Ｓｅから製作され得る第１の半磁性接点１と、さらに、例えば、アルミニウム等の半磁性体から、または、例えば、Ｚｎ_０．８９Ｂｅ_０．０５Ｍｎ_０．０６Ｓｅ等の半磁性材料から製作され得る第２の接点３が隣接し合って構成され得る。コバルトを含み得る強磁性素子９は、第１の半磁性接点１に隣接して設けられる。強磁性素子９の磁化方向は変更され得る。この場合、第１の接点１および強磁性素子９は、近接して設けられるので、第１の接点１は、強磁性素子９の漏れ磁界に位置する。半磁性の第１の接点１と強磁性素子９との間の距離は、５０〜１００ｎｍの範囲にて適切に選択される。

メモリ素子の機能は、図８ｂに図示される。高抵抗を有する状態において、第１の接点１は、強磁性素子９の磁化１０の漏れ磁界に位置する。この状態において、スピン偏極電子は、第１の接点１から非磁性半導体２に注入され、従って、スピンチャネルの１つのみが電荷トランスポートのために利用され得る。従って、デバイスは、大きくなった抵抗を示す。強磁性素子９の磁化１０が９０°回転される場合（磁化１１）、第１の接点１は、強磁性素子９の漏れ磁界にもはや位置しない。従って、第１の接点１から非磁性半導体２に注入された電子は、もはやスピン偏極されない。この理由で、非磁性半導体２の両方のスピンチャネルが電荷トランスポートのために利用され得る。その結果、半導体素子の抵抗は減少する。

図９は、電界効果トランジスタの可能な構成を示す。ソースとして機能する第１のｎ型ドーピング領域１４、およびドレインとして機能する第２のｎ型ドーピング領域１５は、ｐ型ドーピングシリコン基板８において規定される。ゲート電極１２は、ソースとドレインとの間の領域に設けられ、ゲート電極は、ゲート誘電体１３によって基板８から絶縁される。半磁性体から作製される第１の接点１は、ソースとして機能するｎ型ドーピング領域１４上に設けられる。この接点は、例えば、Ｚｎ_０．８９Ｂｅ_０．０５Ｍｎ_０．０６Ｓｅを含み得る。金属層１６は、コンタクトパッドとして第１の接点上に構成され、この金属層は、例えば、アルミニウムを含み得、この金属層により、電子が第１の接点１に供給される。金属層１７は、同様に、ドレインとして機能するｎ型ドーピング領域１５に設けられ、この金属層は、例えば、同様に、アルミニウムを含み得る。本発明による半導体素子は、最初に、第１の半磁性接点１、および非磁性半導体として機能するｎ型ドーピング領域１４によって形成される。ゼロ電界状態において、すなわち、ゲート電極に電圧が存在しない場合、ソースからドレインに流れる電流はない。従って、非磁性半導体、すなわち、ｎ型ドーピング領域１４における外部磁界の作用による抵抗の変化も生じない。電圧がゲート電極１２にて印加された場合、ゲート１２の磁界におよび伝導チャネル１８における電子の蓄積は、ｐ型ドーピング基板８にて生じる。この基板にて、電荷のトランスポートは電子によって行われる。伝導チャネル１８は、その後、本発明の考え方に沿って、第２の接点を形成する。この接点により、電荷キャリアは、非磁性半導体から抽出されるか、またはコンタクトパッド１６と１７との間の電荷キャリアのトランスポートは、電子によってのみ行われる。

図９にて示される実施形態において、本発明による半導体素子は、ソース１４にて形成される。しかしながら、ドレイン１５における本発明による半導体素子を形成することもまた可能である。同様に、本発明による半導体素子をソースおよびドレインの両方にて形成することが可能である。同様に、ＦＥＴの構成は、図９に示される実施形態に限定されない。

図１０は、バイポーラトランジスタの構成部分として、本発明による半導体素子を示す。ｎｐｎトランジスタが示される。トランジスタは、例えば、ＺｎＢｅＭｎＳｅ等の半磁性体から作製された第１の接点１を含む。第１の接点１は、非磁性半導体２の層と隣接する。この層は、トランジスタのエミッタ１９として機能するｎ型ドーピング領域に設けられる。エミッタ１９の下に、トランジスタの薄いｐ型ドーピングされたベース２０が位置し、これにｎ型ドーピングされたコレクタ２１が隣接する。半磁性の第１の接点１、ベース２０およびコレクタ２１へのオーム接点は、各場合について、金属コンタクトパッド１６および金属コンタクトパッド１ａおよび２０ａによって生成される。エミッタ１９に対する正の電圧がベース２０に存在する場合、電流は、半導体素子を通って流れ、この電流は、ベース２０の領域において、エミッタ１９からコレクタ２１へと拡散する電子によって運ばれる。

しかしながら、エミッタ１９が、本発明による半導体素子の非磁性半導体を直接的に形成することもまた可能である。電子もエミッタ１９からベース２０の接点へと流れる場合、半磁性接点からエミッタに注入されたスピン偏極電子は、その後、ベース２０を通ってコレクタ２１に拡散する。ベース電流それ自体は、抵抗を測定するために利用されない。

本発明による半導体素子は、さらに、次に、コレクタにて設けられ得るか、または付随してコレクタを含む。

図１１は、本発明による半導体素子を含む読み取りヘッドの構成を図式的に示す。例えば、アルミニウムを含み得る金属層２２を介して、電子は、例えば、Ｚｎ_０．８９Ｂｅ_０．０５Ｍｎ_０．０６Ｓｅ等の半磁性体から製作される第１の接点１に供給される。第１の接点１は、非磁性半導体２の層に隣接する。この層は、例えば、ｎ型ドーピングシリコンから構成され得る。例えば、ＳｉＯ_２を含む絶縁層２３は、金属層２２と、非磁性半導体２の層との間に提供される。非磁性半導体２の層は、第２の接点３として機能する層に隣接し、例えば、アルミニウムを含み得る。異なった態様で偏極されたセル２５を含む磁器保存媒体２４は、読み取りヘッドから短い距離にて設けられる。磁気保存媒体は、例えば、ハードディスクであり得る。半磁性材料を含む第１の接点１は、セル２５の磁界によって含まれ、従って、第１の接点を通って非磁性半導体２に入る電子のスピン偏極がもたらされ得る。磁気保存媒体２４にて保存されたデータを読み出すために、保存媒体２４は、読み取りヘッドを移動して過ぎる。第１の接点の半磁性材料に作用する外部磁界は、個々のセル２５の偏極の結果として変化する。従って、非磁性半導体２の層に注入された電子のスピン偏極の程度が変化し、従って、半導体素子の抵抗も変化する。その結果、非磁性半導体２の層を通って流れる電流の強度が変化する。この変化は、金属層２２を介して第１のデバイスと、および第２の接点として機能する層３を介して読み取りヘッドと接続される測定デバイス（図示せず）によって測定され得、その結果、保存媒体２４に保存された情報が読み出され得る。

図１２は、基板上に設けられた本発明による複数の半導体素子が互いに分離され得る構成を示す。ｎ型ドーピング半導体領域２６は、通常、シリコン基板であるｐ型ドーピング基板８に注入される。非磁性半導体２がｎ型ドーピング領域２６上に設けられ、この上に、次に、第１の接点１として機能する半磁性体の層が付与される。半磁性接点１は、直線の電流電圧特性曲線（オーム接点）を有する金属接点２８を介して接触接続される。さらに、ショットキダイオードが界面にて生成されるように選択される金属接点２７がｎ型ドーピング領域２６に設けられる。この結果として、抵抗を測定するための電流の流れは、１つの方向にのみ可能であり、従って、本発明による複数の半導体素子を、行線および列線を有する半導体メモリから公知のマトリックスにて接触接続することが可能であり、半導体素子は、各場合に、行線および列線を介して駆動することによって別々にアドレス指定され得る。

図１２は、可能な実施形態の１つのみを示す。従って、例として、ｎ型ドーピング領域２６は、さらに、非磁性半導体２を直接的に形成し得る。半磁性接点１は、その後、注入された領域２６に直接的に設けられる。さらに、オーム接点２８とショットキ接点２７とを置換することもまた可能であり、これにより、可能な電流の流れの方向が変化する。ショットキダイオードは、順方向に比較的小さい電圧降下を示す。従って、磁気抵抗効果は、本発明による半導体素子との組み合わせにても観察され得る。この構成は、例えば、図８を参照して記載されたように、特に、メモリ素子との結合にて適切である。本発明による半導体素子がセンサとして用いられる場合、ダイオードは、好適には、用いられず、これは、ダイオードによって、感度の損失がもたらされるからである。

図１３は、ｐｎダイオードを介する、本発明による半導体素子の分離を示す。このような構成は、抵抗を測定する感度によってなされる要求が、例えば、ＭＲＡＭにおいて、過度に厳しくない用途に適切である。これは、特に、集積シリコンダイオードにとって好都合である。なぜなら、電子コンポーネントの高い集積度は、このようにして可能だからである。しかしながら、原則的に、ダイオードを製作するために、他の半導体材料もまた可能である。図１３は、例えば、ｎ型ドーピングシリコン基板等の半導体基板８を示す。ｐ型ドーピングされた領域３０は、好適な態様で半導体基板８に集積される。この領域は、次には、ｎ型ドーピング領域３１を含む。領域３０および３１は、例えば、シリコン基板へのイオンの注入によってドーピングされ得る。磁界の影響下で、半磁性の第１の接点１からスピン偏極された電子が注入される非磁性半導体２がｎ型ドーピングされた領域３１に設けられる。半磁性の第１の接点、およびｐ型ドーピングされた領域３０との電気的接点は、各場合について、金属コンタクトパッド３２および３３を介して生成される。電子は、金属コンタクトパッド３２から、最初に、半磁性接点１を通過し、ここで、電子は、外部磁界の影響下でスピン偏極を受ける。スピン偏極電子は、次に、非磁性半導体２に注入され、その後、ｎ型ドーピングされた領域３１を通過する。電荷のトランスポートがｐ型ドーピング領域３０にて行われるためのホールとの再結合は、ｐ型ドーピング領域との境界にて行われる。最後に、電子回路を完成するために、電子の抽出がコンタクトパッド３３にて行われる。逆方向の電荷トランスポートは不可能である。なぜなら、領域３０および３１によって形成されるダイオードは、その後、逆バイアスされるからである。ｐ型ドーピング領域３０およびｎ型ドーピングされたシリコン基板８により形成されたダイオードは、個々のコンポーネントを互いに絶縁し、従って、例えば、マトリックスにて、１つの列のコンポーネントが隣接する列のコンポーネントから絶縁される。

図１４は、電子コンポーネントの構成をマトリックスにて示し、電子コンポーネントは、各々、本発明による磁気抵抗半導体素子３４、および隣接する磁気抵抗半導体素子の分離のためのダイオード３５を含む。マトリックスは、列線３６および行線３７によって形成される。磁気抵抗半導体素子３４およびダイオード３５から形成される各電子コンポーネント３８は、各場合について、列線３６および行線３７と接続される。

図１２に示される構成に付与された場合、金属接点２８は、行線３７と接続され、金属接点２７は列線３６と結合される。図１３に示される構成の場合、コンタクトパッド３２は、行線３７と、およびコンタクトパッド３３は、列線３６と接続される。

磁気抵抗半導体素子３４’の抵抗を決定することが意図される場合、測定電圧は、行線３７’および列線３６’に印加されて、測定構成３９が抵抗を決定し得る。この場合、すべての可能な電流経路のダイオード３５’のみが順方向バイアスされる一方で、すべての他の可能な電流経路は、逆方向に少なくとも１つのダイオード３５を常に含む。従って、磁気抵抗半導体素子３４’における抵抗または抵抗の変化を選択的に決定することが可能である。

図１５は、磁気抵抗半導体素子３４がトランジスタ４０によって分離されるマトリックス構成を示す。このようなマトリックスは、図９および図１０に示される構成にて実現され得る。

マトリックスは、再び、列線３６および行線３７を含む。行線３７を介して、測定電圧は、各場合について、磁気抵抗半導体素子に印加され得る。接点４１は、すべてのトランジスタ４９について同じ電位にある。トランジスタ４０は、各場合について、駆動され得、すなわち、列線３６を介して、オン状態とオフ状態との間で切り換えられる。

磁気抵抗半導体素子３４およびトランジスタ４０から形成される電子コンポーネントが図９において図示される構成によって形成される場合、半磁性接点１上に設けられるコンタクトパッド１６は、行線３７と接続され、ゲート電極１２は、列線３６と接続される。金属層１７によって形成される接点（ドレイン）は、すべての電界効果トランジスタにおいて同じ電位にあり、かつ、図１５における接点４１に対応する。

図１０にて図示されるバイポーラトランジスタの場合、コンタクトパッド１ａは、行３７と接続され、コンタクトパッド２０ａ（ベース）は、列線３６と接続される一方で、接点１６（コレクタ２１）は、すべての電子コンポーネントにて同じ電位にある。

図１５に示されるマトリックスの磁気抵抗半導体素子３４’の抵抗を決定することができるようにするために、測定電圧は、行線３７’および接点４１’に印加され、従って、測定デバイス３９は、磁気抵抗半導体素子３４’の抵抗を決定し得る。トランジスタ４１’は、列線３６を介して駆動され、従って、列線３６’と接続されるトランジスタ４１は、オンにされる。測定電圧が行線３７’においてのみ存在するので、測定回路は、関連するトランジスタ４０’の場合においてのみ生成され、従って、磁気抵抗半導体素子３４’の抵抗のみが選択的に決定される。

本発明による電磁半導体素子における抵抗の変化は、予め知られた磁気抵抗効果とは基本的に異なった、ＧＭＲ、ＡＭＲ、またはＴＭＲといった新しい効果に基づく。磁気抵抗半導体素子は、複数のコンポーネントに統合され得、その構成については、広い制限範囲内で異なり得る。

図１は、本発明による半導体素子の直線的構成を示す。 図２は、接点間の電流方向が水平方向の構成を示す。 図３は、本発明による半導体素子の抵抗の変化が磁界強度の関数としてプロットされるグラフを示す。 図４は、抵抗の変化が高濃度にｎ型ドーピングされたＺｎ_０．８９Ｂｅ_０．０５Ｍｎ_０．０６Ｓｅ個々の層の磁界強度の関数として示されるグラフを示す。 図５は、接点間の電流方向が水平方向の構成を示す。 図６は、接点間の電流方向が混合された構成を示す。 図７は、接点間の電流方向が混合された構成を示す。 図８は、メモリ素子の側面図（ａ）および平面図（ｂ）を示す。 図９は、本発明による半導体素子を含む電界効果トランジスタの断面図を示す。 図１０は、本発明による半導体素子を含むバイポーラトランジスタの断面図を示す。 図１１は、本発明による半導体素子を含む読み取りヘッドの長手方向の断面図を示す。 図１２は、ショットキダイオードにより隣接する半導体素子から分離された本発明による半導体素子を示す。 図１３は、ｐｎダイオードにより隣接する半導体素子から分離された本発明による半導体素子を示す。 図１４は、本発明による磁気抵抗半導体素子がダイオードにより分離されたマトリックス構成を示す。 図１５は、本発明による磁気抵抗半導体素子がトランジスタにより分離されたマトリックス構成を示す。

符号の説明

１ 第１の接点
２ 非磁性半導体
３ 第２の接点
４ 電位
５ スピン方向が平行
６ スピン方向が反平行
７ 磁界Ｈ
８ 基板
９ 強磁性素子
１０ 磁化
１１ 磁化
１２ ゲート電極
１３ ゲート誘電体
１４ ソース
１５ ドレイン
１６ 金属層
１７ 金属層
１８ 伝導チャネル
１９ エミッタ
２０ ベース
２１ コレクタ
２２ 金属層
２３ 絶縁層
２４ 磁気保存素子
２５ セル
２６ ｎ型ドーピング半導体領域
２７ 金属接点
２８ 金属接点
２９ シリコン基板
３０ ｐ型ドーピング領域
３１ ｎ型ドーピング領域
３２ コンタクトパッド
３３ コンタクトパッド
３４ 磁気抵抗半導体素子
３５ ダイオード
３６ 列線
３７ 行線
３８ 電子コンポーネント
３９ 測定機器
４０ トランジスタ
４１ 接点

Claims (13)

1. 第１の接点（１）と、
   第２の接点（３）と、
   非磁性半導体の層（２）と
   を備え、
   該層（２）は、該第１の接点（１）と該第２の接点（３）との間に配置されており、
   該第１の接点（１）は、半磁性材料から形成されており、
   該第２の接点（３）は、半磁性材料または強磁性材料から形成されている、磁気抵抗半導体素子。
2. 前記半磁性材料は、半導体である、請求項１に記載の磁気抵抗半導体素子。
3. 前記第２の接点（３）と前記非磁性半導体から形成されている前記層との間に配置されたトンネル障壁をさらに備えている、請求項１に記載の磁気抵抗半導体素子。
4. 前記半磁性材料は、ＩＩ−ＶＩ属の半導体である、請求項１〜３のいずれか１つに記載の磁気抵抗半導体素子。
5. 前記ＩＩ−ＶＩ属の半導体は、Ｂｅ_ｘＭｎ_ｙＺｎ_{１−ｘ−ｙ}Ｓｅであり、ただし、０＜ｘ＜１、かつ、０＜ｙ＜１、かつ、０．０００１＜ｙ＜０．２である、請求項４に記載の磁気抵抗半導体素子。
6. 前記非磁性半導体の前記層（２）を通って一方向に電流が流れることを止めるために、前記第１の接点（１）と前記２の接点（３）との間に配置されたショットキダイオードをさらに備えている、請求項１〜５のいずれか１つに記載の磁気抵抗半導体素子。
7. 前記非磁性半導体の前記層（２）を通って一方向に電流が流れることを止めるために、前記第１の接点（１）と前記２の接点（３）との間に配置されたｐｎダイオードをさらに備えている、請求項１〜５のいずれか１つに記載の磁気抵抗半導体素子。
8. 請求項１〜７のいずれか１つに記載の磁気抵抗半導体素子と、
   前記第１の接点（１）に隣接して配置された強磁性素子（９）と
   を備えたメモリデバイス。
9. ソース電極（１４）と、
   ドレイン電極（１５）と、
   ゲート電極（１２）と、
   半磁性材料から形成されている少なくとも１つの第１の接点（１）であって、スピン偏極された電荷キャリアを該ソース電極（１４）に注入し、かつ、スピン偏極された電荷キャリアを該ドレイン電極（１５）から抽出する少なくとも１つの第１の接点（１）と、
   該第１の接点と該ソース電極（１４）との間のトンネル障壁と
   備えた電界効果トランジスタ。
10. エミッタ（１９）として機能する部分と、
    コレクタ（２１）として機能する部分と、
    該エミッタ（１９）として機能する部分と該コレクタ（２１）として機能する部分との間に配置されたベース（２０）として機能する領域と、
    スピン偏極された電荷キャリアを該エミッタ（１９）に注入し、かつ、スピン偏極された電荷キャリアを該コレクタ（２１）から抽出する少なくとも１つの第１の接点（１）と、
    該第１の接点（１）と該エミッタ（１９）との間のトンネル障壁と
    を備えたバイポーラトランジスタ。
11. 請求項１〜７のいずれか１つに記載の磁気抵抗半導体素子と、
    電気供給装置と、
    複数の送電および放電線であって、該複数の送電および放電線のそれぞれは、第１の接点および第２の接点のうちのそれぞれ１つに接続されている、複数の送電および放電線と、
    該複数の送電および放電線に接続された測定デバイスであって、電気抵抗の変化を測定する測定デバイスと
    を備えた磁気センサ。
12. 磁界の強度を測定する方法であって、該磁界は、電荷キャリアが第１の接点においてスピン偏極されたセンサ上にあり、
    該方法は、
    該スピン偏極された電荷キャリアを非磁性半導体に注入することと、
    該電荷キャリアを該非磁性半導体から第２の接点に抽出することと、
    外部磁界の作用がない状態に対して抵抗の変化を測定することと
    を包含する、方法。
13. 前記電荷キャリアは電子である、請求項１２に記載の方法。

Images