JP2010199320A - シリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子 - Google Patents

シリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子 Download PDF

Info

Publication number
JP2010199320A
JP2010199320A JP2009042906A JP2009042906A JP2010199320A JP 2010199320 A JP2010199320 A JP 2010199320A JP 2009042906 A JP2009042906 A JP 2009042906A JP 2009042906 A JP2009042906 A JP 2009042906A JP 2010199320 A JP2010199320 A JP 2010199320A
Authority
JP
Japan
Prior art keywords
silicon
layer
spin transport
transport device
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009042906A
Other languages
English (en)
Inventor
Tomoo Sasaki
智生 佐々木
Toru Oikawa
亨 及川
Masamichi Tagami
勝通 田上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009042906A priority Critical patent/JP2010199320A/ja
Priority to US12/690,566 priority patent/US8481337B2/en
Publication of JP2010199320A publication Critical patent/JP2010199320A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984Devices using spin polarized carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】電圧出力特性を向上させることが可能なシリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子を提供すること。
【解決手段】シリコンスピン伝導素子10の製造方法において、シリコン膜3をウェットエッチングによりパターニングしてシリコンチャンネル層7を形成する第一工程と、シリコンチャンネル層7上に、互いに離間された磁化自由層12C及び磁化固定層12Bを形成する第二工程と、を備えることを特徴とする。
【選択図】図10

Description

本発明は、シリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子に関するものである。
スピンを蓄積または伝導するためのチャンネル層上に、磁化自由層及び磁化固定層を設けるスピン伝導素子が知られている。近年、チャンネル層に金属材料を用いたスピン伝導素子に代わって、チャンネル層に半導体材料を用いたスピン伝導素子が多くの注目を集めている。なぜならば、半導体材料の方が金属材料よりもスピン拡散長が長いためであり、GMR(巨大磁気抵抗効果)素子やTMR(トンネル磁気抵抗効果)素子に代表される受動素子を能動素子として利用できる可能性があるからである。また、半導体材料を用いたスピン伝導素子の場合、半導体電極に強磁性金属材料を利用するため、デバイスの簡略化が可能となる。
半導体材料を用いたスピン伝導素子として、例えば特許文献1及び2に記載のものが知られている。特許文献1には、チャンネル層として半導体を用いることが開示されている。また、特許文献2には、チャンネル層として、GaAsをベースとした半導体化合物を用いることが開示されている。
特開2004−186274号公報 特許第4029772号公報
しかしながら、従来のスピン伝導素子では、十分な電圧出力を得ることは困難であった。そこで、本発明は、電圧出力特性を向上させることが可能なシリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子を提供することを課題とする。
上述の課題を解決するため、本発明のシリコンスピン伝導素子の製造方法は、シリコン膜をウェットエッチングによりパターニングしてシリコンチャンネル層を形成する第一工程と、シリコンチャンネル層上に、互いに離間された磁化自由層及び磁化固定層を形成する第二工程と、を備えることを特徴とする。
本発明者等が検討したところ、シリコンチャンネル層をウェットエッチングによりパターニングすると、予想外にもイオンミリング等の物理的方法によりパターニングした場合に比べて著しく電圧出力が向上することを見出して本発明に想到した。ウェットエッチングによりシリコンチャンネル層をパターニングすることにより電圧出力が向上することの理由は明らかではないが、例えば以下のように考えることができる。従来なされていた物理的方法によれば、シリコンチャンネル層がダメージを受けやすく、シリコンチャンネル層の結晶性が悪くなるものと考えられる。これにより、シリコンチャンネル層でのスピンの散乱が大きくなり、電圧出力が小さくなっていたものと考えられる。また、イオンミリング時にシリコン膜に打ち込まれるイオンによってシリコン膜表面付近の電荷状態が変化し、シリコンチャンネル層でのスピンの散乱が大きくなり、電圧出力が小さくなっていたものと考えられる。これに対して、ウェットエッチングによりパターニングすると、シリコンチャンネル層に対する物理的なダメージが少なく、シリコンチャンネル層の結晶構造を高いままに維持できるものと考えられる。これにより、スピンの散乱が抑制され、高い電圧出力を得ることが可能となるものと考えられる。
また、第一工程では、異方性ウェットエッチングにより、シリコンチャンネル層の側面に傾斜部を形成することが好ましい。このように、異方性ウェットエッチングでは、特定の結晶方位に対して選択的にエッチングすることができ、所望の形状を有するシリコンチャンネル層を得ることができる。
また、第一工程において、主要部と、主要部から突出した角部とを有するマスクを用いることが好ましい。ウェットエッチングによってシリコン膜をパターニングする際、シリコン膜の角部は主要部よりも侵食され易い。角部が突出しているマスクを用いることにより、シリコン膜の角部と主要部の侵食加減を調整することができる。これにより、精度良く形成されたシリコンチャンネル層を得ることができる。
また、第一工程において、角部が主要部の面積よりも小さな面積を有するようなマスクを用いることが好ましい。これにより、シリコン膜をマスクの主要部の形状に対応させた形を有するシリコンチャンネル層に精度良く成形することができる。
さらに、角部の形状が、主要部と重なる範囲を含めて、正方形、長方形、又は円形であるような、マスクを用いることが好ましい。これにより、マスクの突出した角部の形状が歪である場合と比較して、ウェットエッチングによる角部の侵食を均等なものとすることができる。従って、マスクの主要部の形状に対応させて、より一層、所望の形状のシリコンチャンネル層に精度良く成形することができる。
また、第一工程の前に、シリコン膜上に設けられた強磁性膜をイオンミリングによりパターニングして、強磁性層を形成する工程を更に備えることが好ましい。これにより、シリコン膜をウェットエッチングによってパターニングし易くなる。
また、第一工程の前に、シリコン膜上に設けられた強磁性膜及び絶縁膜をイオンミリングによりパターニングして、強磁性層及び絶縁層を形成する工程を更に備えることが好ましい。これにより、シリコン膜をウェットエッチングによってパターニングし易くなる。また、シリコンチャンネル層を構成するシリコンと、磁化自由層及び磁化固定層を構成する材料との導電率の違いによる導電率の不整合を絶縁層によって緩和することができる。このため、シリコンチャンネル層と磁化固定層又は磁化自由層との界面におけるスピンの散乱を抑制できる。従って、シリコンスピン伝導素子の電圧出力特性をさらに向上させることが可能となる。
また、本発明のシリコンスピン伝導素子は、シリコンチャンネル層と、シリコンチャンネル層の第一の部分上に設けられた磁化自由層と、シリコンチャンネル層の第二の部分上に設けられた磁化固定層と、を備え、シリコンチャンネル層はウェットエッチングにより形成されたものであることを特徴とする。
シリコンチャンネル層をウェットエッチングにより形成すると、シリコンチャンネル層に対する物理的なダメージが少なく、シリコンチャンネル層の結晶構造を高いままに維持できるものと考えられる。これにより、スピンの散乱が抑制され、高い電圧出力が可能となるものと考えられる。
シリコンチャンネル層は、側面に傾斜部を有することが好ましい。シリコンチャンネル層の側面が傾斜していることにより、シリコンチャンネル層上に形成されうる配線などが断線してしまうことを抑制できる。これにより、信頼性の高いシリコンスピン伝導素子を得ることができる。
また、傾斜部の傾斜角度が50度〜60度であることが好ましい。傾斜部の傾斜角度が60度を超えると、配線などの被膜が断線する恐れがある。一方、傾斜部の傾斜角度が50度未満であると、磁化固定層及び磁化自由層に対するシリコンチャンネル層の幅が広くなり、スピン伝導にとって効率が悪くなる傾向がある。
また、シリコンチャンネル層の傾斜部、磁化自由層の側面、及び磁化固定層の側面に、酸化膜が設けられていることが好ましい。当該酸化膜上に配線を設けることにより、この配線によりシリコンチャンネル層のスピンが吸収されることを抑制できる。また、当該酸化膜上に配線を設けることにより、配線からシリコンチャンネル層へ電流が流れることを抑制でき、スピン注入効率を向上することができる。
また、シリコンチャンネル層と、磁化自由層及び磁化固定層との間に、絶縁層を更に備えることが好ましい。シリコンチャンネル層を構成するシリコンと、磁化自由層及び磁化固定層を構成する材料との導電率の違いによる導電率の不整合を絶縁層によって緩和することができる。このため、シリコンチャンネル層と磁化固定層又は磁化自由層との界面におけるスピンの散乱を抑制できる。従って、シリコンスピン伝導素子の電圧出力特性をさらに向上させることが可能となる。また、絶縁層の材料がMgOからなることが好ましい。
また、シリコンチャンネル層上における第一の部分と第二の部分との間に、電極を更に備えることが好ましい。これにより、磁化自由層及び磁化固定層の間を流れるスピン流または電流に、当該電極から電場または磁場を印加することができる。従って、スピンの偏極方向を調節することが可能となる。
また、磁化自由層及び磁化固定層の材料が、Ti、V、Cr、Mn、Co、Fe、及びNiからなる群から選択される金属、前記群の元素を1以上含む合金、又は、前記群から選択される1以上の元素及びB、C、及びNからなる群から選択される1以上の元素を含む合金であることが好ましい。これらの材料は軟磁性材料であるため、磁化自由層としての機能を好適に実現することが可能である。また、これらの材料はスピン分極率の大きい強磁性材料であるため、磁化固定層としての機能を好適に実現することが可能である。
また、磁化自由層及び磁化固定層は、形状異方性によって保磁力差が付けられていることが好ましい。これにより、保磁力差をつけるための反強磁性層を省略することが可能である。
また、磁化固定層は、磁化自由層よりも保磁力が大きいことが好ましい。これにより、シリコンスピン伝導素子における磁化固定層及び磁化自由層としての機能を好適に実現することが可能である。
また、磁化固定層上に形成された反強磁性層を更に備え、反強磁性層は、磁化固定層の磁化の向きを固定することが好ましい。反強磁性層が磁化固定層と交換結合することにより、磁化固定層の磁化方向に一方向異方性を付与することが可能となる。この場合、反強磁性層を設けない場合よりも、高い保磁力を一方向に有する磁化固定層を得られる。
本発明によれば、電圧出力特性を向上させることが可能なシリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子を提供することができる。
SOI基板を示す斜視図である。 SOI基板上に、絶縁膜、強磁性膜、及びアライメントパターンを作製した状態を示す斜視図である。 シリコン膜をパターニングする際に用いるマスクの上面図である。 シリコン膜、絶縁膜、及び強磁性膜をパターニングした状態を示す斜視図である。 酸化膜を形成した状態を示す斜視図である。 パターニング後の強磁性膜を細線化した状態を示す斜視図である。 酸化膜を形成した状態を示す斜視図である。 (a)は、配線を形成した状態を示す斜視図である。(b)は、(a)のb−b線に沿った断面図である。 電極パッドを形成した状態を示す斜視図である。 (a)は、本発明に係るシリコンスピン伝導素子を示す斜視図である。(b)は、(a)におけるシリコンチャンネル層のXZ断面を示す図である。図である。 (a)は、本発明に係るシリコンスピン伝導素子を示す上面図である。(b)は、(a)における領域Bを拡大した図である。 実施例のシリコンスピン伝導素子の上面写真図である。 (a)及び(b)は、印加磁場の強さ(Oe)と電圧出力(V)との関係を示すグラフである。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
以下に、本発明に係るシリコンスピン伝導素子の製造方法を説明する。まず、図1に示すような、シリコン基板1、シリコン酸化膜2、及び表面が(100)面であるシリコン膜3がこの順に形成されたSOI(Silicon On Insulator)基板Sを準備する。
シリコン膜3に導電性を付与するためのイオンを注入し、その後、アニールを行ってイオンを拡散させる。例えば、導電性を付与するためのイオンとしてBやPが挙げられる。また、アニール温度は、例えば900℃とすることができる。
次いで、洗浄により、SOI基板Sの表面の付着物、有機物、及び酸化膜の除去をする。洗浄液として、例えば、アセトン、イソプロピルアルコール及びHFを用いることができる。
SOI基板Sの洗浄後、図2に示すように、SOI基板Sのシリコン膜3上に、絶縁膜4及び強磁性膜5を成膜する。絶縁膜4及び強磁性膜5は、例えば、MBE(Molecular Beam Epitaxy)法などにより成膜する。さらに、洗浄により、強磁性膜5の表面の付着物、有機物、及び酸化膜の除去をする。洗浄液として、例えば、アセトン、イソプロピルアルコールを用いることができる。
強磁性膜5の洗浄後、図2に示すように、強磁性膜5上にアライメントパターンPを作製する。アライメントパターンPの作製は、フォトリソグラフィー法により行う。例えば、アライメントパターンPとして100nmのTa膜を用いる。
続いて、フォトリソグラフィー法により、強磁性膜5上にマスクを形成する。図3(a)及び図3(b)にマスクの形状の一例を示す。図3(a)及び図3(b)に示すように、主要部20と、主要部20から突出した角部21,22とを有するようなマスクM1,M2を用いる。この際、角部21,22が主要部20の面積よりも小さな面積を有するようなマスクを用いると良い。また、主要部20が長方形の場合、突出した角部21,22は、長方形の四隅に配置される。
図3(a)のように、マスクM1の角部21は、マスクM1の主要部20と重なる範囲を含めて、正方形でも良い。また、図3(b)のように、マスクM2の角部22は、マスクM2の主要部20と重なる範囲を含めて、円形でも良い。この他にも、マスクの角部は、マスクの主要部と重なる範囲を含めて、例えば、長方形や三角形であっても良い。なお、角部を有さないマスクを用いても実施は可能である。
Ta膜を形成した後、レジストにより、上記のようなマスクM1,M2を用いて、絶縁膜4及び強磁性膜5をイオンミリングによりパターニングして、絶縁層8及び強磁性層9を得る。その後、強磁性層9上に、Ta膜とレジストとを形成する。これら絶縁層8、強磁性層9、Ta膜、及びレジストをマスクとして、シリコン膜3をウェットエッチングによりパターニングして、図4に示すようなシリコンチャンネル層7を得る(第一工程)。ウェットエッチングとして、異方性ウェットエッチングを用いることができる。エッチング液として、例えば水酸化テトラメチルアンモニウム水溶液(TMAH)や水酸化カリウム水溶液(KOH)を用いる。なお、ウェットエッチング後に、レジストは除去される。また、ウェットエッチング後に、Ta膜は除去されるか後述する配線と一体化する。
主要部20から突出した角部21,22を有するマスクM1,M2を用いることにより、所望の形状のシリコンチャンネル層7を得ることができる。異方性ウェットエッチングを用いた場合、シリコンチャンネル層7の側面には、傾斜部が形成される。異方性ウェットエッチングを用いた場合、傾斜面は(111)面となり、シリコン基板1に対しておよそ55度の角度となる。図4では、主要部が矩形状のマスクを用いた場合を示しており、Y方向が長軸方向となる矩形体状のシリコンチャンネル層7が形成される。この状態においてシリコンチャンネル層7の傾斜部はむき出しになっているため、シリコンチャンネル層7の側面は自然酸化され、酸化膜7aが形成される。あるいは、シリコンチャンネル層7の側面に酸化膜7aを酸素アニールにより成膜してもよい。図5に、シリコンチャンネル層7の側面に酸化膜7aが形成された状態を示す。
その後、強磁性層9表面の酸化膜をイオンミリングで除去した後、強磁性層9をエッチングによりパターニングして、図6に示すような磁化固定層側電極12A、磁化固定層12B、磁化自由層12C、及び磁化自由層側電極12Dを形成する。この際、磁化固定層側電極12A、磁化固定層12B、磁化自由層12C、及び磁化自由層側電極12Dは、絶縁層8上において、長軸方向すなわちY方向に並んで配置するように形成する。磁化固定層側電極12Aとして、Siに対して低抵抗なAlなどの非磁性金属を用いる場合には、磁化固定層側電極12Aとシリコンチャンネル層7との間には、絶縁層8が設けられていなくても良い。また、磁化自由層側電極12Dとして、Siに対して低抵抗なAlなどの非磁性金属を用いる場合には、磁化自由層側電極12Dとシリコンチャンネル層7との間には、絶縁層8が設けられていなくても良い。以上のようにして、シリコンチャンネル層7上に、互いに離間された磁化自由層12C及び磁化固定層12Bを形成する(第二工程)。この際、Y方向における幅が、磁化固定層12Bよりも磁化自由層12Cの方が大きくなるように形成する。このようなパターニングは、例えば、イオンミリング及び化学的なエッチングによって、絶縁層8及び強磁性層9の不要な部分を除去することにより行われる。
次に、図7に示すように、磁化固定層側電極12A、磁化固定層12B、磁化自由層12C、及び磁化自由層側電極12Dの上面以外に、例えば、スパッタリング等により、好ましくはシリコン酸化膜などの酸化膜7bを形成する。すなわち、酸化膜7a、絶縁層8、磁化固定層側電極12A、磁化固定層12B、磁化自由層12C、及び磁化自由層側電極12Dの側面に、酸化膜7bを形成する。
図8(a)に示すように、磁化固定層側電極12A上及びシリコンチャンネル層7の傾斜した側面上に、配線18Aを形成する。磁化固定層12B上及びシリコンチャンネル層7の傾斜した側面上に、配線18Bを形成する。磁化自由層12C上及びシリコンチャンネル層7の傾斜した側面上に、配線18Cを形成する。磁化自由層側電極12D上及びシリコンチャンネル層7の傾斜した側面上に、配線18Dを形成する。配線18A〜18Dは、例えばフォトリソグラフィー法により形成することができる。
図8(b)に図8(a)のb−b線に沿った断面図を示す。この酸化膜7b上に配線を設けることにより、この配線によりシリコンチャンネル層7のスピンが吸収されることを抑制できる。なお、通常、半導体よりも導体である配線は、スピン拡散長が短く、シリコンチャンネル層7に直接接触すると、スピンが吸収されてしまう。また、本来強磁性層である磁化固定層12Bからシリコンチャンネル層7へスピンを注入するはずが、導体である配線からシリコンチャンネル層7へ電流が流れるために、スピン注入効率が著しく悪くなる。
続いて、図9に示すように、配線18A〜18Dのそれぞれの端部に、測定用の電極パッドE1〜E4を形成する。なお、配線18A〜18Dの端部及び測定用の電極パッドE1〜E4は、ウェットエッチングによって露出されたシリコン酸化膜2及び酸化膜7b上に形成する。最後にチップ化することにより、所望のシリコンスピン伝導素子を得る。
図10(a)は、チップ化したシリコンスピン伝導素子10の斜視図である。図10(b)は、図10(a)に示すシリコンチャンネル層7のXZ断面図である。また、図11(a)に、シリコンスピン伝導素子を上面からみた際の模式図を示す。図11(b)に、図11(a)の領域Bを拡大した図を示す。
図10(a)に示すように、シリコンスピン伝導素子10は、シリコン基板1上に設けられたシリコン酸化膜2と、シリコン酸化膜2上に設けられたシリコンチャンネル層7と、シリコンチャンネル層7の第一の部分上に設けられた磁化自由層12Cと、シリコンチャンネル層7の第一の部分とは異なる第二の部分上に設けられた磁化固定層12Bと、を備えている。シリコンチャンネル層7はウェットエッチングにより形成されたものである。
さらに、シリコンスピン伝導素子10は、シリコンチャンネル層7上の第三の部分上に設けられた磁化固定層側電極12Aと、シリコンチャンネル層7上の第四の部分上に設けられた磁化自由層側電極12Dとを備えている。また、シリコンチャンネル層7と、磁化固定層側電極12A、磁化固定層12B、磁化自由層12C、及び磁化自由層側電極12Dとの間には、絶縁層8が設けられている。あるいは、磁化固定層側電極12A及び磁化自由層側電極12Dとして、AlなどのSiに対して低抵抗な非磁性金属を用いた場合には、絶縁層8は設けられていない。
図10(b)に示すように、シリコンチャンネル層7は、側面に傾斜部を有しており、その傾斜角度θは、50度〜60度である。ここで、傾斜角度θとは、シリコンチャンネル層7の底部と側面のなす角度である。
図10(a)に示すように、磁化固定層側電極12A上及びシリコンチャンネル層7の傾斜した側面上に、配線18Aが設けられている。磁化固定層12B上及びシリコンチャンネル層7の傾斜した側面上に、配線18Bが設けられている。磁化自由層12C上及びシリコンチャンネル層7の傾斜した側面上に、配線18Cが設けられている。磁化自由層側電極12D上及びシリコンチャンネル層7の傾斜した側面上に、配線18Dが設けられている。配線18A〜18Dのそれぞれの端部には、測定用の電極パッドE1〜E4が設けられている。なお、配線18A〜18Dの端部及び測定用の電極パッドE1〜E4は、シリコン酸化膜2上に形成されている。
図11(a)に示すように、シリコンチャンネル層7は、Y方向を長軸とした直方体形状を有している。図11(b)に示すように、配線18Bの下には、磁化固定層12Bが設けられている。また、配線18Cの下には、磁化自由層12Cが設けられている。磁化固定層12B及び磁化自由層12Cは、それぞれX方向を長軸とした直方体形状を有している。Y方向における幅が、磁化固定層12Bよりも磁化自由層12Cの方が大きい。磁化固定層12B及び磁化自由層12Cは、X方向とY方向のアスペクト比の違いによって、反転磁場の差が付けられている。このように、磁化固定層12B及び磁化自由層12Cには、形状異方性によって保磁力差が付けられており、磁化固定層12Bは、磁化自由層12Cよりも保磁力が大きい。
磁化固定層12B及び磁化自由層12Cの材料は、Ti、V、Cr、Mn、Co、Fe、及びNiからなる群から選択される金属、前記群の元素を1以上含む合金、又は、前記群から選択される1以上の元素及びB、C、及びNからなる群から選択される1以上の元素を含む合金である。また、磁化固定層12B及び磁化自由層12Cは、当該金属や合金の積層体でも良い。例えば、磁化固定層12Bまたは磁化自由層12Cとして、Fe及びTiの積層膜を用いる。
絶縁層8は絶縁性材料からなり、例えばMgOが用いられる。配線18A〜18Dは、Cuなどの導電性材料からなる。電極パッドE1〜E4は、Auなどの導電性材料からなる。
以上のようにして、シリコンスピン伝導素子10を得ることができる。得られたシリコンスピン伝導素子10において、図10(a)に示すように、電極パッドE1及びE3を電流源70に接続することにより、磁化固定層12Bに検出用電流を流すことができる。強磁性体である磁化固定層12Bから非磁性のシリコンチャンネル層7へ検出用電流が流れることにより、磁化固定層12Bの磁化の向きに対応するスピンを有する電子がシリコンチャンネル層7へ注入される。注入されたスピンは磁化自由層12C側へ拡散していく。このように、シリコンチャンネル層7に流れる電流及びスピン流が、主にY方向に流れる構造とすることができる。そして、外部からの磁界によって変化される磁化自由層12Cの磁化の向き、すなわち電子のスピンと、シリコンチャンネル層7の磁化自由層12Cと接する部分の電子のスピンとの相互作用により、シリコンチャンネル層7と磁化自由層12Cの界面において電圧出力が発生する。この電圧出力は、電極パッドE2及びE4に接続した電圧測定器80により検出することができる。
本発明のシリコンスピン伝導素子10によれば、シリコン膜をウェットエッチングによりパターニングするため、シリコンチャンネル層に対する物理的なダメージが少なく、シリコンチャンネル層の結晶構造を高いままに維持できるものと考えられる。これにより、スピンの散乱が抑制され、高い電圧出力が可能となるものと考えられる。
以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
(実施例)
シリコン基板、シリコン酸化膜(厚さ200nm)、及びシリコン膜(厚さ100nm)からなるSOI基板を準備した。まず、シリコン膜に導電性を付与するためのイオンを注入し、その後、アニールを行ってイオンを拡散させた。アニール温度は、900℃とした。その後、洗浄により、SOI基板のシリコン膜の表面の付着物、有機物、及び酸化膜の除去をした。洗浄液として、HFを用いた。
続いて、シリコン膜上に、MgO膜(厚さ0.8nm)、Fe膜(厚さ10nm)、Ti膜(厚さ5nm)、及びTa膜(厚さ3nm)の積層体を形成した。その後、Ta膜の表面をアセトンおよびイソプロピルアルコールで洗浄した。次いで、異方性ウェットエッチングにより、側面に傾斜部を有するシリコンチャンネル層を得た。この際、シリコンチャンネル層のサイズは、23μm×300μmとした。得られたシリコンチャンネル層の側面の傾斜部の傾斜角度θは55度であった。エッチング液には、TMAHを用いた。
その後、イオンミリング法及び化学的なエッチングによりパターニングして、Fe層及びTi層の積層体からなる磁化固定層側電極、磁化固定層、磁化自由層、及び磁化自由層側電極をそれぞれ得た。
次に、磁化固定層側電極、磁化固定層、磁化自由層、及び磁化自由層側電極上に配線をそれぞれ形成した。配線として、Ta(厚さ10nm)、Cu(厚さ50nm)、及びTa(厚さ10nm)の積層構造を用いた。さらに、各配線の端部にそれぞれ電極パッドを形成した。電極パッドとして、Cr(厚さ50nm)とAu(厚さ150nm)の積層構造を用いた。こうして、図10(a)に示すシリコンスピン伝導素子10と同様の構成を有する実施例のシリコンスピン伝導素子を得た。
図12は、実施例で得られたシリコンスピン伝導素子の上面写真図である。図12に示されるように、シリコンチャンネル層7上に、磁化自由層12C(図12では、配線18Cの下に設けられている)と、磁化固定層12B(図12では、配線18Bの下に設けられている)とが設けられている。また、磁化固定層12Bは、配線18Bを介して、電極パッドE1に接続されており、磁化自由層12Cは、配線18Cを介して電極パッドE2に接続されている。
(比較例)
比較例では、シリコンチャンネル層を異方性ウェットエッチングの代わりにイオンミリングによって形成した以外は、実施例と同様の手順でシリコンスピン伝導素子を得た。
<出力電圧の評価>
実施例及び比較例で作製したシリコンスピン伝導素子に対して外部磁界を印加し、これに応じて出力される出力電圧を測定した。具体的には、電流源からの検出用電流を磁化固定層へ流すことにより、磁化固定層からシリコンチャンネル層へスピンを注入した。そして、外部磁場による磁化自由層の磁化変化に基づく電圧出力を電圧測定器により測定した。
その結果を図13(a)及び(b)に示す。図13(a)及び(b)は、印加磁場の強さ(Oe)と電圧出力(V)との関係を示すグラフである。図13(a)は、比較例のシリコンスピン伝導素子に関し、図13(b)は、実施例のシリコンスピン伝導素子に関する。図13(a)及び(b)のG1,G3は印加磁場を徐々に強くした場合、G2,G4は印加磁場を徐々に弱くした場合を示す。
比較例のシリコンスピン伝導素子では、図13(a)のG1及びG2に示されるように、電圧出力に際立ったピークが見られず、電圧出力特性が悪いことが判る。これは、シリコンチャンネル層を構成する半導体材料の結晶性が、プラズマなどによりダメージを受け、シリコンチャンネル層自体においてスピンが散乱していることに起因すると推測される。
対して、実施例のシリコンスピン伝導素子では、図13(b)のG3に示されるように外部磁場を徐々に強くすると、300(Oe)付近に磁化反転に伴う電圧出力のピークが見られる。また、図13(b)のG4に示されるように外部磁場を徐々に弱くすると、−300(Oe)付近に磁化反転に伴う電圧出力のピークが見られる。このように、比較例と比較して、実施例のシリコンスピン伝導素子では、電圧出力特性が良好なものとなっている。これは、シリコンチャンネル層をウェットエッチングにより形成するため、シリコンの結晶性が良好となり、スピンの散乱が抑えられたことに起因すると推測される。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。上記実施形態では、第一工程において、シリコン膜3上に設けられた絶縁膜4及び強磁性膜5をイオンミリングによりパターニングした後に、シリコン膜3をウェットエッチングによりパターニングする例を示した。しかしながら、シリコン膜3上に絶縁膜4及び強磁性膜5を形成する前に、シリコン膜3のみをウェットエッチングによりパターニングしても良い。そして、パターニングされたシリコン膜上に、後から絶縁膜及び強磁性膜を形成し、パターニングにより絶縁層及び強磁性層を得てもよい。
また、シリコン膜3上に絶縁膜のみを設け、絶縁膜をイオンミリングによりパターニングして絶縁層を得た後に、シリコン膜3をウェットエッチングによりパターニングしても良い。そして、パターニングされたシリコン膜及び絶縁膜上に、後から強磁性膜を形成してパターニングしてもよい。
また、シリコンチャンネル層7上において、磁化固定層12B及び磁化自由層12Cとの間に、電極を更に備えていても良い。これにより、当該電極から電場あるいは磁場を磁化固定層12B及び磁化自由層12Cの間を流れるスピン流または電流に印加することができる。これにより、スピンの偏極方向を調節することが可能となる。
また、磁化固定層12B上に反強磁性層を更に備えても良い。反強磁性層は、磁化固定層12Bの磁化の向きを固定するものとして機能する。反強磁性層が磁化固定層と交換結合することにより、磁化固定層の磁化方向に一方向異方性を付与することが可能となる。この場合、反強磁性層を設けない場合よりも、高い保磁力を一方向に有する磁化固定層が得られる。反強磁性層に用いられる材料は、磁化固定層に用いられる材料に合わせて選択される。例えば、反強磁性層として、Mnを用いた反強磁性を示す合金、具体的にはMnと、Pt,Ir,Fe,Ru,Cr,Pd,及びNiのうちから選ばれる少なくとも一つの元素とを含む合金が挙げられる。具体的には、例えば、IrMn、PtMnが挙げられる。
1…シリコン基板、2…シリコン酸化膜、3…シリコン膜、4…絶縁膜、5…強磁性膜、7…シリコンチャンネル層、8…絶縁層、9…強磁性層、12A…磁化固定層側電極、12B…磁化固定層、12C…磁化自由層、12D…磁化自由層側電極、18A〜18D…配線、S…SOI基板、E1〜E4…電極パッド、P…アライメントパターン、M1,M2…マスク、20…主要部、21,22…角部。

Claims (18)

  1. シリコン膜をウェットエッチングによりパターニングしてシリコンチャンネル層を形成する第一工程と、
    前記シリコンチャンネル層上に、互いに離間された磁化自由層及び磁化固定層を形成する第二工程と、を備えるシリコンスピン伝導素子の製造方法。
  2. 前記第一工程では、異方性ウェットエッチングにより、前記シリコンチャンネル層の側面に傾斜部を形成する請求項1または2に記載のシリコンスピン伝導素子の製造方法。
  3. 前記第一工程では、主要部と、前記主要部から突出した角部とを有する前記マスクを用いる請求項1に記載のシリコンスピン伝導素子の製造方法。
  4. 前記第一工程では、前記角部が前記主要部の面積よりも小さな面積を有するような前記マスクを用いる請求項3に記載のシリコンスピン伝導素子の製造方法。
  5. 前記第一工程では、前記角部の形状が、前記主要部と重なる範囲を含めて、正方形、長方形、又は円形であるような前記マスクを用いる請求項4に記載のシリコンスピン伝導素子の製造方法。
  6. 前記第一工程の前に、シリコン膜上に設けられた強磁性膜をイオンミリングによりパターニングして、強磁性層を形成する工程を更に備える請求項1〜5のいずれか一項に記載のシリコンスピン伝導素子の製造方法。
  7. 前記第一工程の前に、シリコン膜上に設けられた強磁性膜及び絶縁膜をイオンミリングによりパターニングして、強磁性層及び絶縁層を形成する工程を更に備える請求項1〜5のいずれか一項に記載のシリコンスピン伝導素子の製造方法。
  8. シリコンチャンネル層と、
    前記シリコンチャンネル層の第一の部分上に設けられた磁化自由層と、
    前記シリコンチャンネル層の第二の部分上に設けられた磁化固定層と、を備え、
    前記シリコンチャンネル層はウェットエッチングにより形成されたものであるシリコンスピン伝導素子。
  9. 前記シリコンチャンネル層は、側面に傾斜部を有する請求項8に記載のシリコンスピン伝導素子。
  10. 前記傾斜部の傾斜角度が50度〜60度である請求項9に記載のシリコンスピン伝導素子。
  11. 前記シリコンチャンネル層の前記傾斜部、前記磁化自由層の側面、及び前記磁化固定層の側面に、酸化膜が設けられている請求項9に記載のシリコンスピン伝導素子。
  12. 前記シリコンチャンネル層と、前記磁化自由層及び前記磁化固定層との間に、絶縁層を更に備える請求項8〜11のいずれか一項に記載のシリコンスピン伝導素子。
  13. 前記絶縁層の材料がMgOである請求項12に記載のシリコンスピン伝導素子。
  14. 前記シリコンチャンネル層上における前記第一の部分と第二の部分との間に、電極を更に備える請求項8〜13のいずれか一項に記載のシリコンスピン伝導素子。
  15. 前記磁化自由層及び前記磁化固定層の材料が、Ti、V、Cr、Mn、Co、Fe、及びNiからなる群から選択される金属、前記群の元素を1以上含む合金、又は、前記群から選択される1以上の元素及びB、C、及びNからなる群から選択される1以上の元素を含む合金である請求項8〜14のいずれか一項に記載のシリコンスピン伝導素子。
  16. 前記磁化自由層及び前記磁化固定層には、形状異方性によって保磁力差が付けられている請求項8〜15のいずれか一項に記載のシリコンスピン伝導素子。
  17. 前記磁化固定層は、前記磁化自由層よりも保磁力が大きい請求項8〜16のいずれか一項に記載のシリコンスピン伝導素子。
  18. 前記磁化固定層上に形成された反強磁性層を更に備え、
    前記反強磁性層は、前記磁化固定層の磁化の向きを固定する請求項8〜17のいずれか一項に記載のシリコンスピン伝導素子。
JP2009042906A 2009-02-25 2009-02-25 シリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子 Pending JP2010199320A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009042906A JP2010199320A (ja) 2009-02-25 2009-02-25 シリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子
US12/690,566 US8481337B2 (en) 2009-02-25 2010-01-20 Manufacturing method of silicon spin transport device and silicon spin transport device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009042906A JP2010199320A (ja) 2009-02-25 2009-02-25 シリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子

Publications (1)

Publication Number Publication Date
JP2010199320A true JP2010199320A (ja) 2010-09-09

Family

ID=42630199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009042906A Pending JP2010199320A (ja) 2009-02-25 2009-02-25 シリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子

Country Status (2)

Country Link
US (1) US8481337B2 (ja)
JP (1) JP2010199320A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199320A (ja) * 2009-02-25 2010-09-09 Tdk Corp シリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子
KR101016437B1 (ko) * 2009-08-21 2011-02-21 한국과학기술연구원 스핀 축적과 확산을 이용한 다기능 논리 소자
WO2018148250A1 (en) * 2017-02-07 2018-08-16 The Regents Of The University Of California Methods for inhibiting nonalcoholic steatohepatitis, nonalcoholic fatty liver disease, and/or de novo lipogenesis

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163511A (ja) * 1992-11-19 1994-06-10 Toyota Motor Corp エッチングマスクパターンとこのエッチングマスクパターンを用いた微細装置の製造方法
JP2003526939A (ja) * 2000-03-14 2003-09-09 イシス・イノベイション・リミテッド スピントランジスター
JP2004531881A (ja) * 2001-03-20 2004-10-14 インフィネオン テクノロジーズ アクチェンゲゼルシャフト 半導体接点を備える半導体素子
JP2005159273A (ja) * 2003-05-27 2005-06-16 Matsushita Electric Works Ltd 磁電変換素子、磁気検出装置及び地磁気センサ
JP2007294710A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd スピン流狭窄層を備えたスピン蓄積素子及び磁気センサ
JP2007299467A (ja) * 2006-04-28 2007-11-15 Hitachi Ltd 磁気再生ヘッド

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068537B2 (en) * 2002-11-06 2006-06-27 Interuniversitair Microelektronica Centrum (Imec) Magnetic device and method of making the same
JP4714918B2 (ja) * 2002-11-29 2011-07-06 独立行政法人科学技術振興機構 スピン注入素子及びスピン注入素子を用いた磁気装置
US7016167B2 (en) * 2002-11-29 2006-03-21 Hitachi Global Storage Technologies Netherlands B.V. Spin valve transistor with stabilization and method for producing the same
JP4029772B2 (ja) * 2003-05-16 2008-01-09 株式会社日立製作所 磁気ヘッドおよびそれを用いた磁気記録再生装置
US7935989B2 (en) * 2003-05-23 2011-05-03 Japan Science And Technology Agency Single-electron transistor, field-effect transistor, sensor, method for producing sensor, and sensing method
JP2005109240A (ja) * 2003-09-30 2005-04-21 Tdk Corp 磁気抵抗効果素子及び磁気ヘッド
JP2005191101A (ja) * 2003-12-24 2005-07-14 Tdk Corp 磁気抵抗効果素子及び磁気ヘッド
US6946350B2 (en) * 2003-12-31 2005-09-20 Intel Corporation Controlled faceting of source/drain regions
US7492022B2 (en) * 2004-02-27 2009-02-17 University Of Iowa Research Foundation Non-magnetic semiconductor spin transistor
KR100647482B1 (ko) * 2004-09-16 2006-11-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7583482B2 (en) * 2004-11-30 2009-09-01 Tdk Corporation Magnetoresistive element and magnetoresistive device having a free layer stabilized by an in-stack bias
KR100709395B1 (ko) * 2006-06-23 2007-04-20 한국과학기술연구원 강자성체를 이용한 스핀 트랜지스터
US7342244B2 (en) * 2006-07-19 2008-03-11 Tokyo Electron Limited Spintronic transistor
JP4455558B2 (ja) * 2006-09-08 2010-04-21 株式会社東芝 スピンmosfet
JP4446202B2 (ja) * 2006-09-22 2010-04-07 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
US20080124874A1 (en) * 2006-11-03 2008-05-29 Samsung Electronics Co., Ltd. Methods of Forming Field Effect Transistors Having Silicon-Germanium Source and Drain Regions
WO2008073760A1 (en) * 2006-12-14 2008-06-19 Massachusetts Institute Of Technology Organic spin transport device
US7742328B2 (en) * 2007-06-15 2010-06-22 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors
JP4496242B2 (ja) * 2007-08-29 2010-07-07 株式会社東芝 スピントランジスタ及び磁気メモリ
US7851313B1 (en) * 2007-11-09 2010-12-14 Xilinx, Inc. Semiconductor device and process for improved etch control of strained silicon alloy trenches
US20100019239A1 (en) * 2008-07-23 2010-01-28 Electronics And Telecommunications Research Institute Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor
US8482970B2 (en) * 2008-08-08 2013-07-09 Seagate Technology Llc Multi-bit STRAM memory cells
US7834385B2 (en) * 2008-08-08 2010-11-16 Seagate Technology Llc Multi-bit STRAM memory cells
KR101598542B1 (ko) * 2009-01-13 2016-02-29 삼성전자주식회사 스핀 전계효과 트랜지스터를 이용한 논리소자
JP4738499B2 (ja) * 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法
JP2010199320A (ja) * 2009-02-25 2010-09-09 Tdk Corp シリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子
JP5150673B2 (ja) * 2010-03-19 2013-02-20 株式会社東芝 スピンメモリおよびスピントランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163511A (ja) * 1992-11-19 1994-06-10 Toyota Motor Corp エッチングマスクパターンとこのエッチングマスクパターンを用いた微細装置の製造方法
JP2003526939A (ja) * 2000-03-14 2003-09-09 イシス・イノベイション・リミテッド スピントランジスター
JP2004531881A (ja) * 2001-03-20 2004-10-14 インフィネオン テクノロジーズ アクチェンゲゼルシャフト 半導体接点を備える半導体素子
JP2005159273A (ja) * 2003-05-27 2005-06-16 Matsushita Electric Works Ltd 磁電変換素子、磁気検出装置及び地磁気センサ
JP2007294710A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd スピン流狭窄層を備えたスピン蓄積素子及び磁気センサ
JP2007299467A (ja) * 2006-04-28 2007-11-15 Hitachi Ltd 磁気再生ヘッド

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JPN6012033499; Hyuk-Jae Jang, 外4名: 'Non-ohmic spin transport in n-type doped silicon' Physical Review B Vol. 78, 20081029, p. 165329-1〜165329-6 *
JPN6012033502; Tae-Suk Kim, 外2名: 'Effect of ferromagnetic contacts on spin accumulation in an all-metallic lateral spin-valve system' Physical Review B Vol. 78, 20081218, p. 214427-1〜214427 *
JPN6013007821; Tomoaki Inokuchi, 外4名: 'Electrical Spin Injection into n-GaAs Channels and Detection through MgO/CoFeB Electrodes' Applied Physics Express Vol. 2, 20090213, p. 023006-1〜023006-3 *
JPN7012002451; O. M. J. van 't Erve, 外6名: 'Electrical injection and detection of spin-polarized carriers in silicon in a lateral transport geom' Applied Physics Letters Vol. 91, 20071121, p. 212109-1〜212109-3 *
JPN7013000624; Igor Zutic, 外2名: 'Proposal for all-electrical measurement of T1 in semiconductors' Applied Physics Letters Vol. 82, No. 2, 20030113, p. 221〜223 *
JPN7013000625; B. C. Min, 外3名: 'Cobalt-Al2O3-silicon tunnel contacts for electrical spin injection into silicon' Journal of Applied Physics Vol. 99, 20060426, p. 08S701-1〜08S701-3 *

Also Published As

Publication number Publication date
US8481337B2 (en) 2013-07-09
US20100213519A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
US10340901B2 (en) Random number generator, random number generation device, neuromorphic computer, and quantum computer
US6781173B2 (en) MRAM sense layer area control
JP5526141B2 (ja) 磁性発振素子
JP4633689B2 (ja) マイクロ波発振素子及びその製造方法、並びに該マイクロ波発振素子を備えたマイクロ波発振装置
CN109844552B (zh) 三轴磁传感器
JP2011523506A (ja) 複数のピニング方向を有する2軸磁場センサおよび該センサの製造方法
US9110124B2 (en) Magnetic sensor and magnetic detection apparatus
WO2018139276A1 (ja) トンネル磁気抵抗素子の製造方法
JP2010239011A (ja) スピン注入構造及びそれを用いたスピン伝導デバイス
JP3558951B2 (ja) 磁気メモリ素子及びそれを用いた磁気メモリ
JP2015179824A (ja) 磁性素子およびそれを備えた磁性高周波素子
US8324672B2 (en) Spin transport device
US20140190933A1 (en) Method of manufacturing a magnetoresistive device
JP2010199320A (ja) シリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子
JP5071042B2 (ja) 磁気センサ及びその製造方法
Mancoff et al. Spin-current-induced magnetotransport in Co-Cu-Co nanostructures
JP5535316B2 (ja) 発振素子および発振素子の製造方法
JP2010238956A (ja) スピン伝導デバイス
JP2011082460A (ja) スピン伝導素子
JP2001274477A (ja) 磁気抵抗素子
Isogami et al. Current-Induced Magnetization Switching and CPP-GMR in 30 nm $ phi $ Scale Spin Valves Fabricated Using EB-Assisted CVD Hard Masks
Ohsawa In situ magnetoresistance measurements of a nanoconstricted nickel-iron film with in-plane configuration
CN117872232A (zh) 磁敏传感器及其制备方法、电子设备
JP2010287664A (ja) スピン伝導素子
CN114843394A (zh) 自旋轨道力矩磁器件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131001

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20131004