JP4455558B2 - スピンｍｏｓｆｅｔ - Google Patents

Description

本発明は、スピンＭＯＳＦＥＴに関する。

近年、スピンＭＯＳＦＥＴなどの新しい機能を有するデバイスの研究開発が盛んに行なわれている。その一つとして、ソース／ドレイン領域が磁性体から構成されるスピンＭＯＳＦＥＴがある。スピンＭＯＳＦＥＴの特徴は、ソース／ドレイン領域の磁性体のスピンモーメントの方向を反転するだけで、その出力特性を制御できる点にあり、これを用いると、リコンフィギュラブル(re-configurable)な機能を有するとともに増幅機能を有するスピンＭＯＳＦＥＴ、リコンフィギュラブルな論理回路を構成することが可能である。

しかし、リコンフィギュラブルな機能を有しかつ増幅機能を有するスピンＭＯＳＦＥＴ、リコンフィギュラブルな論理回路を実用化するためには、２大課題を克服する必要がある。

一つは、ソース／ドレイン領域の磁性体のスピンモーメントの方向を反転する書込み時の電流を低減すること、もう一つは、スピンモーメントの方向を反転したときの出力特性の差を大きくすることである。

一番目の課題を解決するために、スピン注入法による書き込み方法が提案されている（例えば、特許文献１参照）。スピン偏極した電流をスピン注入することによってスピン反転することが観測されている。しかし、スピン注入法をスピントンネル素子に応用した場合、トンネル絶縁膜のブレークダウン等の素子破壊の問題があり、素子の信頼性に問題があった。また、最終的な課題としては、スケーラビリティを確保するために、微細化した時に熱揺らぎの影響を受けない構造でかつ低電流密度でスピン注入反転を実現しなければいけない。

スピン注入法による書き込みを行っても、素子破壊の無い程度の書き込み時の電流密度が小さく、熱揺らぎ耐性を有し、低電流密度で反転するスピンメモリを提供することが必要であった。

二番目の課題を解決するために、磁性体としてハーフメタルを用いることが提案されている（例えば、非特許文献１参照）。ハーフメタルを用いた場合も、まだ、出力差は十分とはいえず、更なる出力差の増大が課題として挙げられる。
米国特許第６，２５６，２２３号明細書 ＡＰＬ８４（２００４）２３０７．

以上説明したように、これまでに、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴ構造は得られていない。

本発明は、上記事情を考慮してなされたものであって、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することを目的とする。

本発明の第１の態様によるスピンＭＯＳＦＥＴは、半導体基板と、前記半導体基板上に離間して設けられるソース・ドレインの一方となる磁化の向きが固着された第１強磁性層を含む第１磁性膜と、前記ソース・ドレインの他方となる磁化の向きが可変の磁化自由層およびこの磁化自由層上に設けられたトンネル絶縁体からなる第１非磁性層ならびにこの第１非磁性層上に設けられ磁化の向きが固着された磁化固着層を有する第２磁性膜と、前記第１および第２磁性膜の間の前記半導体基板上に少なくとも設けられたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、備えたことを特徴とする。

また、本発明の第２の態様によるスピンＭＯＳＦＥＴは、半導体基板と、前記半導体基板上に離間して設けられるソース・ドレインの一方となる磁化の向きが固着された第１強磁性層を含む第１磁性膜と、前記ソース・ドレインの他方となる磁化の向きが可変の磁化自由層およびこの磁化自由層上に設けられた第１非磁性層ならびにこの第１非磁性層上に設けられ磁化の向きが固着された磁化固着層を有する第２磁性膜と、前記第１および第２磁性膜の間の前記半導体基板上に少なくとも設けられたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、備え、書き込み時に負の磁気抵抗効果となるゲート電圧が印加され、読み出し時に正の磁気抵抗効果となるゲート電圧が印加されることを特徴とする。

また、本発明の第３の態様によるスピンＭＯＳＦＥＴは、半導体基板と、前記半導体基板上に離間して設けられるソース・ドレインの一方となる磁化の向きが固着された第１強磁性層を含む第１磁性膜と、前記ソース・ドレインの他方となる磁化の向きが可変の磁化自由層およびこの磁化自由層上に設けられた第１非磁性層ならびにこの第１非磁性層上に設けられ磁化の向きが固着された磁化固着層を有する第２磁性膜と、前記第１および第２磁性膜の間の前記半導体基板上に少なくとも設けられたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、備え、書き込み時に正の磁気抵抗効果となるゲート電圧が印加され、読み出し時に負の磁気抵抗効果となるゲート電圧が印加されることを特徴とする。

また、本発明の第４の態様によるスピンＭＯＳＦＥＴは、半導体基板と、前記半導体基板上に離間して設けられるソース・ドレインの一方となる磁化の向きが固着された第１強磁性層を含む第１磁性膜と、前記ソース・ドレインの他方となる磁化の向きが可変の磁化自由層およびこの磁化自由層上に設けられた第１非磁性層ならびにこの第１非磁性層上に設けられ磁化の向きが固着された磁化固着層を有する第２磁性膜と、前記第１および第２磁性膜の間の前記半導体基板上に少なくとも設けられたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、備え、前記磁化自由層は、強磁性層／非磁性層／強磁性層の積層構造を含み前記強磁性層間に反強磁性結合を有し、前記第１強磁性層と前記磁化固着層の磁化の向きが反平行で、かつ書き込み時に負の磁気抵抗効果となるゲート電圧が印加され、読み出し時に負の磁気抵抗効果となるゲート電圧が印加されることを特徴とする。

また、本発明の第５の態様によるスピンＭＯＳＦＥＴは、半導体基板と、前記半導体基板上に離間して設けられるソース・ドレインの一方となる磁化の向きが固着された第１強磁性層を含む第１磁性膜と、前記ソース・ドレインの他方となる磁化の向きが可変の磁化自由層およびこの磁化自由層上に設けられた第１非磁性層ならびにこの第１非磁性層上に設けられ磁化の向きが固着された磁化固着層を有する第２磁性膜と、前記第１および第２磁性膜の間の前記半導体基板上に少なくとも設けられたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、備え、前記磁化自由層は、強磁性層／非磁性層／強磁性層の積層構造を含み前記強磁性層間に反強磁性結合を有し、前記第１強磁性層と前記磁化固着層の磁化の向きが平行で、かつ書き込み時に正の磁気抵抗効果となるゲート電圧が印加され、読み出し時に正の磁気抵抗効果となるゲート電圧が印加されることを特徴とする。

また、本発明の第６の態様によるスピンＭＯＳＦＥＴは、半導体基板と、前記半導体基板上に離間して設けられるソース・ドレインの一方となる磁化の向きが固着されたハーフメタル強磁性層を有する第１強磁性層、この第１強磁性層上に設けられＣｏＦｅ層を含む第２強磁性層を有する第１磁性膜と、前記第１磁性膜の第２強磁性層上に設けられた第１反強磁性層と、前記ソース・ドレインの他方となる磁化の向きが可変のハーフメタル強磁性層を有する磁化自由層、この磁化自由層上に設けられたトンネル絶縁層、このトンネル絶縁層上に設けられ磁化の向きが固着された磁化固着層、この磁化固着層上に設けられＣｏＦｅ層を含む第３強磁性層、および第３強磁性層上に設けられた第２反強磁性層を有する第２磁性膜と、前記第１および第２磁性膜の間の前記半導体基板上に少なくとも設けられたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、備えたことを特徴とする。

本発明によれば、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

本発明の実施形態を説明する前に、本発明に至った経緯を説明する。

本発明者達は、図１に示すようなスピンＭＯＳＦＥＴのテスト試料を作成した。このスピンＭＯＳＦＥＴは、ｎ型シリコン基板２上に離間してＭｇＯからなる一対のトンネル絶縁膜４が形成され、この一対のトンネル絶縁膜４の一方の上に磁化２０Ａの向きが固着されたＣｏＦｅＢからなる磁性層を有する第１磁性膜６が形成され、他方のトンネル絶縁膜４上に磁化２０Ｂの向きが可変のＣｏＦｅＢからなる磁性層（磁化自由層）を有する第２磁性膜８が形成されている。また、一対のトンネル絶縁膜の間のシリコン基板２上にはＭｇＯからなるゲート絶縁膜１０が形成され、このゲート絶縁膜１０上にＣｏＦｅＢからなるゲート電極１２が形成されている。このスピンＭＯＳＦＥＴにおいて、第１磁性膜６および第２磁性膜８の一方がソースとなり、他方がドレインとなる。そして、ゲート電極１２にゲート電圧を印加すると、スピン偏極された電流２２がソースからチャネル領域を通してドレインに流れる。

上記テスト試料のスピンＭＯＳＦＥＴにゲート電圧Ｖｇを０．４Ｖ、０．８Ｖ、１．２Ｖを印加し、ソース／ドレイン間の磁気抵抗変化率を測定した結果を図２（ａ）、２（ｂ）、２（ｃ）に示す。なお、この測定は室温で行った。図２（ａ）、２（ｂ）、２（ｃ）において、横軸は外部磁界を表し、縦軸はソース／ドレイン間の抵抗を示す。０．４Ｖのゲート電圧Ｖｇを印加した場合は正の磁気抵抗効果を示し（図２（ａ））、０．８Ｖのゲート電圧Ｖｇを印加した場合は負の磁気抵抗効果を示し（図２（ｂ））、１．２Ｖのゲート電圧Ｖｇを印加した場合は正の磁気抵抗効果を示す（図２（ｃ））。このことは、ゲート電圧Ｖｇの大きさに伴って磁気抵抗変化の符号が変化することを示している。この現象は、半導体に注入された電子スピンは、スピン軌道相互作用により回転するが、その回転がゲート電圧で制御可能なことを示している。この知見に基づいて、本発明者達は本発明の各実施形態のスピンＭＯＳＦＥＴを得た。なお、正の磁気抵抗効果は、ソースおよびドレインの一方から半導体領域（チャネル領域）に注入されたスピン偏極された電子のスピンが半導体領域（チャネル領域）を通過する間に１８０°変化し、他方に伝わることを意味し、負の磁気抵抗効果は、ソースおよびドレインの一方からチャネル領域に注入されたスピン偏極された電子のスピンが回転されずそのままに他方に伝わることを意味している。

（第１実施形態）
本発明の第１実施形態によるスピンＭＯＳＦＥＴの断面を図３に示す。本実施形態のスピンＭＯＳＦＥＴは、例えばシリコンからなる半導体基板２に、ソース／ドレインの一方となる磁化の向きが固着された第１磁性膜６と、ソース／ドレインの他方となる磁化の向きが可変な磁性層を含む第２磁性膜８とが離間して形成されている。第１および第２磁性膜６，８と半導体基板との接合面にはトンネル絶縁膜４が形成されている。第１および第２磁性膜６，８間の半導体基板２の領域３（チャネル領域３）上にはゲート絶縁膜１０が形成され、このゲート絶縁膜１０上にゲート電極１２が形成されている。また、第１磁性膜の磁化の向きを固着する反強磁性層７が第１磁性膜６上に形成されている。なお、図１において、Ｉはスピン注入電流を示す。

本実施形態においては、第１磁性膜６は単層の強磁性層からなり、第２磁性膜８は強磁性層と非磁性層とが交互に積層された積層構造を有している。第２磁性膜８の第１具体例の構成を図４（ａ）に示す。この第１具体例の第２磁性膜８は、磁化の向きが可変の強磁性層（磁化自由層）８_１、非磁性層８_２、磁化の向きが固着された強磁性層８_３、非磁性層８_４、磁化の向きが固着された強磁性層８_５、および反強磁性層９が順次積層された構造となっている。この第１具体例においては、強磁性層８_３、非磁性層８_４、強磁性層８_５がシンセティックな磁化固着層を形成し、この磁化固着層が反強磁性層９によって磁化の向きが固着された構成となっている。また、強磁性層８_３と強磁性層８_５とは非磁性層８_４を介して反強磁性結合している。この場合、シンセティックな磁化固着層がより強固に固着され素子安定性に優れた特性を得ることができる。第２強磁性膜８として第１具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層７および反強磁性層９は同じ材料を用いることができ、また、磁化の向きを固着する際のアニールで、何の工夫もせずに第１磁性膜６の強磁性層、第２磁性膜８の強磁性層８_３、８_５の磁化の向きを固着することができる。

また、第２磁性膜８の第２具体例の構成を図４（ｂ）に示す。この第２具体例の磁性膜８は、磁化の向きが可変の強磁性層（磁化自由層）８_１、非磁性層８_２、磁化の向きが固着された強磁性層８_３および反強磁性層９が順次積層された構造となっている。第２磁性膜８として第２具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層７と反強磁性層９とは異なる材料とする必要があり、かつ磁化の向きを固着する際のアニールで、１８０度の磁場の反転が必要となる。

第２磁性膜８として、図４（ｂ）に示す第１具体例の構造を用いた場合の第１磁性膜６の強磁性層６および第２磁性膜８の強磁性層８_１、８_３、８_５の磁化（スピン）の向きを図５に示す。すなわち、本実施形態においては、第１磁性膜６の磁化の向きと、磁化固着層の磁化の向き８_３、８_５が逆（反平行）である。なお、本明細書では、磁化固着層の磁化の向きとは、磁化自由層に一番近い強磁性層（本実施形態では強磁性層８_３）の磁化の向きを意味し、第１磁性膜６の磁化の向きとは、チャネル３に電子が流れ込む強磁性層の磁化の向きを指すが、第１磁性膜６が複数の強磁性層が積層された多層構造の場合は、第１磁性膜６の最下層で半導体基板に一番近い強磁性層（例えば、後述する第２実施形態では強磁性層６_１）の磁化の向きを意味する。

本実施形態のスピンＭＯＳＦＥＴにおいて、書き込み時は、図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧、すなわちチャネル３を通過する際にはスピン偏極された電子のスピンの向きが変化しないゲート電圧を用いる。本実施形態では、強磁性層８_３の磁化の向きを図５に示すスピン配置、すなわち第１磁性膜６の磁化固着層となる強磁性層の磁化の向きと反対（反平行）となるスピン配置となっているので、磁化自由層となる強磁性層８_１のスピンの向きが第１磁性膜６のスピンの向きと反平行な場合には第１磁性膜６側からスピン偏極された電子をチャネル３に注入すれば、チャネル３を通過する際にはスピン偏極された電子のスピンは向きが変化せず、強磁性層８_１に伝わり、スピントルクが強磁性層８_１に働く。さらに、強磁性層８_１を通過した電子は強磁性層８_３によって反射されて、強磁性層８_１に流入する。これにより、磁化自由層となる強磁性層８_１に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。また、磁化自由層となる強磁性層８_１のスピンの向きが第１磁性膜６のスピンの向きと平行な場合には強磁性層８_３側からスピン偏極された電子を、磁化自由層となる強磁性層８_１を介してチャネル３に注入すれば、強磁性層８_３によってスピン偏極された電子は、磁化自由層となる強磁性層８_１に伝わりスピントルクが強磁性層８_１に働く。さらにさらに、強磁性層８_１を通過した電子は、チャネル３を通過する際にスピンの向きが変化されずに強磁性層６に伝わり、この強磁性層６によって反射される。この反射された電子は、チャネル３を通過する際にスピンの向きが変化されずに強磁性層８_１に伝わる。これにより、磁化自由層となる強磁性層８_１に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。すなわち、書き込みの際に負の磁気抵抗効果が観測されるゲート電圧を用いれば、磁化自由層となる強磁性層８_１に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。

また、読み出し時は、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧、すなわちチャネル３を通過する間に電子のスピンの向きが１８０°変化するゲート電圧を用いる。図５に示すスピン配置においてこの状態で読み出すと、チャネル３を通過する際の電子のスピンの向きが１８０°回転される。このため、磁化自由層となる強磁性層８_１のスピンの向きが強磁性層６のスピンの向きと平行な場合には、チャネル３を通過する際の電子のスピンの向きが１８０°回転されない場合（負の磁気抵抗効果が観測されるゲート電圧を用いた場合）に比べてチャネル３の抵抗が高くなる。このとき、強磁性層８_１、８_３の磁化の向きは反平行であるため、強磁性層８_１、８_３間の抵抗は、強磁性層８_１、８_３の磁化の向きが平行である場合に比べて高い。

また、磁化自由層となる強磁性層８_１のスピンの向きが強磁性層６のスピンの向きと反平行な場合には、チャネル３を通過する際の電子のスピンの向きが１８０°回転されない場合（負の磁気抵抗効果が観測されるゲート電圧を用いた場合）に比べてチャネル３の抵抗が低くなる。このとき、強磁性層８_１、８_３の磁化の向きは平行であるため、強磁性層８_１、８_３間の抵抗は、強磁性層８_１、８_３の磁化の向きが反平行である場合に比べて低い。

このため、本実施形態のように、読み出し時に正の磁気抵抗効果が観測されるゲート電圧を用いれば、負の磁気抵抗効果が観測されるゲート電圧を用いる場合に比べて、磁化自由層となる強磁性層８_１の磁化の向きが異なる状態における、チャネル３の抵抗と、強磁性層８_１、８_３間の抵抗との和の差が大きくなる。すなわち、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため、読み出し出力が大幅に増大されることになる。

書き込み時、読み出し時の好ましいゲート電圧は、基板の種類、基板へのドープ量により変化するため、適宜調整する必要があるが、基板の種類、基板へのドープ量を一定のものを用いれば、その値は一定となる。また、本実施形態においては、半導体基板２と第１および第２磁性膜６，８との間にトンネル絶縁膜４が設けられているので、半導体と磁性体の拡散が抑えられる他、磁性体として抵抗が小さな材料を用いても図２（ａ）、２（ｂ）、２（ｃ）に示したように室温においてチャネル領域３を介した磁気抵抗変化率が観測でき、特性が向上する。

以上説明したように、本実施形態によれば、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

本実施形態において、第１および第２磁性膜の強磁性層の磁性材料としては、特に制限は無く、Ｎｉ−Ｆｅ合金、Ｃｏ−Ｆｅ合金、Ｃｏ−Ｆｅ−Ｎｉ合金、または、（Ｃｏ，Ｆｅ）−（Ｂ）、（Ｃｏ，Ｆｅ，Ｎｉ）−（Ｂ）、（Ｃｏ，Ｆｅ，Ｎｉ）−（Ｂ）−（Ｐ，Ａｌ，Ｍｏ，Ｎｂ，Ｍｎ）系またはＣｏ−（Ｚｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉ）系などのアモルファス材料、Ｃｏ−Ｃｒ−Ｆｅ−Ａｌ系、Ｃｏ−Ｃｒ−Ｆｅ−Ｓｉ系、Ｃｏ−Ｍｎ−Ｓｉ系、Ｃｏ−Ｍｎ−Ａｌなどのホイスラー材料からなる群より選ばれる少なくとも１種の薄膜、Ｆｅ_３Ｓｉ系などのＦｅとＳｉの固層拡散で作製できるハーフメタル材料などの薄膜またはそれら多層膜で構成された材料を用いることができる。

なお、後述するトンネル絶縁膜４を有しないショットキー型スピンＭＯＳＦＥＴの場合は、強磁性層の磁性材料の抵抗は大きいほうが好ましく、（Ｃｏ，Ｆｅ）−（Ｂ）、（Ｃｏ，Ｆｅ，Ｎｉ）−（Ｂ）、（Ｃｏ，Ｆｅ，Ｎｉ）−（Ｂ）−（Ｐ，Ａｌ，Ｍｏ，Ｎｂ，Ｍｎ）系またはＣｏ−（Ｚｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉ）系などのアモルファス材料、Ｃｏ−Ｃｒ−Ｆｅ−Ａｌ系、Ｃｏ−Ｃｒ−Ｆｅ−Ｓｉ系、Ｃｏ−Ｍｎ−Ｓｉ系、Ｃｏ−Ｍｎ−Ａｌなどのホイスラー材料からなる群より選ばれる少なくとも１種の薄膜、Ｆｅ_３Ｓｉ系などのＦｅとＳｉの固層拡散で作製できるハーフメタル材料などを用いることが好ましい。

また、磁化固着層としては、一方向異方性を、磁化自由層としては、一軸異方性を有することが望ましい。またその厚さは０．１ｎｍから１００ｎｍが好ましい。さらに、これらの強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。

また、これら磁性材料には、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｂ（ボロン）などの非磁性元素を添加して磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。特に、トンネル絶縁膜に近い強磁性層にはＭＲ（磁気抵抗）が大きくなるＣｏ−Ｆｅ，Ｃｏ−Ｆｅ−Ｎｉ、ＦｅリッチＮｉ−Ｆｅを用い、トンネル絶縁膜と接していない強磁性層にはＮｉリッチＮｉ−Ｆｅ，ＮｉリッチＮｉ−Ｆｅ−Ｃｏなどを用いるとＭＲを大きく保ったまま，スイッチング磁界を低減でき、より好ましい。

また、非磁性層８_２の材料としては、Ｃｕ、Ａｇ、Ａｕなどの金属元素またはこれら合金、または、ＡｌＯｘ、ＭｇＯなどの酸化物を用いることができる。特に、Ａｌ_２Ｏ_３（酸化アルミニウム）、ＭｇＯ（酸化マグネシウム）などの酸化物トンネル絶縁膜を用いると読み出し時の出力がより大きくなり好ましい。

非磁性層８_２の材料としてトンネル絶縁膜を用いる場合に、磁化固着層６と磁化自由層８_１との間に設けられる絶縁層（あるいは誘電体層）としては、その他、ＳｉＯ_２（酸化シリコン）、ＡｌＮ（窒化アルミニウム）、Ｂｉ_２Ｏ_３（酸化ビスマス）、ＭｇＦ_２（フッ化マグネシウム）、ＣａＦ_２（フッ化カルシウム）、ＳｒＴｉＯ_２（酸化チタン・ストロンチウム）、ＡｌＬａＯ_３（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸化窒化アルニウム）などの各種の絶縁体（誘電体）を用いることができる。

これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁層（誘電体層）の厚さは、トンネル電流が流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以下であることが望ましい。

また、非磁性材料８_４は、Ｒｕ、Ｒｈ、Ｉｒまたはこれら合金を用いることが好ましい。これらの材料を用いると、磁化固着層８_３，８_４，８_５の磁化が安定に固着される。

より具体的には、強磁性層を一方向に固着する方法として、Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｕ（ルテニウム）／Ｃｏ（Ｃｏ−Ｆｅ）、Ｃｏ（Ｃｏ−Ｆｅ）／Ｉｒ（イリジウム）／Ｃｏ（Ｃｏ−Ｆｅ）、Ｃｏ（Ｃｏ−Ｆｅ）／Ｏｓ（オスニウム）／Ｃｏ（Ｃｏ−Ｆｅ）、Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｅ（レニウム）／Ｃｏ（Ｃｏ−Ｆｅ）、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｒｕ（ルテニウム）／Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｉｒ（イリジウム）／Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｏｓ（オスニウム）／Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｒｅ（レニウム）／Ｃｏ−Ｆｅなどの３層構造の積層膜を用いる。これら積層膜を磁化固着層として用いる場合は、さらに、これに隣接して反強磁性層を設けることが望ましい。この場合の反強磁性層としても、前述したものと同様に、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ_２Ｏ_３などを用いることかできる。この構造を用いると、磁化固着層の磁化がビット線やワード線からの電流磁界の影響をより受け難く、しっかりと磁化が固着される。また、磁化固着層からの漏洩磁界(stray field)を減少（あるいは調節）でき、磁化固着層を形成する２層の強磁性層の膜厚を変えることにより，磁化自由層の磁化シフトを調整することができる。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。非磁性材料としては、Ｒｈ（ロジウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスニウム），Ｒｅ（レニウム）、Ｉｒ（イリジウム）またはそれら合金を用いることができる。

磁化自由層においても、これら磁性体に、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスニウム）、Ｒｅ（レニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）などの非磁性元素を添加して磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。

また、反強磁性膜は、ＰｔＭｎ，Ｉｒ−Ｍｎ，ＦｅＭｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎを用いることができる。

また、トンネル絶縁膜４としては、Ａｌ_２Ｏ_３（酸化アルミニウム）、ＭｇＯ（酸化マグネシウム）などの酸化物を用いることができる。特に、トンネル絶縁膜４にＭｇＯを用いた場合は、このトンネル絶縁膜４上に形成される磁性層６、８_１をエピタキシャル成長で形成することが可能となり、磁気特性が良好となる。

また、半導体基板としては、Ｓｉ、Ｇｅなどの半導体、ＧａＡｓ、ＺｎＳｅなどの化合物半導体からなる基板を用いても良いし、表面がＳｉ、ＧｅなどのＩＶ族の半導体、ＧａＡｓ、ＺｎＳｅなどのＩＩＩ−Ｖ族、ＩＩ−ＶＩ族の化合物半導体からなる基板を用いても良い。

（第２実施形態）
次に、本発明の第２実施形態によるスピンＭＯＳＦＥＴの断面を図６に示す。

本実施形態のスピンＭＯＳＦＥＴは、図３に示す第１実施形態のスピンＭＯＳＦＥＴにおいて、反強磁性層７を削除し、第１磁性膜６を、単層の強磁性層から図７（ａ）に示すように、強磁性層６_１、非磁性層６_２、強磁性層６_３の積層構造からなるシンセティックな磁化固着層と、この磁化固着層の磁化の向きを固着させる反強磁性層６ａとの積層構造を有する第１磁性膜６Ａに置き換えた構成となっている。なお、強磁性層６_１と強磁性層６_３とは非磁性層６_２を介して反強磁性結合をしている。

本実施形態における第２磁性膜８の第１具体例としては、図７（ｂ）に示すように、磁化の向きが可変の強磁性層（磁化自由層）８_１、非磁性層８_２、磁化の向きが固着された強磁性層８_３、非磁性層８_４、磁化の向きが固着された強磁性層８_５、非磁性層８_６、磁化の向きが固着された強磁性層８_７、および反強磁性層９が順次積層された構造となっている。この第１具体例においては、強磁性層８_３、非磁性層８_４、強磁性層８_５、非磁性層８_６、および強磁性層８_７がシンセティックな磁化固着層を形成し、この磁化固着層が反強磁性層９によって磁化の向きが固着された構成となっている。また、強磁性層８_３、強磁性層８_５と、強磁性層８_７は非磁性層８_４および非磁性層８_６を介して反強磁性結合している。この場合、シンセティックな磁化固着層がより強固に固着され素子安定性に優れた特性を得ることができる。第２強磁性膜８として第１具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層６ａおよび反強磁性層９は同じ材料を用いることができ、また、磁化の向きを固着する際のアニールで、何の工夫もせずに第１磁性膜６Ａの強磁性層６_１，６_３、第２磁性膜８の強磁性層８_３、８_５、８_７の磁化の向きを固着することができる。

また、第２磁性膜８の第２具体例の構成を図７（ｃ）に示す。この第２具体例の第２磁性膜８は、磁化の向きが可変の強磁性層（磁化自由層）８_１、非磁性層８_２、磁化の向きが固着された強磁性層８_３、非磁性層８_４、磁化の向きが固着された強磁性層８_５、および反強磁性層９が順次積層された構造となっている。この第２具体例においては、強磁性層８_３、非磁性層８_４、強磁性層８_５がシンセティックな磁化固着層を形成し、この磁化固着層が反強磁性層９によって磁化の向きが固着された構成となっている。また、強磁性層８_３と強磁性層８_５とは非磁性層８_４を介して反強磁性結合している。この場合、シンセティックな磁化固着層がより強固に固着され素子安定性に優れた特性を得ることができる。第２強磁性膜８として第２具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層６ａと反強磁性層９とは異なる材料とする必要があり、かつ磁化の向きを固着する際のアニールで、１８０度の磁場の反転が必要となる。

また、第２磁性膜８の第３具体例の構成を図７（ｄ）に示す。この第３の具体例の第２磁性膜は、磁化の向きが可変の強磁性層（磁化自由層）８_１、非磁性層８_２、磁化の向きが固着された強磁性層８_３および反強磁性層９が順次積層された構造となっている。第２磁性膜８として第３具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層６ａおよび反強磁性層９は同じ材料を用いることができ、また、磁化の向きを固着する際のアニールで、何の工夫もせずに第１磁性膜６Ａの強磁性層６_１，６_３、第２磁性膜８の強磁性層８_３、８_５の磁化の向きを固着することができる。

第２磁性膜８として図７（ｂ）に示す第１具体例の構造を用いた場合の第１磁性膜６Ａの強磁性層６_１，６_３および第２磁性膜８の強磁性層８_１、８_３、８_５、８_７の磁化の向きを図８に示す。

本実施形態のスピンＭＯＳＦＥＴにおいて、書き込み時は、図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧を用いる。このとき、強磁性層８_３の磁化の向きを図８に示すスピン配置、すなわち第１磁性膜６Ａの強磁性層６_１の磁化の向きと反対（反平行）となるスピン配置を用いると磁化自由層となる強磁性層８_１に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。

また、読み出し時は、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧を用いる。図８に示すスピン配置においてこの状態で読み出すと、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため読み出し出力が大幅に増大されることになる。

書き込み時、読み出し時の好ましいゲート電圧は、基板の種類、基板へのドープ量により変化するため、適宜調整する必要があるが、基板の種類、基板へのドープ量を一定のものを用いれば、その値は一定となる。また、本実施形態においては、半導体基板２と第１および第２磁性膜６Ａ、８との間にトンネル絶縁膜４が設けられているので、半導体と磁性体の拡散が抑えられる他、磁性体として抵抗が小さな材料を用いても図２（ａ）、２（ｂ）、２（ｃ）に示したように室温においてチャネル領域３を介した磁気抵抗変化率が観測でき、特性が向上する。

以上説明したように、本実施形態によれば、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

なお、本実施形態においては、非磁性層８_２の材料としては、第１実施形態の非磁性層８_２と同じ材料、すなわちＣｕ、Ａｇ、Ａｕ、ＡｌＯｘ、ＭｇＯなどを用いることができる。また、非磁性層６_２、８_４、８_６の材料としては、第１実施形態の非磁性層８_４と同じ材料、すなわちＲｕ、Ｒｈ、Ｉｒなどを用いることができる。

また、第１および第２磁性膜６Ａ、８の強磁性層としては、第１実施形態の第１および第２磁性膜６、８の強磁性層と同じ材料を用いることができる。

（第３実施形態）
次に、本発明の第３実施形態によるスピンＭＯＳＦＥＴの断面を図９に示す。本実施形態のスピンＭＯＳＦＥＴは、ショットキー型スピンＭＯＳＦＥＴであって、図３に示す第１実施形態のスピンＭＯＳＦＥＴにおいて、トンネル絶縁膜４を削除した構成となっている。

したがって、第２磁性膜８の具体的な構成も第１実施形態と同様に、図４（ａ）または図４（ｂ）に示す多層構造を有している。第２磁性膜８が図４（ａ）に示す多層構造を有している場合の第１磁性膜６の強磁性層６と、第２磁性膜８の強磁性層８_１、８_３、８_５との磁化の向きは第１実施形態と同様に、図５に示すようになっている。

第１実施形態と同様に、書き込み時は、図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧を用い、スピン注入による磁化反転時の反転電流密度を低減することができる。

また、第１実施形態と同様に、読み出し時は、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧を用いる。このため、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため読み出し出力が大幅に増大されることになる。

本実施形態も第１実施形態と同様に、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

（第４実施形態）
次に、本発明の第４実施形態によるスピンＭＯＳＦＥＴの断面を図１０に示す。本実施形態のスピンＭＯＳＦＥＴは、ショットキー型スピンＭＯＳＦＥＴであって、図６に示す第２実施形態のスピンＭＯＳＦＥＴにおいて、トンネル絶縁膜４を削除した構成となっている。

したがって、第２実施形態と同様に、第１磁性膜６Ａの具体的な構成は図７（ａ）に示す多層構造を有しており、第２磁性膜８の具体的な構成も図７（ｂ）乃至図７（ｄ）のいずれかに示す多層構造を有している。第１磁性膜６Ａが図７（ａ）に示す多層構造を有し、第２磁性膜８が図７（ｂ）に示す多層構造を有している場合の第１磁性膜６Ａの強磁性層６_１、６_３と、第２磁性膜の強磁性層８_１、８_３、８_５、８_７との磁化の向きは第２実施形態と同様に、図８に示すようになっている。

第２実施形態と同様に、書き込み時は、図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧を用い、スピン注入による磁化反転時の反転電流密度を低減することができる。

また、第２実施形態と同様に、読み出し時は、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧を用いる。このため、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため読み出し出力が大幅に増大されることになる。

本実施形態も第２実施形態と同様に、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

（第５実施形態）
次に、本発明の第５実施形態によるスピンＭＯＳＦＥＴの断面を図１１に示す。本実施形態のスピンＭＯＳＦＥＴは、図３に示す第１実施形態のスピンＭＯＳＦＥＴにおいて、第２磁性膜８を強磁性層と非磁性層とが交互に積層された積層構造を有している第２磁性膜１８に置き換えた構成となっている。この第２磁性膜１８は、第１具体例として例えば図１２（ａ）に示すように、磁化の向きが可変の強磁性層（磁化自由層）１８_１、非磁性層１８_２、磁化の向きが固着された強磁性層１８_３、非磁性層１８_４、磁化の向きが固着された強磁性層１８_５、および反強磁性層１９が順次積層された構造となっている。この第１具体例においては、強磁性層１８_３、非磁性層１８_４、強磁性層１８_５がシンセティックな磁化固着層を形成し、この磁化固着層が反強磁性層１９によって磁化の向きが固着された構成となっている。また、強磁性層１８_３と強磁性層１８_５とは非磁性層８_４を介して反強磁性結合している。この場合、シンセティックな磁化固着層がより強固に固着され素子安定性に優れた特性を得ることができる。第２強磁性膜１８として第１具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層７と反強磁性層１９とは異なる材料とする必要があり、かつ磁化の向きを固着する際のアニールで、１８０度の磁場の反転が必要となる。

また、第２磁性膜１８の第２具体例の構成を図１２（ｂ）に示す。この第２具体例の磁性膜１８は、磁化の向きが可変の強磁性層（磁化自由層）１８_１、非磁性層１８_２、磁化の向きが固着された強磁性層１８_３および反強磁性層１９が順次積層された構造となっている。第２磁性膜８として第２具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層７および反強磁性層１９は同じ材料を用いることができ、また、磁化の向きを固着する際のアニールで、何の工夫もせずに第１磁性膜６の強磁性層、第２磁性膜１８の強磁性層１８_３の磁化の向きを固着することができる。

第２磁性膜１８として、図１２（ａ）に示す第１具体例の構造を用いた場合の第１磁性
膜６の強磁性層および第２磁性膜８の磁性層１８_１、１８_３、１８_５の磁化の向きを図１３に示す。

本実施形態のスピンＭＯＳＦＥＴにおいて、書き込み時は、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧、すなわちチャネル３を通過する際にスピン偏極された電子のスピンが１８０°回転するゲート電圧を用いる。本実施形態においては、強磁性層１８_３の磁化の向きが図１３に示すスピン配置、すなわち第１磁性膜６の磁化固着層となる強磁性層の磁化の向きと同じ（平行）となるスピン配置となっているので、磁化自由層となる強磁性層１８_１のスピンの向きが第１磁性膜６のスピンの向きと平行な場合には第１磁性膜６側からスピン偏極された電子をチャネル３に注入すれば、チャネル３を通過する際にはスピン偏極された電子のスピンは向きが１８０°回転されて、強磁性層１８_１に伝わり、スピントルクが強磁性層１８_１に働く。さらに、強磁性層１８_１を通過した電子は強磁性層１８_３によって反射され、強磁性層１８_１に流入する。これにより、磁化自由層となる強磁性層１８_１に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。また、磁化自由層となる強磁性層１８_１のスピンの向きが第１磁性膜６のスピンの向きと反平行な場合には強磁性層１８_３側からスピン偏極された電子を、磁化自由層となる強磁性層１８_１を介してチャネル３に注入すれば、強磁性層１８_３によってスピン偏極された電子は、磁化自由層となる強磁性層１８_１に伝わりスピントルクが強磁性層１８_１に働く。さらに、強磁性層１８_１を通過した電子は、チャネル３を通過する際にスピンの向きが１８０°回転されて強磁性層６に伝わり、この強磁性層６によって反射される。この反射された電子は、チャネル３を通過する際にスピンの向きが再度１８０°回転されて強磁性層１８_１に伝わる。これにより、磁化自由層となる強磁性層１８_１に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。すなわち、書き込みの際に正の磁気抵抗効果が観測されるゲート電圧を用いれば、磁化自由層となる強磁性層１８_１に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。

また、読み出し時は、図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧、すなわちチャネル３を通過する際にはスピン偏極された電子のスピンの向きは変化しないゲート電圧を用いる。図１３に示すスピン配置においてこの状態で読み出すと、チャネル３を通過する際の電子のスピンの向きが変化しない。このため、磁化自由層となる強磁性層１８_１のスピンの向きが強磁性層６のスピンの向きと平行な場合には、チャネル３を通過する際の電子のスピンの向きが１８０°回転される場合（正の磁気抵抗効果が観測されるゲート電圧を用いた場合）に比べてチャネル３の抵抗が低くなる。このとき、強磁性層１８_１、１８_３の磁化の向きは平行であるため、強磁性層１８_１、１８_３間の抵抗は、強磁性層１８_１、１８_３の磁化の向きが反平行である場合に比べて低い。

また、磁化自由層となる強磁性層１８_１のスピンの向きが強磁性層６のスピンの向きと反平行な場合には、チャネル３を通過する際の電子のスピンの向きが１８０°回転される場合（正の磁気抵抗効果が観測されるゲート電圧を用いた場合）に比べてチャネル３の抵抗が高くなる。このとき、強磁性層１８_１、１８_３の磁化の向きは反平行であるため、強磁性層１８_１、１８_３間の抵抗は、強磁性層１８_１、１８_３の磁化の向きが平行である場合に比べて高い。

このため、本実施形態のように、読み出し時に負の磁気抵抗効果が観測されるゲート電圧を用いれば、正の磁気抵抗効果が観測されるゲート電圧を用いる場合に比べて、磁化自由層となる強磁性層１８_１の磁化の向きが異なる状態における、チャネル３の抵抗と、強磁性層１８_１、１８_３間の抵抗との和の差が大きくなる。すなわち、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため読み出し出力が大幅に増大されることになる。

以上説明したように、本実施形態によれば、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

なお、本実施形態においては、非磁性層１８_２の材料としては、第１実施形態の非磁性層８_２と同じ材料、すなわちＣｕ、Ａｇ、Ａｕ、ＡｌＯｘ、ＭｇＯなどを用いることができる。また、非磁性層１８_４の材料としては、第１実施形態の非磁性層８_４と同じ材料、すなわちＲｕ、Ｒｈ、Ｉｒなどを用いることができる。

また、第１および第２磁性膜６、１８の強磁性層としては、第１実施形態の第１および第２磁性膜６、８の強磁性層と同じ材料を用いることができる。

（第６実施形態）
次に、本発明の第５実施形態によるスピンＭＯＳＦＥＴの断面を図１４に示す。本実施形態のスピンＭＯＳＦＥＴは、図６に示す第２実施形態のスピンＭＯＳＦＥＴにおいて、第２磁性膜８を強磁性層と非磁性層とが交互に積層された積層構造を有している第２磁性膜１８に置き換えた構成となっている。
本実施形態の第１磁性膜６Ａは図１５（ａ）に示すように、強磁性層６_１、非磁性層６_２、強磁性層６_３の積層構造からなるシンセティックな磁化固着層と、この磁化固着層の磁化の向きを固着させる反強磁性層６ａとの積層構造となっている。なお、強磁性層６_１と強磁性層６_３とは非磁性層６_２を介して反強磁性結合をしている。

また、本実施形態における第２磁性膜１８の第１具体例としては、図１５（ｂ）に示すように、磁化の向きが可変の強磁性層（磁化自由層）１８_１、非磁性層１８_２、磁化の向きが固着された強磁性層１８_３、非磁性層１８_４、磁化の向きが固着された強磁性層１８_５、非磁性層１８_６、磁化の向きが固着された強磁性層１８_７、および反強磁性層１９が順次積層された構造となっている。この第１具体例においては、強磁性層１８_３、非磁性層１８_４、強磁性層１８_５、非磁性層１８_６、および強磁性層１８_７がシンセティックな磁化固着層を形成し、この磁化固着層が反強磁性層１９によって磁化の向きが固着された構成となっている。また、強磁性層１８_３、強磁性層１８_５と、強磁性層１８_７は非磁性層１８_４および非磁性層１８_６を介して反強磁性結合している。この場合、シンセティックな磁化固着層がより強固に固着され素子安定性に優れた特性を得ることができる。第２強磁性膜１８として第１具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層６ａと反強磁性層１９とは異なる材料とする必要があり、かつ磁化の向きを固着する際のアニールで、１８０度の磁場の反転が必要となる。

また、第２磁性膜１８の第２具体例の構成を図１５（ｃ）に示す。この第２具体例の第２磁性膜１８は、磁化の向きが可変の強磁性層（磁化自由層）１８_１、非磁性層１８_２、磁化の向きが固着された強磁性層１８_３、非磁性層１８_４、磁化の向きが固着された強磁性層１８_５、および反強磁性層１９が順次積層された構造となっている。この第２具体例においては、強磁性層１８_３、非磁性層１８_４、強磁性層１８_５がシンセティックな磁化固着層を形成し、この磁化固着層が反強磁性層１９によって磁化の向きが固着された構成となっている。また、強磁性層１８_３と強磁性層１８_５とは非磁性層１８_４を介して反強磁性結合している。この場合、シンセティックな磁化固着層がより強固に固着され素子安定性に優れた特性を得ることができる。第２強磁性膜１８として第２具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層６ａおよび反強磁性層１９は同じ材料を用いることができ、また、磁化の向きを固着する際のアニールで、何の工夫もせずに第１磁性膜６Ａの強磁性層６_１，６_３、第２磁性膜１８の強磁性層１８_３、１８_５の磁化の向きを固着することができる。

また、第２磁性膜１８の第３具体例の構成を図１５（ｄ）に示す。この第３具体例の第２磁性膜１８は、磁化の向きが可変の強磁性層（磁化自由層）１８_１、非磁性層１８_２、磁化の向きが固着された強磁性層１８_３および反強磁性層１９が順次積層された構造となっている。第２磁性膜１８として第３具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層６ａと反強磁性層１９とは異なる材料とする必要があり、かつ磁化の向きを固着する際のアニールで、１８０度の磁場の反転が必要となる。

第２磁性膜１８として図１５（ｂ）に示す第１具体例の構造を用いた場合の第１磁性膜６Ａの強磁性層６_１，６_３および第２磁性膜８の磁性層８_１、８_３、８_５、８_７の磁化の向きを図１６に示す。

本実施形態のスピンＭＯＳＦＥＴにおいて、書き込み時は、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧を用いる。このとき、強磁性層１８_３の磁化の向きを図１６に示すスピン配置、すなわち第１磁性膜６Ａの強磁性層６_１の磁化の向きと同じ（平行）となるスピン配置を用いると磁化自由層となる強磁性層１８_１に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。

また、読み出し時は、図２（ｂ）に示すような正の磁気抵抗効果が観測されるゲート電圧を用いる。図１６に示すスピン配置においてこの状態で読み出すと、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため読み出し出力が大幅に増大されることになる。

以上説明したように、本実施形態によれば、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

なお、本実施形態においては、非磁性層１８_２の材料としては、第１実施形態の非磁性層８_２と同じ材料、すなわちＣｕ、Ａｇ、Ａｕ、ＡｌＯｘ、ＭｇＯなどを用いることができる。また、非磁性層６_２、１８_４、１８_６の材料としては、第１実施形態の非磁性層８_４と同じ材料、すなわちＲｕ、Ｒｈ、Ｉｒなどを用いることができる。

また、第１および第２磁性膜６Ａ、１８の強磁性層としては、第１実施形態の第１および第２磁性膜６、８の強磁性層と同じ材料を用いることができる。

（第７実施形態）
次に、本発明の第７実施形態によるスピンＭＯＳＦＥＴの断面を図１７に示す。本実施形態のスピンＭＯＳＦＥＴは、ショットキー型スピンＭＯＳＦＥＴであって、図１１に示す第５実施形態のスピンＭＯＳＦＥＴにおいて、トンネル絶縁膜４を削除した構成となっている。

したがって、第２磁性膜１８の具体的な構成も第５実施形態と同様に、図１２（ａ）または図１２（ｂ）に示す多層構造を有している。第２磁性膜１８が図１２（ａ）に示す多層構造を有している場合の第１磁性膜６の強磁性層６と、第２磁性膜の強磁性層１８_１、１８_３、１８_５との磁化の向きは第５実施形態と同様に、図１３に示すようになっている。

第５実施形態と同様に、書き込み時は、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧を用い、スピン注入による磁化反転時の反転電流密度を低減することができる。

また、第５実施形態と同様に、読み出し時は、図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧を用いる。このため、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため読み出し出力が大幅に増大されることになる。

本実施形態も第５実施形態と同様に、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

（第８実施形態）
次に、本発明の第８実施形態によるスピンＭＯＳＦＥＴの断面を図１８に示す。本実施形態のスピンＭＯＳＦＥＴは、ショットキー型スピンＭＯＳＦＥＴであって、図１４に示す第６実施形態のスピンＭＯＳＦＥＴにおいて、トンネル絶縁膜４を削除した構成となっている。

したがって、第６実施形態と同様に、第１磁性膜６Ａの具体的な構成は図１５（ａ）に示す多層構造を有しており、第２磁性膜１８の具体的な構成も図１５（ｂ）乃至図１５（ｄ）のいずれかに示す多層構造を有している。第１磁性膜６Ａが図１５（ａ）に示す多層構造を有し、第２磁性膜１８が図１５（ｂ）に示す多層構造を有している場合の第１磁性膜６Ａの強磁性層６_１、６_３と、第２磁性膜の強磁性層１８_１、１８_３、１８_５、１８_７との磁化の向きは第６実施形態と同様に、図１６に示すようになっている。

第６実施形態と同様に、書き込み時は、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧を用い、スピン注入による磁化反転時の反転電流密度を低減することができる。

また、第６実施形態と同様に、読み出し時は、図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧を用いる。このため、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため読み出し出力が大幅に増大されることになる。

本実施形態も第６実施形態と同様に、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

（第９実施形態）
次に、本発明の第９実施形態によるスピンＭＯＳＦＥＴの断面を図１９に示す。本実施形態のスピンＭＯＳＦＥＴは、図３乃至図５に示す第１実施形態のスピンＭＯＳＦＥＴにおいて、第２磁性膜８を第２磁性膜８Ａに置き換えた構成となっている。この第２磁性膜８Ａの第１具体例を図２０（ａ）に示す。この具体例の第２磁性膜８Ａは、強磁性層８_１１、非磁性層８_１２、および強磁性層８_１３からなる磁化自由層８_１と、非磁性層８_２と、強磁性層８_３、非磁性層８_４、および強磁性層８_５からなるシンセティックな磁化固着層と、この磁化固着層の磁化の向きを固着する反強磁性層９とが順次積層された構成となっている。この第２磁性膜の磁化固着層においては、強磁性層８_３と強磁性層８_５とは非磁性層８_４を介して反強磁性結合している。この場合、シンセティックな磁化固着層がより強固に固着され素子安定性に優れた特性を得ることができる。第２強磁性膜８として第１具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層７と反強磁性層９とは異なる材料とする必要があり、かつ磁化の向きを固着する際のアニールで、１８０度の磁場の反転が必要となる。

また、第２磁性膜８Ａの第２具体例の構成を図２０（ｂ）に示す。この第２具体例の磁性膜８Ａは、強磁性層８_１１、非磁性層８_１２、および強磁性層８_１３からなる磁化自由層８_１と、非磁性層８_２と、磁化の向きが固着された強磁性層８_３と、反強磁性層９とが順次積層された構造となっている。この第２具体例の第２磁性膜８Ａを有するスピンＭＯＳＦＥＴにおいては、反強磁性層７および反強磁性層９は同じ材料を用いることができ、また、磁化の向きを固着する際のアニールで、何の工夫もせずに第１磁性膜６の強磁性層、第２磁性膜８Ａの強磁性層８_３の磁化の向きを固着することができる。

第２磁性膜８Ａとして、図２０（ｂ）に示す第１具体例の構造を用いた場合の第１磁性膜６の強磁性層、第２磁性膜８Ａの磁性層８_１、８_３、８_５の磁化の向きを図２１に示す。

本実施形態のスピンＭＯＳＦＥＴにおいては、第１磁性膜の強磁性層６と、強磁性層８_３の磁化の向きが平行でかつ磁化自由層となる強磁性層８_１が強磁性層８_１１、非磁性層８_１２、および強磁性層８_１３からなるシンセティクな構造を有しているため、書き込み時および読み出し時には図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧、すなわちチャネル３を通過する際にはスピン偏極された電子のスピンの向きが１８０°変化するゲート電圧を用いる。

本実施形態では、強磁性層８_３の磁化の向きを図２１に示すスピン配置、すなわち第１磁性膜６の磁化固着層となる強磁性層の磁化の向きと同じ（平行）となるスピン配置となっているので、書き込み時に、磁化自由層となる強磁性層８_１１のスピンの向きが第１磁性膜６のスピンの向きと平行な場合には第１磁性膜６側からスピン偏極された電子をチャネルに注入すれば、スピン偏極された電子のスピンは１８０°回転して、強磁性層８_１１に伝わり、スピントルクが強磁性層８_１１に働く。さらに、強磁性層８_１１に伝わった電子は、強磁性層８_１１、８_１３を通過して強磁性層８_３に伝わり、反射されて強磁性層８_１３を通過して強磁性層８_１１に到達し、スピントルクが強磁性層８_１１に働く。これにより、磁化自由層に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。

また、磁化自由層となる強磁性層８_１１のスピンの向きが第１磁性膜６のスピンの向きと反平行な場合には強磁性層８_３側からスピン偏極された電子を磁化自由層に注入すれば、スピン偏極された電子は、強磁性層８_１３を通過して強磁性層８_１１に伝わりスピントルクが強磁性層８_１１に働く。さらに、強磁性層８_１１に伝わった電子は、チャネル３を通過する際にスピンの向きが１８０°回転されて強磁性層６に伝わり、この強磁性層６によって反射される。この反射された電子は、チャネル３を通過する際にスピンの向きが再度１８０回転されて強磁性層８_１１に伝わる。これにより、磁化自由層に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。すなわち、書き込みの際に正の磁気抵抗効果が観測されるゲート電圧を用いれば、磁化自由層に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。

一方、図２１に示すスピン配置においてこの状態で読み出すと、チャネル３を通過する際の電子のスピンの向きが１８０°変化する。このため、磁化自由層となる強磁性層８_１１のスピンの向きが強磁性層６のスピンの向きと平行な場合には、チャネル３を通過する際の電子のスピンの向きが変化しない場合（負の磁気抵抗効果が観測されるゲート電圧を用いた場合）に比べてチャネル３の抵抗が高くなる。このとき、強磁性層８_１３、８_３の磁化の向きは反平行であるため、強磁性層８_１３、８_３間の抵抗は、強磁性層８_１３、８_３の磁化の向きが平行である場合に比べて高い。

また、磁化自由層となる強磁性層８_１１のスピンの向きが強磁性層６のスピンの向きと反平行な場合には、チャネル３を通過する際の電子のスピンの向きが変化しない場合（負の磁気抵抗効果が観測されるゲート電圧を用いた場合）に比べてチャネル３の抵抗が低くなる。このとき、強磁性層８_１３、８_３の磁化の向きは平行であるため、強磁性層８_１３、８_３間の抵抗は、強磁性層８_１３、８_３の磁化の向きが反平行である場合に比べて低い。

このため、本実施形態のように、読み出し時に正の磁気抵抗効果が観測されるゲート電圧を用いれば、負の磁気抵抗効果が観測されるゲート電圧を用いる場合に比べて、磁化自由層の磁化の向きが異なる状態における、チャネル３の抵抗と、強磁性層８_１３、８_３間の抵抗との和の差が大きくなる。すなわち、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため、読み出し出力が大幅に増大されることになる。

以上説明したように、本実施形態によれば、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

なお、本実施形態においては、非磁性層８_２の材料としては、第１実施形態の非磁性層８_２と同じ材料、すなわちＣｕ、Ａｇ、Ａｕ、ＡｌＯｘ、ＭｇＯなどを用いることができる。また、非磁性層８_１２、８_４の材料としては、第１実施形態の非磁性層８_４と同じ材料、すなわちＲｕ、Ｒｈ、Ｉｒなどを用いることができる。

また、第１および第２磁性膜６、８Ａの強磁性層としては、第１実施形態の第１および第２磁性膜６、８の強磁性層と同じ材料を用いることができる。

また、本実施形態では、磁化自由層は複数の強磁性層が非磁性層を介して積層された構造を有し、これらの強磁性層が反強磁性結合をしていたが、強磁性結合であってもよい。この場合は、磁化自由層が単層の強磁性層である場合と同じ向きの磁気抵抗効果を示すゲート電圧を書き込みおよび読み出しに用いる。このことは、以下の実施形態でも同様である。

（第１０実施形態）
次に、本発明の第１０実施形態によるスピンＭＯＳＦＥＴの断面を図２２に示す。本実施形態のスピンＭＯＳＦＥＴは、図６に示す第２実施形態のスピンＭＯＳＦＥＴにおいて、第２磁性膜８を第２磁性膜８Ａに置き換えた構成となっている。この第２磁性膜８Ａは、第２実施形態の第２磁性膜８に係る単層の強磁性層からなる磁化自由層をシンセティックな磁化自由層に置き換えた構成となっている。

本実施形態の第１磁性膜６Ａの一具体例の構成を図２３（ａ）に示す。この具体例の第１磁性膜６Ａは、強磁性層６_１、非磁性層６_２、強磁性層６_３の積層構造からなるシンセティックな磁化固着層と、この磁化固着層の磁化の向きを固着させる反強磁性層６ａとの積層構造を有している。なお、強磁性層６_１と強磁性層６_３とは非磁性層６_２を介して反強磁性結合をしている。

また、本実施形態における第２磁性膜８Ａの第１具体例を図２３（ｂ）に示す。この第１具体例の第２磁性膜８Ａは、強磁性層８_１１、非磁性層８_１２、および強磁性層８_１３からなる磁化の向きが可変の磁化自由層８_１と、非磁性層８_２と、磁化の向きが固着された強磁性層８_３と、非磁性層８_４と、磁化の向きが固着された強磁性層８_５と、非磁性層８_６と、磁化の向きが固着された強磁性層８_７と、反強磁性層９とが順次積層された構造となっている。この第１具体例においては、強磁性層８_１１と、強磁性層８_１３は非磁性層８_１２を介して反強磁性結合している。

また、強磁性層８_３、非磁性層８_４、強磁性層８_５、非磁性層８_６、および強磁性層８_７がシンセティックな磁化固着層を形成し、この磁化固着層が反強磁性層９によって磁化の向きが固着された構成となっている。また、強磁性層８_３、強磁性層８_５と、強磁性層８_７は非磁性層８_４および非磁性層８_６を介して反強磁性結合している。この場合、シンセティックな磁化固着層がより強固に固着され素子安定性に優れた特性を得ることができる。第２強磁性膜８Ａとして第１具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層６ａと反強磁性層９とは異なる材料とする必要があり、かつ磁化の向きを固着する際のアニールで、１８０度の磁場の反転が必要となる。

また、第２磁性膜８Ａの第２具体例の構成を図２３（ｃ）に示す。この第２具体例の第２磁性膜８Ａは、強磁性層８_１１、非磁性層８_１２、および強磁性層８_１３からなる磁化の向きが可変の磁化自由層８_１と、非磁性層８_２と、磁化の向きが固着された強磁性層８_３と、非磁性層８_４と、磁化の向きが固着された強磁性層８_５と、反強磁性層９とが順次積層された構造となっている。この第２具体例においては、強磁性層８_３、非磁性層８_４、強磁性層８_５がシンセティックな磁化固着層を形成し、この磁化固着層が反強磁性層９によって磁化の向きが固着された構成となっている。また、強磁性層８_３と強磁性層８_５とは非磁性層８_４を介して反強磁性結合している。この場合、シンセティックな磁化固着層がより強固に固着され素子安定性に優れた特性を得ることができる。第２強磁性膜８として第２具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層６ａおよび反強磁性層９は同じ材料を用いることができ、また、磁化の向きを固着する際のアニールで、何の工夫もせずに第１磁性膜６Ａの強磁性層６_１，６_３および第２磁性膜８の強磁性層８_３、８_５の磁化の向きを固着することができる。

また、第２磁性膜８Ａの第３具体例の構成を図２３（ｄ）に示す。この第３具体例の第２磁性膜Ａは、強磁性層８_１１、非磁性層８_１２、および強磁性層８_１３からなる磁化の向きが可変の磁化自由層８_１と、非磁性層８_２と、磁化の向きが固着された強磁性層８_３と、反強磁性層９とが順次積層された構造となっている。第２磁性膜８Ａとして第３具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層６ａと反強磁性層９とは異なる材料とする必要があり、かつ磁化の向きを固着する際のアニールで、１８０度の磁場の反転が必要となる。

第２磁性膜８Ａとして図２３（ｂ）に示す第１具体例の構造を用いた場合の第１磁性膜６Ａの強磁性層６_１，６_３および第２磁性膜８Ａの磁性層８_１、８_３、８_５、８_７の磁化の向きを図２４に示す。

本実施形態のスピンＭＯＳＦＥＴは、強磁性層６１と、強磁性層８３の磁化の向きが平行でかつ磁化自由層がシンセティック構造を有しているため、第９実施形態と同様に、書き込み時は、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧を用いる。すると、書き込み時は、第９実施形態と同様に磁化自由層に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。

また、読み出し時は、第９実施形態と同様に、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧を用いる。すると、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため読み出し出力が大幅に増大されることになる。

以上説明したように、本実施形態によれば、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

なお、本実施形態においては、非磁性層８_２の材料としては、第１実施形態の非磁性層８_２と同じ材料、すなわちＣｕ、Ａｇ、Ａｕ、ＡｌＯｘ、ＭｇＯなどを用いることができる。また、非磁性層６_２、８_１２、８_４の材料としては、第１実施形態の非磁性層８_４と同じ材料、すなわちＲｕ、Ｒｈ、Ｉｒなどを用いることができる。

また、第１および第２磁性膜６Ａ、８Ａの強磁性層としては、第１実施形態の第１および第２磁性膜６、８の強磁性層と同じ材料を用いることができる。

（第１１実施形態）
次に、本発明の第１１実施形態によるスピンＭＯＳＦＥＴの断面を図２５に示す。本実施形態のスピンＭＯＳＦＥＴは、ショットキー型スピンＭＯＳＦＥＴであって、図１９に示す第９実施形態のスピンＭＯＳＦＥＴにおいて、トンネル絶縁膜４を削除した構成となっている。

したがって、第２磁性膜８Ａの具体的な構成も第９実施形態と同様に、図２０（ａ）または図２０（ｂ）に示すように、シンセティックな磁化自由層８_１を有する多層構造を備えている。第２磁性膜８Ａが図２０（ａ）に示す多層構造を有している場合の第１磁性膜６の強磁性層６と、第２磁性膜８Ａの強磁性層８_３、８_５との磁化の向きは第９実施形態と同様に、図２１に示すようになっている。

第９実施形態と同様に、書き込み時は、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧を用い、スピン注入による磁化反転時の反転電流密度を低減することができる。

また、第９実施形態と同様に、読み出し時は、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧を用いる。このため、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため読み出し出力が大幅に増大されることになる。

本実施形態も第１実施形態と同様に、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

（第１２実施形態）
次に、本発明の第１２実施形態によるスピンＭＯＳＦＥＴの断面を図２６に示す。本実施形態のスピンＭＯＳＦＥＴは、ショットキー型スピンＭＯＳＦＥＴであって、図２２に示す第１０実施形態のスピンＭＯＳＦＥＴにおいて、トンネル絶縁膜４を削除した構成となっている。

したがって、第１０実施形態と同様に、第１磁性膜６Ａの具体的な構成は図２３（ａ）に示す多層構造を有しており、第２磁性膜８Ａの具体的な構成も図２３（ｂ）乃至図２３（ｄ）のいずれかに示す多層構造を有している。第１磁性膜６Ａが図２３（ａ）に示す多層構造を有し、第２磁性膜８Ａが図２３（ｂ）に示す多層構造を有している場合の第１磁性膜６Ａの強磁性層６_１、６_３と、第２磁性膜の強磁性層８_１、８_３、８_５、８_７との磁化の向きは第１０実施形態と同様に、図２４に示すようになっている。

第１０実施形態と同様に、書き込み時は、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧を用い、スピン注入による磁化反転時の反転電流密度を低減することができる。

また、第２実施形態と同様に、読み出し時は、図２（ａ）に示すような正の磁気抵抗効果が観測されるゲート電圧を用いる。このため、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため読み出し出力が大幅に増大されることになる。

本実施形態も第１０実施形態と同様に、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

（第１３実施形態）
次に、本発明の第１３実施形態によるスピンＭＯＳＦＥＴの断面を図２７に示す。本実施形態のスピンＭＯＳＦＥＴは、図１１に示す第５実施形態のスピンＭＯＳＦＥＴにおいて、第２磁性膜１８を第２磁性膜１８Ａに置き換えた構成となっている。この第２磁性膜１８Ａは、第２磁性膜１８において、単層の強磁性層からなる磁化自由層１８_１をシンセティックな磁化自由層１８_１に置き換えた構成となっている。

この第２磁性膜１８Ａは、第１具体例として例えば図２８（ａ）に示すように、強磁性層１８_１１、非磁性層１８_１２、強磁性層１８_１３からなる磁化の向きが可変の磁化自由層１８_１と、非磁性層１８_２と、磁化の向きが固着された強磁性層１８_３と、非磁性層１８_４と、磁化の向きが固着された強磁性層１８_５と、反強磁性層１９とが順次積層された構造となっている。この第１具体例においては、強磁性層１８_１１、非磁性層１８_１２、強磁性層１８_１３がシンセティックな磁化自由層８１を形成し、強磁性層１８_１１と、強磁性層１８_１３は非磁性層１８_１２を介して反強磁性結合している。

また、強磁性層１８_３、非磁性層１８_４、強磁性層１８_５がシンセティックな磁化固着層を形成し、この磁化固着層が反強磁性層１９によって磁化の向きが固着された構成となっている。また、強磁性層１８_３と強磁性層１８_５とは非磁性層８_４を介して反強磁性結合している。この場合、シンセティックな磁化固着層がより強固に固着され素子安定性に優れた特性を得ることができる。第２強磁性膜１８Ａとして第１具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層７および反強磁性層１９は同じ材料を用いることができ、また、磁化の向きを固着する際のアニールで、何の工夫もせずに第１磁性膜６の強磁性層、第２磁性膜１８Ａの強磁性層１８_３の磁化の向きを固着することができる。

また、第２磁性膜１８Ａの第２具体例の構成を図２８（ｂ）に示す。この第２具体例の磁性膜１８Ａは、磁化の向きが可変の強磁性層（磁化自由層）１８_１、非磁性層１８_２、磁化の向きが固着された強磁性層１８_３および反強磁性層１９が順次積層された構造となっている。第２磁性膜１８Ａとして第２具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層７と反強磁性層１９とは異なる材料とする必要があり、かつ磁化の向きを固着する際のアニールで、１８０度の磁場の反転が必要となる。

第２磁性膜１８Ａとして、図２８（ａ）に示す第１具体例の構造を用いた場合の第１磁性膜６の強磁性層６および第２磁性膜１８Ａの磁性層１８_１、１８_３、１８_５の磁化の向きを図２９に示す。

本実施形態のスピンＭＯＳＦＥＴにおいては、第１磁性膜の強磁性層６と、強磁性層１８_３の磁化の向きが反平行でかつ磁化自由層となる強磁性層１８_１が強磁性層１８_１１、非磁性層１８_１２、および強磁性層１８_１３からなるシンセティクな構造を有しているため、書き込み時および読み出し時には図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧、すなわちチャネル３を通過する際にはスピン偏極された電子のスピンの向きが変化しないゲート電圧を用いる。

本実施形態では、強磁性層１８_３の磁化の向きを図２９に示すスピン配置、すなわち第１磁性膜６の磁化固着層となる強磁性層の磁化の向きと反対（反平行）となるスピン配置となっているので、書き込み時に、磁化自由層となる強磁性層１８_１１のスピンの向きが第１磁性膜６のスピンの向きと平行な場合には第１磁性膜６側からスピン偏極された電子をチャネルに注入すれば、スピン偏極された電子のスピンは変化しないで強磁性層１８_１１を通過して強磁性層１８_１３に伝わり、スピントルクが強磁性層１８_１３に働く。さらに、強磁性層１８_１３を通過して強磁性層１８_３に伝わった電子は、強磁性層１８_３によって反射されて強磁性層１８_１３に伝わり、スピントルクが強磁性層８_１３に働く。これにより、磁化自由層に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。

また、磁化自由層となる強磁性層１８_１１のスピンの向きが第１磁性膜６のスピンの向きと反平行な場合には強磁性層１８_３側からスピン偏極された電子を磁化自由層に注入すれば、スピン偏極された電子は、強磁性層１８_１３に伝わりスピントルクが強磁性層１８_１３に働く。さらに、強磁性層１８_１３に伝わった電子は、強磁性層１８_１１、チャネル３を通過し、強磁性層６に伝わり、この強磁性層６によって反射される。この反射された電子は、チャネル３、強磁性層１８_１１を通過して強磁性層１８_１３に伝わる。これにより、磁化自由層に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。すなわち、書き込みの際に負の磁気抵抗効果が観測されるゲート電圧を用いれば、磁化自由層に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。

一方、図２１に示すスピン配置においてこの状態で読み出すと、チャネル３を通過する際の電子のスピンの向きが変化しない。このため、磁化自由層となる強磁性層１８_１１のスピンの向きが強磁性層６のスピンの向きと平行な場合には、チャネル３を通過する際の電子のスピンの向きが変化する場合（正の磁気抵抗効果が観測されるゲート電圧を用いた場合）に比べてチャネル３の抵抗が低くなる。このとき、強磁性層１８_１３、１８_３の磁化の向きは平行であるため、強磁性層１８_１３、１８_３間の抵抗は、強磁性層８_１３、１８_３の磁化の向きが反平行である場合に比べて低い。

また、磁化自由層となる強磁性層１８_１１のスピンの向きが強磁性層６のスピンの向きと反平行な場合には、チャネル３を通過する際の電子のスピンの向きが１８０°回転する場合（正の磁気抵抗効果が観測されるゲート電圧を用いた場合）に比べてチャネル３の抵抗が高くなる。このとき、強磁性層１８_１３、１８_３の磁化の向きは反平行であるため、強磁性層１８_１３、１８_３間の抵抗は、強磁性層１８_１３、１８_３の磁化の向きが平行である場合に比べて高い。

このため、本実施形態のように、読み出し時に負の磁気抵抗効果が観測されるゲート電圧を用いれば、正の磁気抵抗効果が観測されるゲート電圧を用いる場合に比べて、磁化自由層の磁化の向きが異なる状態における、チャネル３の抵抗と、強磁性層１８_１３、１８_３間の抵抗との和の差が大きくなる。すなわち、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため、読み出し出力が大幅に増大されることになる。

以上説明したように、本実施形態によれば、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

なお、本実施形態においては、非磁性層１８_２の材料としては、第１実施形態の非磁性層８_２と同じ材料、すなわちＣｕ、Ａｇ、Ａｕ、ＡｌＯｘ、ＭｇＯなどを用いることができる。また、非磁性層１８_４の材料としては、第１実施形態の非磁性層８_４と同じ材料、すなわちＲｕ、Ｒｈ、Ｉｒなどを用いることができる。

また、第１および第２磁性膜６、１８Ａの強磁性層としては、第１実施形態の第１および第２磁性膜６、１８Ａの強磁性層と同じ材料を用いることができる。

（第１４実施形態）
次に、本発明の第１４実施形態によるスピンＭＯＳＦＥＴの断面を図３０に示す。本実施形態のスピンＭＯＳＦＥＴは、図１４に示す第６実施形態のスピンＭＯＳＦＥＴにおいて、第２磁性膜１８を第２磁性膜１８Ａに置き換えた構成となっている。この第２磁性膜１８Ａは、第２磁性膜１８の単層の強磁性層からなる磁化自由層８１をシンセティックな磁化自由層８１に置き換えた構成となっている。

本実施形態の第１磁性膜６Ａは図３１（ａ）に示すように、強磁性層６_１、非磁性層６_２、強磁性層６_３の積層構造からなるシンセティックな磁化固着層と、この磁化固着層の磁化の向きを固着させる反強磁性層６ａとの積層構造となっている。なお、強磁性層６_１と強磁性層６_３とは非磁性層６_２を介して反強磁性結合をしている。

また、本実施形態における第２磁性膜１８Ａの第１具体例としては、図３１（ｂ）に示すように、強磁性層１８_１１、非磁性層１８_１２、および強磁性層１８_１３からなる磁化の向きが可変の磁化自由層１８_１と、非磁性層１８_２と、磁化の向きが固着された強磁性層１８_３と、非磁性層１８_４と、磁化の向きが固着された強磁性層１８_５と、非磁性層１８_６と、磁化の向きが固着された強磁性層１８_７と、反強磁性層１９が順次積層された構造となっている。

この第１具体例においては、強磁性層１８_１１、非磁性層１８_１２、および強磁性層１８_１３がシンセティックな磁化自由層８_１となり、強磁性層１８_１１と、強磁性層１８_１３とが非磁性層１８_１２を介して反強磁性結合をしている。

また、強磁性層１８_３、非磁性層１８_４、強磁性層１８_５、非磁性層１８_６、および強磁性層１８_７がシンセティックな磁化固着層を形成し、この磁化固着層が反強磁性層１９によって磁化の向きが固着された構成となっている。また、強磁性層１８_３、強磁性層１８_５と、強磁性層１８_７は非磁性層１８_４および非磁性層１８_６を介して反強磁性結合している。この場合、シンセティックな磁化固着層がより強固に固着され素子安定性に優れた特性を得ることができる。第２強磁性膜１８Ａとして第１具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層６ａおよび反強磁性層１９は同じ材料を用いることができる。また、磁化の向きを固着する際のアニールで、何の工夫もせずに第１磁性膜６Ａの強磁性層６_１，６_３および第２磁性膜１８Ａの強磁性層１８_３、１８_５、１８_７の磁化の向きを固着することができる。

また、第２磁性膜１８Ａの第２具体例の構成を図３１（ｃ）に示す。この第２具体例の第２磁性膜１８Ａは、強磁性層１８_１１、非磁性層１８_１２、および強磁性層１８_１３からなる磁化の向きが可変の磁化自由層１８_１と、非磁性層１８_２と、磁化の向きが固着された強磁性層１８_３と、非磁性層１８_４と、磁化の向きが固着された強磁性層１８_５と、反強磁性層１９とが順次積層された構造となっている。この第２具体例においては、強磁性層１８_３、非磁性層１８_４、強磁性層１８_５がシンセティックな磁化固着層を形成し、この磁化固着層が反強磁性層１９によって磁化の向きが固着された構成となっている。また、強磁性層１８_３と強磁性層１８_５とは非磁性層１８_４を介して反強磁性結合している。この場合、シンセティックな磁化固着層がより強固に固着され素子安定性に優れた特性を得ることができる。第２強磁性膜１８として第２具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層６ａと反強磁性層９とは異なる材料とする必要があり、かつ磁化の向きを固着する際のアニールで、１８０度の磁場の反転が必要となる。

また、第２磁性膜１８Ａの第３具体例の構成を図３１（ｄ）に示す。この第３具体例の第２磁性膜１８は、強磁性層１８_１１、非磁性層１８_１２、および強磁性層１８_１３からなる磁化の向きが可変の磁化自由層１８_１と、非磁性層１８_２と、磁化の向きが固着された強磁性層１８_３と、反強磁性層１９とが順次積層された構造となっている。第２磁性膜１８Ａとして第３具体例の構造を有するスピンＭＯＳＦＥＴにおいては、反強磁性層６ａおよび反強磁性層１９は同じ材料を用いることができ、また、磁化の向きを固着する際のアニールで、何の工夫もせずに第１磁性膜６Ａの強磁性層６_１，６_３および第２磁性膜１８Ａの強磁性層１８_３の磁化の向きを固着することができる。

第２磁性膜１８Ａとして図３１（ｂ）に示す第１具体例の構造を用いた場合の第１磁性膜６Ａの強磁性層６_１，６_３および第２磁性膜８の強磁性層１８_１１、１８_１３、１８_３、１８_５、１８_７の磁化の向きを図３２に示す。

本実施形態のスピンＭＯＳＦＥＴにおいて、書き込み時は、第１３実施形態と同様に図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧を用いると、化自由層１８_１に２重のスピントルクが加わることになりスピン注入による磁化反転時の反転電流密度を低減することができる。

また、読み出し時は、第１３実施形態と同様に、図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧を用いると、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため読み出し出力が大幅に増大されることになる。

以上説明したように、本実施形態によれば、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

なお、本実施形態においては、非磁性層１８_２の材料としては、第１実施形態の非磁性層８_２と同じ材料、すなわちＣｕ、Ａｇ、Ａｕ、ＡｌＯｘ、ＭｇＯなどを用いることができる。また、非磁性層６_２、８_４、８_６の材料としては、第１実施形態の非磁性層８_４と同じ材料、すなわちＲｕ、Ｒｈ、Ｉｒなどを用いることができる。

また、第１および第２磁性膜６Ａ、１８Ａの強磁性層としては、第１実施形態の第１および第２磁性膜６、８の強磁性層と同じ材料を用いることができる。

（第１５実施形態）
次に、本発明の第１５実施形態によるスピンＭＯＳＦＥＴの断面を図３３に示す。本実施形態のスピンＭＯＳＦＥＴは、ショットキー型スピンＭＯＳＦＥＴであって、図２７に示す第１３実施形態のスピンＭＯＳＦＥＴにおいて、トンネル絶縁膜４を削除した構成となっている。

したがって、第２磁性膜１８Ａの具体的な構成も第１３実施形態と同様に、図２８（ａ）または図２８（ｂ）に示す多層構造を有している。第２磁性膜１８Ａが図２８（ａ）に示す多層構造を有している場合の第１磁性膜６の強磁性層６と、第２磁性膜１８Ａの強磁性層１８_１１、１８_１３、１８_３、１８_５との磁化の向きは第１３実施形態と同様に、図２９に示すようになっている。

第１３実施形態と同様に、書き込み時は、図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧を用い、スピン注入による磁化反転時の反転電流密度を低減することができる。

また、第１３実施形態と同様に、読み出し時は、図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧を用いる。このため、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため読み出し出力が大幅に増大されることになる。

本実施形態も第１３実施形態と同様に、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

（第１６実施形態）
次に、本発明の第１６実施形態によるスピンＭＯＳＦＥＴの断面を図３４に示す。本実施形態のスピンＭＯＳＦＥＴは、ショットキー型スピンＭＯＳＦＥＴであって、図３０に示す第１４実施形態のスピンＭＯＳＦＥＴにおいて、トンネル絶縁膜４を削除した構成となっている。

したがって、第１４実施形態と同様に、第１磁性膜６Ａの具体的な構成は図３１（ａ）に示す多層構造を有しており、第２磁性膜１８Ａの具体的な構成も図３１（ｂ）乃至図３１（ｄ）のいずれかに示す多層構造を有している。第１磁性膜６Ａが図３１（ａ）に示す多層構造を有し、第２磁性膜１８Ａが図３１（ｂ）に示す多層構造を有している場合の第１磁性膜６Ａの強磁性層６_１、６_３と、第２磁性膜の強磁性層１８_１１、１８_１３、１８_３、１８_５、１８_７との磁化の向きは第１４実施形態と同様に、図３２に示すようになっている。

第１４実施形態と同様に、書き込み時は、図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧を用い、スピン注入による磁化反転時の反転電流密度を低減することができる。

また、第１４実施形態と同様に、読み出し時は、図２（ｂ）に示すような負の磁気抵抗効果が観測されるゲート電圧を用いる。このため、チャネル領域３を介した磁気抵抗変化率に加え、多層構造の磁気抵抗変化率も加わるため読み出し出力が大幅に増大されることになる。

本実施形態も第１４実施形態と同様に、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

（第１７実施形態）
次に、本発明の第１７実施形態によるスピンＭＯＳＦＥＴを図３５（ａ）、３５（ｂ）に示す。図３５（ａ）は、本実施形態のスピンＭＯＳＦＥＴの第１磁性膜６、６Ａの半導体基板２側の強磁性層６または６_１および第２磁性膜８、８Ａ、１８、１８Ａの磁化自由層８_１、１８_１および磁化固着層の強磁性層の磁化の向きを示し、図３５（ｂ）は、本実施形態のスピンＭＯＳＦＥＴの断面を示す。

本実施形態のスピンＭＯＳＦＥＴは、第１、第２、第５、第６、第９、第１０、第１３、第１４実施形態において、第２磁性膜８、８Ａ、１８、１８Ａの磁化自由層８_１、１８_１の磁化の向きを、第１磁性膜６、６Ａの半導体基板２側の強磁性層６、６_１の磁化に向きに対して０度より大きく４５度以下の角度θだけ傾けた構成となっている。すなわち、第２磁性膜８、８Ａ、１８、１８Ａの磁化自由層８_１、１８_１の磁化の向きは、第２磁性膜８、８Ａ、１８、１８Ａの磁化固着層の磁化の向きに対しても角度θだけ傾いている。

このように、第２磁性膜８、８Ａ、１８、１８Ａの磁化自由層８_１、１８_１の磁化の向きを第１磁性膜６、６Ａの半導体基板２側の強磁性層６、６_１の磁化に向きに対して０度より大きく４５度以下の角度θだけ傾けることにより、スピン注入による磁化反転電流密度を更に低減することができる。

なお、本実施形態も、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができることは云うまでもない。

磁化自由層８_１、１８_１の磁化（磁気モーメント）の方向を傾ける方法としては、別途設けた電流磁界を発生する配線を用いる方法、または読み出し配線用電流を流す配線が作る自己磁界を用いる方法の他、磁化固着層のスピンモーメントを固着する時に行う磁界中アニールの時に、磁化固着層の磁気モーメントが固着されるブロッキング温度以下の温度で、磁界の方向を所望の方向に傾ける方法を用いればよい。

なお、本実施形態の第１変形例として、本実施形態において、図３６（ａ）、３６（ｂ）に示すように、トンネル絶縁膜４を削除したショットキー型スピンＭＯＳＦＥＴであってもよい。

また、本実施形態の第２変形例によるスピンＭＯＳＦＥＴを図３７（ａ）、３７（ｂ）に示す。この変形例のスピンＭＯＳＦＥＴは、第１７実施形態において、第２磁性膜８、８Ａ、１８、１８Ａの膜面形状を実質的に平行四辺形にした構成となっている。なお、実質的に平行四辺形とは、角が丸まった平行四辺形も含むことを意味する。

また、本実施形態の第３変形例によるスピンＭＯＳＦＥＴを図３８（ａ）、３８（ｂ）に示す。この変形例のスピンＭＯＳＦＥＴは、第２変形例において、トンネル絶縁膜４を削除したショットキー型スピンＭＯＳＦＥＴである。

また、本実施形態の第４変形例によるスピンＭＯＳＦＥＴを図３９（ａ）、３９（ｂ）に示す。この変形例のスピンＭＯＳＦＥＴは、第１７実施形態において、第２磁性膜８、８Ａ、１８、１８Ａの膜面形状を実質的に六角形にした構成となっている。なお、実質的に六角形とは、角が丸まった六角形も含むことを意味する。

また、本実施形態の第５変形例によるスピンＭＯＳＦＥＴを図４０（ａ）、４０（ｂ）に示す。この変形例のスピンＭＯＳＦＥＴは、第４変形例において、トンネル絶縁膜４を削除したショットキー型スピンＭＯＳＦＥＴである。

第１乃至第５変形例も、第１７実施形態と同様に、スピン注入による磁化反転電流密度を更に低減することができるとともに、スピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができる。

また、本実施形態および第１乃至第５変形例のように、第２磁性膜８、８Ａ、１８、１８Ａの磁化自由層８_１、１８_１の磁化の向きを第１磁性膜６、６Ａの半導体基板２側の強磁性層６、６_１の磁化に向きに対して０度より大きく４５度以下の角度θだけ傾けることにより、図４１に示すように反転に必要なエネルギーバリアが低下するとともに、図４２に示すようにスピントルクの効率を向上することが可能となる。なお、図４１において、Ｈｙは磁化自由層の磁化困難軸方向の磁場の強さを示し、Ｋ_１は磁化自由層の一軸異方性の強さを示し、Ｍ_ｓは磁化の大きさを示す。図４１において、（Ｋ_１／Ｍ_ｓ）×０．５および
（Ｋ_１／Ｍ_ｓ）×１．０はＨｙを示し、したがって、図４１はＨｙの大きさをパラメータにして表した特性グラフを示している。この図４１に示す特性グラフからわかるように、第１磁性膜の磁化固着層と、第２磁性膜の磁化自由層とのスピンのなす角度が９０度の場合にスピン反転エネルギーバリアが高くなっている。そして、Ｈｙを大きくする、すなわち
第１磁性膜の磁化固着層のスピンの向きに対して第２磁性膜の磁化自由層のスピンの向きを傾けることによって、反転に必要なエネルギーバリアが低下し、反転し易くなる。特に、傾き角θが０度より大きく４５度以下の場合（平行な状態から傾いた場合）か、１３５度以上で１８０度より小さい場合（反平行な状態から傾いた場合）にスピン反転エネルギーバリアが低くなっている。

また、図４２からわかるように、ＭＲが９５％以上では、傾き角θが１３５度以上１８０度より小さい場合（反平行な状態から傾いた場合）にスピントルクの強さが大きくなっている。傾き角θが０度より大きく４５度以下の場合（平行な状態から傾いた場合）にはスピントルクの強さはＭＲの値に拘わらず、傾き角θが増大するにつれて増大している。そして、スピントルクの全体の強さは反平行な状態から傾いている場合と、平行な状態から傾いている場合との平均値で表されること、また、ＭＲ比はｃｏｓ^２θに比例するので、傾き角θが４５度より大きくなると、ＭＲ比が小さくなることから、傾き角θは０度より大きく４５度以下の値であることが好ましい。

上記第１乃至第１７実施形態のスピンＭＯＳＦＥＴは、各種スパッタ法、蒸着法、分子線エピタキシャル法などの通常の薄膜形成手段、微細加工方法を用いて、所定の基板上に形成することができる。この場合の基板としては、例えば、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、ＧａＡｓ（ガリウム砒素）、ＺｎＳｅ、ＳｉＯ_２（酸化シリコン）、Ａｌ_２Ｏ_３（酸化アルミニウム）、スピネル、ＡｌＮ（窒化アルニウム）など各種の基板を用いることができる。

（第１８実施形態）
次に、実際にリコンフィギャブルな論理回路に用いる場合の簡単な回路構成について説明する。

実際にスピンＭＯＳＦＥＴを用いてリコンフィギャブルな論理回路を構成する場合、２つのＭＯＳＦＥＴ（ＭＯＳＦＥＴ１およびＭＯＳＦＥＴ２）に共通のフローティングゲートを有していることが好ましい。

ＡＮＤ，ＯＲ回路が作製できれば、ＮＯＲ回路、排他的ＯＲ回路などの全ての回路を作製できるのでＡＮＤ回路、ＯＲ回路についてのみ図４３に示す。図示したように、本実施形態のリコンフィギャブルな論理回路は、基本的には、上記第１乃至第１７実施形態のいずれかのスピンＭＯＳＦＥＴのゲート絶縁膜１０と、ゲート電極１２との間に、フローティングゲート（図示せず）と、電極間絶縁膜を設けた、２つのスピンＭＯＳＦＥＴ３０、３２を用いる。スピンＭＯＳＦＥＴ３０はｐ型のＭＯＳＦＥＴ、すなわち半導体基板２がｎ型基板であるＭＯＳＦＥＴであり、スピンＭＯＳＦＥＴ３２はｎ型のＭＯＳＦＥＴ、すなわち半導体基板２がｐ型であるＭＯＳＦＥＴである。ＭＯＳＦＥＴ３０、３２のフローティングゲートを共通に接続し、ＭＯＳＦＥＴ３０のソースを電源Ｖｉｎｐに接続し、ＭＯＳＦＥＴ３２のソースを接地する。そして、ＭＯＳＦＥＴ３０のドレインとＭＯＳＦＥＴ３２のドレインを接続する。この共通接続したノードからの出力Ｖ１をインバータ４０に入力し、このインバータ４０の出力を本実施形態の論理回路の出力Ｖｏｕｔとする。

これにより、ＡＮＤ回路、ＯＲ回路を形成できる。図４４に示すようにフローティングゲート電圧Ｖｆｇが、ＭＯＳＦＥＴ３０のゲート入力ＡとＭＯＳＦＥＴ３２のゲート入力Ｂの和の１／２の場合に、ドレイン、ソースの半導体基板２に近い強磁性層のスピンモーメントが平行（Ｐ）または反平行（ＡＰ）の時の出力電圧Ｙが“１”または“０”と変化する。

本実施形態の論理回路において、ＭＯＳＦＥＴ３２のソース・ドレインの半導体基板２に近い強磁性層のスピンモーメントをＡＰ（反平行）状態とした場合にＭＯＳＦＥＴ３０、３２のゲート電極の入力Ａ、Ｂの値に対応する、フローティングゲートの電位Ｖｆｇ、ＭＯＳＦＥＴ３０，３２の共通接続ノードの電位Ｖ１、論理回路の出力Ｖｏｕｔの値を図４５に示す。また、ＭＯＳＦＥＴ３２のソース・ドレインの半導体基板２に近い強磁性層のスピンモーメントをＰ（平行）状態とした場合にＭＯＳＦＥＴ３０、３２のゲート電極の入力Ａ、Ｂの値に対応する、フローティングゲートの電位Ｖｆｇ、ＭＯＳＦＥＴ３０，３２の共通接続ノードの電位Ｖ１、論理回路の出力Ｖｏｕｔの値を図４６に示す。図４５、図４６に示したように、ＭＯＳＦＥＴ３２のドレイン、ソースの半導体基板２に近い強磁性層のスピンモーメントが反平行の時にＡＮＤ回路、平行の時にＯＲ回路となる。このため、ドレイン部の強磁性層のスピンモーメントを変えてプログラムしなおすことにより、論理回路を造り直すことなく構成することができ、すなわちリコンフィギャブルな論理回路を得ることができる。

ＡＮＤ回路、ＯＲ回路の場合、全てのトランジスタをスピンＭＯＳＦＥＴにしても良いが、一部に通常のＭＯＳＦＥＴを用いてもかまわない。図４７に示すように２つのトランジスタの内一つ（例えばＭＯＳＦＥＴ３２）を第１乃至第１７実施形態のスピンＭＯＳＦＥＴを用い、もう一つを通常の磁性体を用いないｐＭＯＳＦＥＴ３４を用いた場合も、一つのスピンＭＯＳＦＴＥ３２のソース・ドレインの半導体基板２に近い強磁性層のスピンモーメントを平行、反平行と制御することによって、同様の結果を得ることができる。

また、図４８に示すように、インバータ４０を用いなくともｎ型ＭＯＳＦＥＴ３２、ｐ型ＭＯＳＦＥＴ３０の接続を入れ替えることにより、ｐ型ＭＯＳＦＥＴ３０のソース・ドレインの半導体基板２に近い強磁性層のスピンモーメントを平行、反平行と制御することによっても、同様の効果が得られる。

上記論理回路として使用する場合は、スピンＭＯＳＦＥＴの情報を読み出すためのゲート電圧制御回路、センス電流を制御するセンス電流制御素子回路、書き込み電流制御回路、ドライバ−およびシンカーをさらに具備することとなる。

（第１９実施形態）
次に、本発明の第１９実施形態によるスピンＭＯＳＦＥＴを図５４乃至図５６を参照して説明する。本実施形態のスピンＭＯＳＦＥＴは、図３に示す第１実施形態において、第１磁性膜６を第１磁性膜１６の置き換えるとともに、第２磁性膜８を第２磁性膜２８に置き換えた構成となっている（図５４）。第１磁性膜１６は、磁化が固着されたハーフメタル強磁性層１６_１と、強磁性層１６_２とを備えている。また、第２磁性膜２８は、磁化自由層となるハーフメタル強磁性層２８_１と、トンネル絶縁膜２８_２と、磁化固着層２８_３と、反強磁性層２９とを備えている。磁化固着層２８_３は、ハーフメタル強磁性層２８_３１と、強磁性層２８_３２とを備えている（図５５）。なお、ハーフメタル強磁性層１６_１と、磁化固着層２８_３との磁化の向きは、図５６に示すように、平行（同じ向き）となっている。

本実施形態においては、第１磁性膜１６は、ハーフメタル強磁性層１６_１を備えているため、ハーフメタル強磁性層１６_１と、反強磁性層７との間に、合金からなる強磁性層１６_２が設けられている。また、第２磁性膜２８の磁化固着層２８_３は、ハーフメタル強磁性層２８_３１を備えているため、ハーフメタル強磁性層２８_３１と、反強磁性層２９との間に、合金からなる強磁性層２８_３２が設けられている。合金からなる強磁性層１６_２、２８_３２の材料としては、ＣｏＦｅか、またはＣｏ，Ｆｅ，Ｎｉのうちの少なくとも２つの元素を含む合金が用いられる。

本実施形態においては、第２磁性膜２８がハーフメタル強磁性層２８_１／トンネル絶縁膜２８_２／ハーフメタル強磁性層２８_３１の積層構造を有している。このため、磁化自由層２８_１のスピンがハーフメタル強磁性層１６_１のスピンに対して平行から反平行に変化する場合に、チャネル長間のスピン依存伝導に加え、上記積層構造のスピン依存伝導が作用するため、大きなドレイン電流の差が得られる。なお、ハーフメタル強磁性層２８_１は、ハーフメタル強磁性層／体心立方格子メタル／ハーフメタル強磁性層の積層構造であってもよい。なお、体心立方格子メタルの例としては、例えば、Ｃｒ、Ｆｅ、Ｖ、またはこれらの合金（例えばＣｒ−Ｆｅ合金、Ｆｅ−Ｖ合金、Ｃｒ−Ｖ合金）が用いられる。

また、ハーフメタル強磁性層は、フルホイスラー合金が好ましい。その中でも、最も大きなドレイン電流の差が得られた組成は、Ｃｏ_２ＦｅＳｉ_１−ｘＡｌ_ｘであった。組成比ｘは、０．１＜ｘ＜０．９の範囲が好ましかった。この範囲で、室温での磁気抵抗は最大値を持つとともにＭＲ変化率の電圧依存性が小さく好ましかった。なお、フルホイスラー合金とは、構成元素をＡ、Ｂ、Ｃとすると、組成がＡ_２ＢＣで表される合金であって、ＤＯ３構造をとる合金である。例えば、ＡはＣｏ（コバルト）を、ＢはＦｅ（鉄）を、ＣはＳｉおよびＡｌの少なくとも１つとすると、フルホイスラー合金はＣｏ_２ＦｅＳｉ_１−ｘＡｌ_ｘと表される。なお、ハーフホイスラー合金とは、構成元素をＡ、Ｂ、Ｃとすると、組成がＡＢＣで表される合金であって、ＤＯ３構造をとる合金である。

また、トンネル絶縁膜４としては、上記各実施形態と同様に、Ａｌ_２Ｏ_３（酸化アルミニウム）、ＭｇＯ（酸化マグネシウム）などの酸化物を用いることができる。特に、トンネル絶縁膜４にＭｇＯを用いた場合は、このトンネル絶縁膜４上に形成されるフルホイスラー合金からなる磁性層１６_１、２８_１をエピタキシャル成長で形成することが可能となり、磁気特性が良好となる。

また、半導体基板としては、Ｓｉ、Ｇｅなどの半導体、ＧａＡｓ、ＺｎＳｅなどの化合物半導体からなる基板を用いても良いし、表面がＳｉ、ＧｅなどのＩＶ族の半導体、ＧａＡｓ、ＺｎＳｅなどのＩＩＩ−Ｖ族、ＩＩ−ＶＩ族の化合物半導体からなる基板を用いても良い。

本実施形態も、第１実施形態と同様に、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを得ることができる。

なお、本実施形態の変形例として、第１および第２磁性膜１６、２８と半導体基板２との間に設けられたトンネル絶縁膜４を削除することにより、図５７に示すショットキー型スピンＭＯＳＦＥＴを得ることができる。この変形例も、本実施形態と同様の効果を得ることができる。

（第２０実施形態）
次に、本発明の第２０実施形態によるスピンＭＯＳＦＥＴを図５８乃至図６０を参照して説明する。本実施形態のスピンＭＯＳＦＥＴは、図５４に示す第１９実施形態において、第１磁性膜１６の強磁性層１６_２を強磁性層１６_２１、非磁性層１６_２２、強磁性層１６_２３の積層構造に置き換えるとともに、第２磁性膜２８の磁化固着層２８_３を磁化固着層２８ａ_３に置き換えた構成となっている（図５８、５９）。磁化固着層２８ａ_３は、磁化が固着されたハーフメタル強磁性層２８ａ_３１と、強磁性層２８ａ_３２１、非磁性層２８ａ_３２２、および強磁性層２８ａ_３２３の積層構造からなる磁性膜２８ａ_３２とを備えている。なお、ハーフメタル強磁性層１６_１と、ハーフメタル強磁性層２８ａ_３１との磁化の向きは、図６０に示すように、反平行（逆の向き）となっている。

強磁性層１６_２１、強磁性層１６_２３、強磁性層２８ａ_３２１、および強磁性層２８ａ_３２３の材料としては、第１９実施形態と同様に、ＣｏＦｅか、またはＣｏ，Ｆｅ，Ｎｉのうちの少なくとも２つの元素を含む合金が用いられる。非磁性層１６_２２、２８ａ_３２２の材料としては、例えばＲｕが用いられる。

本実施形態も、第２磁性膜２８がハーフメタル強磁性層２８_１／トンネル絶縁膜２８_２／ハーフメタル強磁性層２８ａ_３１の積層構造を有している。このため、磁化自由層となるハーフメタル強磁性層２８_１のスピンがハーフメタル強磁性層１６_１のスピンに対して平行から反平行に変化する場合に、チャネル長間のスピン依存伝導に加え、上記積層構造のスピン依存伝導が作用するため、大きなドレイン電流の差が得られる。なお、ハーフメタル強磁性層２８_１は、ハーフメタル強磁性層／体心立方格子メタル／ハーフメタル強磁性層の積層構造であってもよい。

また、ハーフメタル強磁性層は、第１９実施形態と同様に、フルホイスラー合金が好ましい。その中でも、最も大きなドレイン電流の差が得られた組成は、Ｃｏ_２ＦｅＳｉ_１−ｘＡｌ_ｘであった。組成比ｘは、０．１＜ｘ＜０．９の範囲が好ましかった。この範囲で、室温での磁気抵抗は最大値を持つとともにＭＲ変化率の電圧依存性が小さく好ましかった。

本実施形態も、第１９実施形態と同様に、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを得ることができる。

なお、本実施形態の変形例として、第１および第２磁性膜１６、２８と半導体基板２との間に設けられたトンネル絶縁膜４を削除することにより、図６１に示すショットキー型スピンＭＯＳＦＥＴを得ることができる。この変形例も、本実施形態と同様の効果を得ることができる。

以下、実施例を参照しつつ本発明の実施形態についてさらに詳細に説明する。

（第１実施例）
まず、本発明の第１実施例によるスピンＭＯＳＦＥＴとして、第２実施形態または第４実施形態のスピンＭＯＳＦＥＴを作製した。

このスピンＭＯＳＦＥＴの構造について、その製造手順はソース，ドレイン形成部分を除き通常のＭＯＳＦＥＴのプロセスとほぼ同様であるが、製造プロセスに沿って説明すれば、以下の如くである。

Ｓｉ基板２またはＳＩＯ基板２上に、まず、シランとアンモニアを気相成長しＳｉ_３Ｎ_４膜（図示せず）を形成する。その後、ソース−ゲート酸化膜−ドレイン形成領域にＰＥＰ(Photo-Engraving Process) を行う。すなわち、フォトレジスト（図示せず）をマスクとしＳｉ_３Ｎ_４膜をエッチングし、このエッチングされたＳｉ_３Ｎ_４膜をマスクとしソース−ゲート酸化膜−ドレイン形成領域以外の領域の自然酸化膜（ＳｉＯｘ）をエッチングする。その後、ソース−ゲート酸化膜−ドレイン形成領域以外の領域の自然酸化膜（ＳｉＯｘ）をエッチングによって除去した後、露出したＳｉ上に分厚い素子分離用のフィールド酸化膜４０を形成する。その後、ソース−ゲート酸化膜−ドレイン形成領域に残っているＳｉ_３Ｎ_４膜をリン酸で除去し、自然酸化膜（ＳｉＯｘ）もフッ酸で除去する。続いて、熱酸化法により例えばＳｉＯｘからなるゲート絶縁膜１０を成長させ、続いてゲート絶縁膜１０上に気相成長法により導電型不純物を含んだポリシリコン膜を堆積させた。その後、ポリシリコン膜にフォトリソグラフィーを施し、ゲート電極１２を形成した後、ゲート電極１２をマスクにしソース，ドレイン部分のゲート絶縁膜１０もフッ素系ＲＩＥによって除去し、図４９（ａ）に示す構造を作製した。

その後、ソースおよびドレインとなる第１および第２磁性膜６Ａ、８を別々に形成する。例えば、第２実施形態のスピンＭＯＳＦＥＴを作成する一例としては、第１磁性膜６Ａとして、ＭｇＯからなるトンネル絶縁膜を形成した後、ＣｏＦｅＢからなる強磁性層６_１、Ｒｕからなる非磁性層６_２、ＣｏＦｅからなる強磁性層６_３、ＩｒＭｎからなる反強磁性層６ａを指向性が強いスパッタ法により積層する。第２磁性膜８としてＭｇＯからなるトンネル絶縁膜４を形成した後、ＣｏＦｅＢからなる強磁性層８_１、ＭｇＯからなる非磁性層８_２、ＣｏＦｅＢからなる強磁性層８_３、Ｒｕからなる非磁性層８_４、ＣｏＦｅからなる強磁性層８_５、Ｒｕからなる非磁性層８_６、ＣｏＦｅからなる強磁性層８_７、およびＩｒＭｎからなる反強磁性層９を指向性が強いスパッタ法により成膜する。

また、第４実施形態のスピンＭＯＳＦＥＴを作成する場合の一例としては、まず、ソース／ドレインとなる領域にＦｅを成膜後アニールによる固層拡散でＦｅ_３Ｓｉを作製する。このＦｅ_３Ｓｉが第１磁性膜６Ａの強磁性層６_１、第２磁性膜８の強磁性層８_１となる。その後、第１磁性膜６ＡとしてＦｅ_３Ｓｉからなる強磁性層６_１上にＲｕからなる非磁性層６_２、ＣｏＦｅからなる強磁性層６_３、およびＩｒＭｎからなる反強磁性層６ａを指向性が強いスパッタ法により積層する。第２磁性膜８としてＦｅ_３Ｓｉからなる強磁性層８_１上にＭｇＯからなる非磁性層８_２、ＣｏＦｅＢからなる強磁性層８_３、Ｒｕからなる非磁性層８_４、ＣｏＦｅからなる強磁性層８_５、Ｒｕからなる非磁性層８_６、ＣｏＦｅからなる強磁性層８_７、およびＩｒＭｎからなる反強磁性層９を指向性が強いスパッタ法により成膜する。

このように第１磁性膜６Ａ、第２磁性膜８を形成した後、ポリシリコン電極５２を指向性が強いスパッタ装置でスパッタし、図４９（ｂ）に示す構造を得た。その後、層間絶縁膜、コンタクトホールを形成し、測定電極であるアルミ配線を形成した。その後、磁場中アニールを強磁性層の長軸方向（磁化容易軸方向）に磁場を印加した。

図５０に、読み出し時のゲート電圧Ｖ_Gateが０．４Ｖとした場合の第２実施形態と第４実施形態のスピンＭＯＳＦＥＴのドレイン電流のソース・ドレイン間電圧依存性を示す。図５０において、Ｉ_Drain ^APは、第１磁性膜６Ａの強磁性層６_１と、第２磁性膜８の強磁性層８_１とのスピンの向きが反平行な場合のドレイン電流を示し、Ｉ_Drain ^Pは、第１磁性膜６Ａの強磁性層６_１と、第２磁性膜８の強磁性層８_１とのスピンの向きが平行な場合のドレイン電流を示す。

また、図示しないが、ゲート電圧Ｖ_Gateが０．８Ｖの条件でソース・ドレイン間電圧を第２実施形態の構造では１Ｖ以上、第４実施形態の構造では１．１Ｖ以上にするとスピン注入書き込みが安定して繰り返し観測できることが明らかになった。その電流密度は、２．１×１０^６Ａ／ｃｍ^２、２．３×１０^６Ａ／ｃｍ^２で小さいことが明らかになった。

また、読み出し特性も、図５０から明らかなように、第１磁性膜６Ａの強磁性層６_１と、第２磁性膜８の強磁性層８_１とのスピンの向きが平行な場合と、反平行な場合とで明らかにドレイン電流が異なること、ゲート電圧を印加することにより増幅作用があることが分かり、リコンフィギャブル論理回路用のスピンＭＯＳＦＥＴの動作が確認できた。

（第２実施例）
本発明の第２実施例によるスピンＭＯＳＦＥＴとして、第６実施形態および第８実施形態のスピンＭＯＳＦＥＴを作製した。

ソースおよびドレインを形成する前までは、第１実施例と同様に形成する。その後、第６実施形態のスピンＭＯＳＦＥＴとして、ソースおよびドレインとなる第１および第２磁性膜６Ａ、１８を別々に形成する。例えば、第６実施形態のスピンＭＯＳＦＥＴを作製する一例としては、第１磁性膜６Ａとして、ＭｇＯからなるトンネル絶縁膜４を形成した後、ＣｏＦｅＢからなる強磁性層６_１、Ｒｕからなる非磁性層６_２、ＣｏＦｅからなる強磁性層６_３、およびＩｒＭｎからなる反強磁性層６ａを指向性が強いスパッタ法により積層する。また第２磁性膜１８として、ＭｇＯからなるトンネル絶縁膜４を形成した後、ＣｏＦｅＢからなる強磁性層１８_１、ＭｇＯからなる非磁性層１８_２、ＣｏＦｅＢからなる強磁性層１８_３、Ｒｕからなる非磁性層１８_４、ＣｏＦｅからなる強磁性層１８_５、Ｒｕからなる非磁性層１８_６、ＣｏＦｅからなる強磁性層１８_７、およびＩｒＭｎからなる反強磁性層１９を指向性が強いスパッタ法により積層する。

また、第８実施形態のスピンＭＯＳＦＥＴを作製する一例としては、第１磁性膜６Ａおよび第２磁性膜１８の強磁性層６_１、１８_１として、Ｆｅを成膜後アニールによる固層拡散でＦｅ_３Ｓｉをソース・ドレイン形成領域に作製する。その後、第１磁性膜６Ａとして、膜Ｆｅ_３Ｓｉからなる強磁性層６_１上にＲｕからなる非磁性層６_２、ＣｏＦｅからなる強磁性層６_３、およびＩｒＭｎからなる反強磁性層６ａを指向性が強いスパッタ法により積層する。第２磁性膜１８として、Ｆｅ_３Ｓｉからなる強磁性層１８_１上に、ＭｇＯからなる非磁性層１８_２、ＣｏＦｅＢからなる強磁性層１８_３、Ｒｕからなる非磁性層１８_４、ＣｏＦｅからなる強磁性層１８_５、Ｒｕからなる非磁性層１８_６、ＣｏＦｅからなる強磁性層１８_７、およびＩｒＭｎからなる反強磁性層１９を指向性が強いスパッタ法により形成する。

このように第１磁性膜６Ａ、第２磁性膜１８を形成した後、ポリシリコンからなる電極膜５２を指向性が強いスパッタ装置でスパッタし、図４９（ｂ）に示す構造を得た。続いて、層間絶縁膜、コンタクトホールを形成し、測定電極であるアルミ配線を形成した。その後、磁場中でのアニールを磁性層の長軸方向に磁場を印加した。

図５１に、読み出し時のゲート電圧Ｖ_Gateが０．８Ｖとした場合の第６実施形態と第８実施形態のスピンＭＯＳＦＥＴのドレイン電流のソース・ドレイン間電圧依存性を示す。図５１において、Ｉ_Drain ^APは、第１磁性膜６Ａの強磁性層６_１と、第２磁性膜１８の強磁性層１８_１とのスピンの向きが反平行な場合のドレイン電流を示し、Ｉ_Drain ^Pは、第１磁性膜６Ａの強磁性層６_１と、第２磁性膜８の強磁性層１８_１とのスピンの向きが平行な場合のドレイン電流を示す。

また、図示しないが、ゲート電圧Ｖ_Gateが１．２Ｖの条件でソース・ドレイン間電圧を第６実施形態の構造では１．２Ｖ以上とし、第８実施形態の構造では１．３Ｖ以上にするとスピン注入書き込みが安定して繰り返し観測できることが明らかになった。その電流密度は、２．５×１０^６Ａ／ｃｍ^２、２．６×１０^６Ａ／ｃｍ^２で小さいことが明らかになった。

また、読み出し特性も、図５１から明らかなように、第１磁性膜６Ａの強磁性層６１と、第２磁性膜１８の強磁性層１８_１とのスピンの向きが平行な場合と、反平行な場合とで明らかにドレイン電流が異なること、ゲート電圧を印加することにより増幅作用があることが分かり、リコンフィギャブル論理回路用スピンＭＯＳＦＥＴの動作が確認できた。

（第３実施例）
本発明の第３実によるスピンＭＯＳＦＥＴとして、第１０実施形態および第１２実施形態のスピンＭＯＳＦＥＴを作製した。

このスピンＭＯＳＦＥＴの製造手順は、第１または第２実施例同様である。第１０実施形態の第１磁性膜６Ａとしては、ＭｇＯからなるトンネル絶縁膜４上に、ＣｏＦｅＢからなる強磁性層６_１、Ｒｕからなる非磁性層６_２、ＣｏＦｅからなる強磁性層６_３、およびＩｒＭｎからなる反強磁性層６ａを順次積層する。また、第２磁性膜８Ａとして、ＭｇＯからなるトンネル絶縁膜４上にＣｏＦｅＢからなる強磁性層８_１１、Ｒｕからなる非磁性層８_１２、ＣｏＦｅＢからなる強磁性層８_１３、ＭｇＯからなる非磁性層８_２、ＣｏＦｅＢからなる強磁性層８_３、Ｒｕからなる非磁性層８_４、ＣｏＦｅからなる強磁性層８_５、Ｒｕからなる非磁性層８_６、ＣｏＦｅからなる強磁性層８_７、およびＩｒＭｎからなる反強磁性層９を順次成膜する。

また、第１２実施形態のスピンＭＯＳＦＥＴを作製する一例としては、第１磁性膜６Ａの強磁性層６_１および第２磁性膜８Ａの強磁性層８_１１として、Ｆｅを成膜後アニールによる固層拡散でＦｅ_３Ｓｉを作製する。その後、第１磁性膜６Ａとして、Ｆｅ_３Ｓｉからなる強磁性層６_１上にＲｕからなる非磁性層６_２、ＣｏＦｅからなる強磁性層６_３、およびＩｒＭｎからなる反強磁性層６ａを順次成膜する。また、第２磁性膜８Ａとして、Ｆｅ_３Ｓｉからなる強磁性層８_１１上にＲｕからなる非磁性層８_１２、ＣｏＦｅＢからなる強磁性層８_１３、ＭｇＯからなる非磁性層８_２、ＣｏＦｅＢからなる強磁性層８_３、Ｒｕからなる非磁性層８_４、ＣｏＦｅからなる強磁性層８_５、Ｒｕからなる非磁性層８_６、ＣｏＦｅからなる強磁性層８_７、およびＩｒＭｎからなる反強磁性層９を順次成膜する。

このように第１磁性膜６Ａ、第２磁性膜８Ａを形成した後、ポリシリコン電極５２を指向性が強いスパッタ装置でスパッタし、図４９（ｂ）に示す構造を得た。その後、層間絶縁膜、コンタクトホールを形成し、測定電極であるアルミ配線を形成した。その後、磁場中アニールを強磁性層の長軸方向（磁化容易軸方向）に磁場を印加した。

図５２に、読み出し時のゲート電圧Ｖ_Gateが０．６Ｖとした場合の第１０実施形態と第１２実施形態のスピンＭＯＳＦＥＴのドレイン電流のソース・ドレイン間電圧依存性を示す。図５２において、Ｉ_Drain ^APは、第１磁性膜６Ａの強磁性層６_１と、第２磁性膜８Ａの強磁性層８_１１とのスピンの向きが反平行な場合のドレイン電流を示し、Ｉ_Drain ^Pは、第１磁性膜６Ａの強磁性層６_１と、第２磁性膜８Ａの強磁性層８_１１とのスピンの向きが平行な場合のドレイン電流を示す。

また、図示しないが、ゲート電圧Ｖ_Gateが１．４Ｖの条件でソース・ドレイン間電圧を第１０実施形態の構造では１．３Ｖ以上、第１２実施形態の構造では１．５Ｖ以上にするとスピン注入書き込みが安定して繰り返し観測できることが明らかになった。その電流密度は、２．９×１０^６Ａ／ｃｍ^２、２．８×１０^６Ａ／ｃｍ^２で小さいことが明らかになった。

また、読み出し特性も、図５２から明らかなように、第１磁性膜６Ａの強磁性層６_１と、第２磁性膜８Ａの強磁性層８_１１とのスピンの向きが平行な場合と、反平行な場合とで明らかにドレイン電流が異なること、ゲート電圧を印加することにより増幅作用があることが分かり、リコンフィギャブル論理回路用のスピンＭＯＳＦＥＴの動作が確認できた。

（第４実施例）
本発明の第４実施例によるスピンＭＯＳＦＥＴとして、第１および第２磁性膜が第２実施形態および第１０実施形態の多層膜積層構造を有し、第２磁性膜８、８Ａの磁化自由層の膜面形状が図３７に示す第１７実施形態第２変形例のように、略平行四辺形であってかつ磁化自由層のスピンモーメントの向きが磁化固着層となる第１磁性膜６Ａの強磁性層６１のスピンの向きに対して角度θ傾いた構造のスピンＭＯＳＦＥＴを作製した。

このスピンＭＯＳＦＥＴの製造手順および多層膜構造は、第１または第３実施例と同様である。

本実施例において、多層膜積層構造が第２実施形態の構造を有するスピンＭＯＳＦＥＴに、ゲート電圧Ｖ_Gateが０．８Ｖの条件でソース・ドレイン間電圧を０．８Ｖ以上にすると、スピン注入書き込みが安定して繰り返し観測できることが明らかになった。その電流密度は、１．６×１０^６Ａ／ｃｍ^２であった。また、多層膜積層構造が第１０実施形態の構造を有するスピンＭＯＳＦＥＴに、ゲート電圧Ｖ_Gateが１．４Ｖの条件でソース・ドレイン間電圧を０．９Ｖ以上にすると、スピン注入書き込みが安定して繰り返し観測できることが明らかになった。その電流密度は、２．２×１０^６Ａ／ｃｍ^２であって、第１および第３実施形態に比べて比べ反転電流密度が小さいことが明らかになった。

図５３に、読み出し時のゲート電圧Ｖ_Gateが０．６Ｖとした場合の第２実施形態と第１０実施形態のスピンＭＯＳＦＥＴのドレイン電流のソース・ドレイン間電圧依存性を示す。図５３に示すドレイン電流Ｉ_Drain ^１は、多層膜積層構造が第２実施形態の構造を有するスピンＭＯＳＦＥＴでは、第１磁性膜６Ａの強磁性層６_１と、第２磁性膜８の強磁性層８_１とのスピンの向きが反平行な場合のドレイン電流を示し、Ｉ_Drain ^２は、第１磁性膜６Ａの強磁性層６_１と、第２磁性膜８の強磁性層８_１とのスピンの向きが平行な場合のドレイン電流を示す。また、多層膜積層構造が第１０実施形態の構造を有するスピンＭＯＳＦＥＴでは、ドレイン電流Ｉ_Drain ^１は、第１磁性膜６Ａの強磁性層６_１と、第２磁性膜８Ａの強磁性層８_１１とのスピンの向きが平行な場合のドレイン電流を示し、Ｉ_Drain ^２は、第１磁性膜６Ａの強磁性層６_１と、第２磁性膜８Ａの強磁性層８_１１とのスピンの向きが反平行な場合のドレイン電流を示す。

また、読み出し特性も、図５３から明らかなように、第１磁性膜６Ａの強磁性層６_１と、第２磁性膜８、８Ａの強磁性層８_１、８_１１とのスピンの向きが平行な場合と、反平行な場合とで明らかにドレイン電流が異なること、ゲート電圧を印加することにより増幅作用があることが分かり、リコンフィギャブル論理回路用のスピンＭＯＳＦＥＴの動作が確認できた。

また、本実施例において、磁化自由層の膜面形状が図３９に示すように六角形形状のスピンＭＯＳＦＥＴを作製し、試験を行った結果、本実施例と同様に、スピン注入反転電流密度が低減できることが明らかになっている。

（第５、６、７実施例）
次に、本発明による第５実施例として図５４に示す第１９実施形態のスピンＭＯＳＦＥＴを作製するとともに、第６，７実施例として図５８に示す第２０実施形態のスピンＭＯＳＦＥＴを作製した。

第５実施例においては、第１磁性膜１６として、ＭｇＯからなるトンネル絶縁膜４上に、Ｃｏ_２ＦｅＳｉ_０．５Ａｌ_０．５からなる強磁性層１６_１、ＣｏＦｅからなる強磁性層１６_２を指向性が強いスパッタ法を用いて順次成膜し、その上にＩｒＭｎからなる反強磁性層７を指向性が強いスパッタ法を用いて成膜した。また、第２磁性膜２８として、ＭｇＯからなるトンネル絶縁膜４上にＣｏ_２ＦｅＳｉ_０．５Ａｌ_０．５からなる磁化自由層２８_１、ＭｇＯからなるトンネル絶縁膜２８_２、Ｃｏ_２ＦｅＳｉ_０．５Ａｌ_０．５からなる強磁性層２８_３１、ＣｏＦｅからなる強磁性層２８_３２、ＩｒＭｎからなる反強磁性層２９を指向性が強いスパッタ法を用いて順次成膜した。その後、ポリシリコン電極を指向性が強いスパッタ装置でスパッタした。続いて、層間絶縁膜、コンタクトホールを形成し、測定電極であるアルミ配線を形成した。その後、磁場中アニールを磁性層の長軸方向（磁化容易軸方向）に磁場を印加しながら行い、第５実施形態のスピンＭＯＳＦＥＴを形成した。

また、第６実施例においては、第１磁性膜１６として、ＭｇＯからなるトンネル絶縁膜４上にＣｏ_２ＦｅＳｉ_０．４Ａｌ_０．６からなる強磁性層１６_１、ＣｏＦｅからなる強磁性層１６_２１、Ｒｕからなる非磁性層１６_２２、ＣｏＦｅからなる強磁性層１６_２３を指向性が強いスパッタ法を用いて順次成膜し、その上にＩｒＭｎからなる反強磁性層７を指向性が強いスパッタ法を用いて成膜した。また、第２磁性膜２８として、ＭｇＯからなるトンネル絶縁膜４上にＣｏ_２ＦｅＳｉ_０．４Ａｌ_０．６からなる磁化自由層２８_１、ＭｇＯからなるトンネル絶縁膜２８_２、Ｃｏ_２ＦｅＳｉ_０．４Ａｌ_０．６からなる強磁性層２８ａ_３１、ＣｏＦｅからなる強磁性層２８ａ_３２１、Ｒｕからなる非磁性層２８ａ_３２２、ＣｏＦｅからなる強磁性層２８ａ_３２３、ＩｒＭｎからなる反強磁性層２９を指向性が強いスパッタ法を用いて順次成膜した。その後、ポリシリコン電極を指向性が強いスパッタ装置でスパッタした。続いて、層間絶縁膜、コンタクトホールを形成し、測定電極であるアルミ配線を形成した。その後、磁場中アニールを磁性層の長軸方向（磁化容易軸方向）に磁場を印加しながら行い、第６実施形態のスピンＭＯＳＦＥＴを形成した。

また、第７実施例においては、第１磁性膜１６として、ＭｇＯからなるトンネル絶縁膜４上にＣｏ_２ＦｅＳｉ_０．６Ａｌ_０．４からなる強磁性層１６_１、ＣｏＦｅからなる強磁性層１６_２１、Ｒｕからなる非磁性層１６_２２、ＣｏＦｅからなる強磁性層１６_２３を指向性が強いスパッタ法を用いて順次成膜し、その上にＩｒＭｎからなる反強磁性層７を指向性が強いスパッタ法を用いて成膜した。また、第２磁性膜２８として、ＭｇＯからなるトンネル絶縁膜４上にＣｏ_２ＦｅＳｉ_０．６Ａｌ_０．４からなる磁化自由層２８_１、ＭｇＯからなるトンネル絶縁膜２８_２、Ｃｏ_２ＦｅＳｉ_０．６Ａｌ_０．４からなる強磁性層２８ａ_３１、ＣｏＦｅからなる強磁性層２８ａ_３２１、Ｒｕからなる非磁性層２８ａ_３２２、ＣｏＦｅからなる強磁性層２８ａ_３２３、ＩｒＭｎからなる反強磁性層２９を指向性が強いスパッタ法を用いて順次成膜した。その後、ポリシリコン電極を指向性が強いスパッタ装置でスパッタした。続いて、層間絶縁膜、コンタクトホールを形成し、測定電極であるアルミ配線を形成した。その後、磁場中アニールを磁性層の長軸方向（磁化容易軸方向）に磁場を印加しながら行い、第７実施形態のスピンＭＯＳＦＥＴを形成した。すなわち、第６実施例と、第７実施例とは、ハーフメタル強磁性層１６_１、２８_１、２８ａ_３１における、シリコンとアルミニウムとの組成が逆となっている以外は同一の構成となっている。

上記構成の第５乃至第７実施例のスピンＭＯＳＦＥＴに、ゲート電圧１．２Ｖの条件でソース・ドレイン間電圧を１．１Ｖ以上にするとスピン注入書き込みが安定して繰り返し観測できることが明らかになった。第５乃至第７実施例のスピンＭＯＳＦＥＴの電流密度は、１．２３×１０^６Ａ／ｃｍ^２、１．２５×１０^６Ａ／ｃｍ^２、１．２５×１０^６Ａ／ｃｍ^２で小さいことが明らかになった。また、読み出し特性も、図６２から明らかなように、ドレインおよびソースのスピンが反平行配列の時と平行配列の時で明らかにドレイイン電流が異なること、ゲート電圧を印加することにより増幅作用があることが分かり、リコンフィギャブル論理回路用スピンＭＯＳＦＥＴの動作が確認できた。

以上詳述したように、本発明の各実施形態によれば、低電流密度でスピン反転し、かつスピン反転による出力特性が大きなスピンＭＯＳＦＥＴを提供することができ、産業上のメリットは多大である。

以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気抵抗効果素子を構成する半導体、ドレイン，ソース部の強磁性体層、絶縁膜、反強磁性体層、非磁性金属層、電極などの具体的な材料や、膜厚、形状、寸法などに関しては、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。

同様に、本発明の一実施形態によるスピンＭＯＳＦＥＴを構成する各要素の構造、材質、形状、寸法についても、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。

その他、本発明の実施形態として上述したスピンＭＯＳＦＥＴを基にして、当業者が適宜設計変更して実施しうるすべてのリコンフィギャブル論理回路も同様に本発明の範囲に属する。

本発明の一実施形態によるスピンＭＯＳＦＥＴを示す斜視図。 図１に示すスピンＭＯＳＦＥＴのゲート電圧を変えたときの、チャネル領域を介したスピン依存伝導特性を示す図。 第１実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第１実施形態のスピンＭＯＳＦＥＴに係る第２磁性膜の構成を示す断面図。 第１実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の強磁性層の磁化の向きを示す図。 第２実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第２実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の構成を示す断面図。 第２実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の強磁性層の磁化の向きを示す図。 第３実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第４実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第５実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第５実施形態のスピンＭＯＳＦＥＴに係る第２磁性膜の構成を示す断面図。 第５実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の強磁性層の磁化の向きを示す図。 第６実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第６実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の構成を示す断面図。 第６実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の強磁性層の磁化の向きを示す図。 第７実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第８実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第９実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第９実施形態のスピンＭＯＳＦＥＴに係る第２磁性膜の構成を示す断面図。 第９実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の強磁性層の磁化の向きを示す図。 第１０実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第１０実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の構成を示す断面図。 第１０実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の強磁性層の磁化の向きを示す図。 第１１実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第１２実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第１３実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第１３実施形態のスピンＭＯＳＦＥＴに係る第２磁性膜の構成を示す断面図。 第１３実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の強磁性層の磁化の向きを示す図。 第１４実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第１４実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の構成を示す断面図。 第１４実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の強磁性層の磁化の向きを示す図。 第１５実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第１６実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第１７実施形態によるスピンＭＯＳＦＥＴを示す図。 第１７実施形態の第１変形例によるスピンＭＯＳＦＥＴを示す図。 第１７実施形態の第２変形例によるスピンＭＯＳＦＥＴを示す図。 第１７実施形態の第３変形例によるスピンＭＯＳＦＥＴを示す図。 第１７実施形態の第４変形例によるスピンＭＯＳＦＥＴを示す図。 第１７実施形態の第５変形例によるスピンＭＯＳＦＥＴを示す図。 磁化自由層のスピン反転エネルギーバリアの傾き角依存性を示す図。 スピントルクの傾き角依存性を示す図。 第１８実施形態による論理回路を示す回路図。 第１８実施形態の論理回路の出力のフローティングゲート電圧依存性を示す図。 第１８実施形態の論理回路がＡＮＤ回路して機能する場合の論理表を示す図。 第１８実施形態の論理回路がＯＲ回路して機能する場合の論理表を示す図。 第１８実施形態の第１変形例による論理回路を示す図。 第１８実施形態の第２変形例による論理回路を示す図。 各実施形態のスピンＭＯＳＦＥＴの製造工程を示す断面図。 第１実施例によるスピンＭＯＳＦＥＴの読み出し時のドレイン電流のソース・ドレイン間電圧依存性を示す図。 第２実施例によるスピンＭＯＳＦＥＴの読み出し時のドレイン電流のソース・ドレイン間電圧依存性を示す図。 第３実施例によるスピンＭＯＳＦＥＴの読み出し時のドレイン電流のソース・ドレイン間電圧依存性を示す図。 第４実施例によるスピンＭＯＳＦＥＴの読み出し時のドレイン電流のソース・ドレイン間電圧依存性を示す図。 第１９実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第１９実施形態のスピンＭＯＳＦＥＴに係る第２磁性膜の構成を示す断面図。 第１９実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の強磁性層の磁化の向きを示す図。 第１９実施形態の変形例によるスピンＭＯＳＦＥＴを示す断面図。 第２０実施形態によるスピンＭＯＳＦＥＴを示す断面図。 第２０実施形態のスピンＭＯＳＦＥＴに係る第２磁性膜の構成を示す断面図。 第２０実施形態のスピンＭＯＳＦＥＴに係る第１および第２磁性膜の強磁性層の磁化の向きを示す図。 第２０実施形態の変形例によるスピンＭＯＳＦＥＴを示す断面図。 第５乃至第７実施例によるスピンＭＯＳＦＥＴの読み出し時のドレイン電流のソース・ドレイン間電圧依存性を示す図。

符号の説明

２ 半導体基板
４ トンネル絶縁膜
６ 第１磁性膜
６Ａ 第１磁性層
６_１ 強磁性層
６_２ 非磁性層
６_３ 強磁性層
６ａ 反強磁性層
８ 第２磁性膜
８Ａ 第２磁性膜
８_１ 強磁性層（磁化自由層）
８_１１ 強磁性層
８_１２ 非磁性層
８_１３ 強磁性層
８_２ 非磁性層
８_３ 強磁性層
８_４ 非磁性層
８_５ 強磁性層
８_６ 非磁性層
８_７ 強磁性層
１０ ゲート絶縁膜
１２ ゲート電極
１８ 第２磁性膜
１８Ａ 第２磁性膜
１８_１ 強磁性層（磁化自由層）
１８_１１ 強磁性層
１８_１２ 非磁性層
１８_１３ 強磁性層
１８_２ 非磁性層
１８_３ 強磁性層
１８_４ 非磁性層
１８_５ 強磁性層
１８_６ 非磁性層
１８_７ 強磁性層

Claims (20)

1. 半導体基板と、
   前記半導体基板上に離間して設けられるソース・ドレインの一方となる、磁化の向きが固着された第１強磁性層を含む第１磁性膜と、
   前記ソース・ドレインの他方となる、磁化の向きが可変の磁化自由層およびこの磁化自由層上に設けられたトンネル絶縁体からなる第１非磁性層ならびにこの第１非磁性層上に設けられ磁化の向きが固着された磁化固着層を有する第２磁性膜と、
   前記第１および第２磁性膜の間のチャネル領域となる前記半導体基板上に少なくとも設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   備え、前記チャネル領域が書き込み電流および読み出し電流のそれぞれの電流経路となることを特徴とするスピンＭＯＳＦＥＴ。
2. 前記磁化自由層は、強磁性層／非磁性層／強磁性層の積層構造を含み、前記強磁性層間に反強磁性結合を有することを特徴とする請求項１記載のスピンＭＯＳＦＥＴ。
3. 半導体基板と、
   前記半導体基板上に離間して設けられるソース・ドレインの一方となる、磁化の向きが固着された第１強磁性層を含む第１磁性膜と、
   前記ソース・ドレインの他方となる、磁化の向きが可変の磁化自由層およびこの磁化自由層上に設けられた第１非磁性層ならびにこの第１非磁性層上に設けられ磁化の向きが固着された磁化固着層を有する第２磁性膜と、
   前記第１および第２磁性膜の間のチャネル領域となる前記半導体基板上に少なくとも設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   備え、
   前記第１強磁性層と前記磁化固着層の磁化の向きが反平行で、かつ書き込み時に負の磁気抵抗効果となるゲート電圧が印加され、読み出し時に正の磁気抵抗効果となるゲート電圧が印加されることを特徴とするスピンＭＯＳＦＥＴ。
4. 半導体基板と、
   前記半導体基板上に離間して設けられるソース・ドレインの一方となる、磁化の向きが固着された第１強磁性層を含む第１磁性膜と、
   前記ソース・ドレインの他方となる、磁化の向きが可変の磁化自由層およびこの磁化自由層上に設けられた第１非磁性層ならびにこの第１非磁性層上に設けられ磁化の向きが固着された磁化固着層を有する第２磁性膜と、
   前記第１および第２磁性膜の間のチャネル領域となる前記半導体基板上に少なくとも設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   備え、
   前記第１強磁性層と前記磁化固着層の磁化の向きが平行で、かつ書き込み時に正の磁気抵抗効果となるゲート電圧が印加され、読み出し時に負の磁気抵抗効果となるゲート電圧が印加されることを特徴とするスピンＭＯＳＦＥＴ。
5. 半導体基板と、
   前記半導体基板上に離間して設けられるソース・ドレインの一方となる、磁化の向きが固着された第１強磁性層を含む第１磁性膜と、
   前記ソース・ドレインの他方となる、磁化の向きが可変の磁化自由層およびこの磁化自由層上に設けられた第１非磁性層ならびにこの第１非磁性層上に設けられ磁化の向きが固着された磁化固着層を有する第２磁性膜と、
   前記第１および第２磁性膜の間のチャネル領域となる前記半導体基板上に少なくとも設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   備え、
   前記磁化自由層は、強磁性層／非磁性層／強磁性層の積層構造を含み前記強磁性層間に反強磁性結合を有し、前記第１強磁性層と前記磁化固着層の磁化の向きが反平行で、かつ書き込み時に負の磁気抵抗効果となるゲート電圧が印加され、読み出し時に負の磁気抵抗効果となるゲート電圧が印加されることを特徴とするスピンＭＯＳＦＥＴ。
6. 半導体基板と、
   前記半導体基板上に離間して設けられるソース・ドレインの一方となる、磁化の向きが固着された第１強磁性層を含む第１磁性膜と、
   前記ソース・ドレインの他方となる、磁化の向きが可変の磁化自由層およびこの磁化自由層上に設けられた第１非磁性層ならびにこの第１非磁性層上に設けられ磁化の向きが固着された磁化固着層を有する第２磁性膜と、
   前記第１および第２磁性膜の間のチャネル領域となる前記半導体基板上に少なくとも設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極と、
   備え、
   前記磁化自由層は、強磁性層／非磁性層／強磁性層の積層構造を含み前記強磁性層間に反強磁性結合を有し、前記第１強磁性層と前記磁化固着層の磁化の向きが平行で、かつ書き込み時に正の磁気抵抗効果となるゲート電圧が印加され、読み出し時に正の磁気抵抗効果となるゲート電圧が印加されることを特徴とするスピンＭＯＳＦＥＴ。
7. 前記第１磁性膜上に第１反強磁性層が設けられ、前記磁化固着層上に第２反強磁性層が設けられていることを特徴とする請求項１乃至６のいずれかに記載のスピンＭＯＳＦＥＴ。
8. 前記第１および第２反強磁性層の材料は異なることを特徴とする請求項７記載のスピンＭＯＳＦＥＴ。
9. 前記第１磁性膜は、前記第１強磁性層／第２非磁性層／第２強磁性層の積層構造を有し、前記第１および第２強磁性層間に反強磁性結合を有することを特徴とする請求項１乃至８のいずれかに記載のスピンＭＯＳＦＥＴ。
10. 前記磁化固着層は、第３強磁性層／第３非磁性層／第４強磁性層の積層構造を有し、前記第３および第４強磁性層間に反強磁性結合を有することを特徴とする請求項１乃至９のいずれかに記載のスピンＭＯＳＦＥＴ。
11. 前記半導体基板と、前記第１および第２磁性膜との間にトンネル絶縁膜が設けられていることを特徴とする請求項１乃至１０のいずれかに記載のスピンＭＯＳＦＥＴ。
12. 前記第１磁性膜の前記第１強磁性層の磁化の向きに対して前記磁化自由層の磁化の向きが０度より大きく４５度以下の角度で傾いていることを特徴とする請求項１乃至１１のいずれかに記載のスピンＭＯＳＦＥＴ。
13. 前記第２磁性膜の膜面形状が実質的に平行四辺形であることを特徴とする請求項１２記載のスピンＭＯＳＦＥＴ。
14. 前記第２磁性膜の膜面形状が実質的に六角形であることを特徴とする請求項１２記載のスピンＭＯＳＦＥＴ。
15. 半導体基板と、
    前記半導体基板上に離間して設けられるソース・ドレインの一方となる、磁化の向きが固着されたハーフメタル強磁性層を有する第１強磁性層、この第１強磁性層上に設けられＣｏＦｅ層を含む第２強磁性層を有する第１磁性膜と、
    前記第１磁性膜の第２強磁性層上に設けられた第１反強磁性層と、
    前記ソース・ドレインの他方となる、磁化の向きが可変のハーフメタル強磁性層を有する磁化自由層、この磁化自由層上に設けられたトンネル絶縁層、このトンネル絶縁層上に設けられ磁化の向きが固着されたハーフメタル強磁性層を有する磁化固着層、この磁化固着層上に設けられＣｏＦｅ層を含む第３強磁性層、および第３強磁性層上に設けられた第２反強磁性層を有する第２磁性膜と、
    前記第１および第２磁性膜の間のチャネル領域となる前記半導体基板上に少なくとも設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    備え、前記チャネル領域が書き込み電流および読み出し電流のそれぞれの電流経路となることを特徴とするスピンＭＯＳＦＥＴ。
16. 前記第２および第３強磁性層はそれぞれ、ＣｏＦｅ／Ｒｕ／ＣｏＦｅの三層構造を有していることを特徴とする請求項１５記載のスピンＭＯＳＦＥＴ。
17. 前記ハーフメタル強磁性層はフルホイスラー合金から形成されることを特徴とする請求項１５または１６に記載のスピンＭＯＳＦＥＴ。
18. 前記フルホイスラー合金は、Ｃｏ_２ＦｅＳｉ_１−ｘＡｌ_ｘ（０．１＜ｘ＜０．９）であることを特徴とする請求項１７記載のスピンＭＯＳＦＥＴ。
19. 前記半導体基板と、前記第１および第２磁性膜との間にトンネル絶縁膜が設けられていることを特徴とする請求項１５乃至１８のいずれかに記載のスピンＭＯＳＦＥＴ。
20. 前記半導体基板は、その表面がＩＶ族の半導体、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族の化合物半導体のいずれかからなることを特徴とする請求項１乃至１９のいずれかに記載のスピンＭＯＳＦＥＴ。

Images