CN101140952A - 自旋金属氧化物半导体场效应晶体管 - Google Patents

自旋金属氧化物半导体场效应晶体管 Download PDF

Info

Publication number
CN101140952A
CN101140952A CNA2007101497863A CN200710149786A CN101140952A CN 101140952 A CN101140952 A CN 101140952A CN A2007101497863 A CNA2007101497863 A CN A2007101497863A CN 200710149786 A CN200710149786 A CN 200710149786A CN 101140952 A CN101140952 A CN 101140952A
Authority
CN
China
Prior art keywords
layer
magnetization
ferromagnetic layer
magnetic film
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101497863A
Other languages
English (en)
Other versions
CN101140952B (zh
Inventor
齐藤好昭
杉山英行
井口智明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101140952A publication Critical patent/CN101140952A/zh
Application granted granted Critical
Publication of CN101140952B publication Critical patent/CN101140952B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984Devices using spin polarized carriers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/08Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193Magnetic semiconductor compounds
    • H01F10/1936Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种自旋MOSFET,包括:半导体衬底;第一磁性膜,该第一磁性膜形成在该半导体衬底上且包括第一铁磁层,该第一铁磁层的磁化方向固定;第二磁性膜,该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开,并且包括磁化自由层、第一非磁性层以及磁化固定层,其中该第一非磁性层是隧道绝缘体且设置在该磁化自由层上,该磁化固定层设置在该第一非磁性层上,该磁化自由层的磁化方向可变而该磁化固定层的磁化方向固定;栅极绝缘膜,该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上;以及形成在该栅极绝缘膜上的栅电极。

Description

自旋金属氧化物半导体场效应晶体管
相关申请的交叉引用
本申请基于并要求2006年9月8日于日本提交的在前日本专利申请No.2006-244656的优先权,该在前日本专利申请的整个内容在此被结合作为参考。
技术领域
本发明涉及自旋MOSFET。
背景技术
近年来,人们在不断深入研制开发具有新颖功能的自旋MOSFET之类的器件。其中一种器件是具有利用磁性材料形成的源漏极区的自旋MOSFET。这种自旋MOSFET的特征在于,仅可以简单地通过使源漏极区的磁性材料的自旋矩方向反向来控制输出特性。可以利用该特征来形成具有放大功能以及可重构功能的自旋MOSFET,以及利用这些自旋MOSFET形成可重构逻辑电路。
为了将具有放大功能以及可重构功能的自旋MOSFET和可重构逻辑电路付诸实践应用,需要克服以下两个问题。
其中一个问题可以通过减小在执行写入操作以及使源漏极区的磁性材料的自旋矩方向反向时的电流而消除,而另一个问题可以通过增大使自旋矩方向反向时观测到的输出特性的变化而消除。
为了解决第一个问题,提出一种利用自旋注入的写入方法(例如参见美国专利No.6,256,223的说明书)。通过自旋注入自旋极化电流可以执行自旋反向。然而,在将该自旋注入技术应用到自旋隧道器件时,例如因隧道绝缘膜破裂而引发器件故障的问题。这会降低器件的可靠性。而且,为了维持合理的可缩放性(scalablility)这一终极目标,在不会受到热波动影响的结构中,当该结构制得比较小时,应当在低电流密度下执行自旋注入反向操作。
因此,需要提供一种自旋存储器,其维持低电流密度以便在利用自旋注入技术进行写入操作时不导致器件断裂,呈现对热波动的高抵抗性,并且在低电流密度下执行自旋反向。
为了解决第二个问题,提出采用半金属材料作为该磁性材料(例如参见APL84(2004)2307)。当采用这种半金属材料时,达不到足够的输出差异,期望有输出差异的较大增加。
如上所述,至今仍未研制出以低电流密度执行自旋反向并通过自旋反向实现大输出特性的自旋MOSFET结构。
发明内容
本发明是考虑到上述情况而作出的,本发明的目的之一是,提供一种自旋MOSFET,其以低电流密度执行自旋反向并通过自旋反向实现大输出特性。
根据本发明的第一个方面的自旋MOSFET包括:半导体衬底;第一磁性膜,该第一磁性膜形成在该半导体衬底上且包括第一铁磁层,该第一铁磁层的磁化方向固定;第二磁性膜,该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开,并且包括磁化自由层、第一非磁性层以及磁化固定层,其中该第一非磁性层是隧道绝缘体且位于该磁化自由层上,该磁化固定层设置在该第一非磁性层上,该磁化自由层的磁化方向可变而该磁化固定层的磁化方向固定;栅极绝缘膜,该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上;以及形成在该栅极绝缘膜上的栅电极。
根据本发明的第二个方面的自旋MOSFET包括:半导体衬底;第一磁性膜,该第一磁性膜形成在该半导体衬底上且包括第一铁磁层,该第一铁磁层的磁化方向固定;第二磁性膜,该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开,并且包括磁化自由层、第一非磁性层以及磁化固定层,其中该第一非磁性层设置在该磁化自由层上,该磁化固定层设置在该第一非磁性层上,该磁化自由层的磁化方向可变,而该磁化固定层的磁化方向固定且反平行于该第一铁磁层的磁化方向;栅极绝缘膜,该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上;以及形成在该栅极绝缘膜上的栅电极,当执行写入操作时施加导致负磁阻效应的栅极电压,当执行读取操作时施加导致正磁阻效应的栅极电压。
根据本发明的第三个方面的自旋MOSFET包括:半导体衬底;第一磁性膜,该第一磁性膜形成在该半导体衬底上且包括第一铁磁层,该第一铁磁层的磁化方向固定;第二磁性膜,该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开,并且包括磁化自由层、第一非磁性层以及磁化固定层,其中该第一非磁性层设置在该磁化自由层上,该磁化固定层设置在该第一非磁性层上,该磁化自由层的磁化方向可变,而该磁化固定层的磁化方向固定且平行于该第一铁磁层的磁化方向;栅极绝缘膜,该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上;以及形成在该栅极绝缘膜上的栅电极,当执行写入操作时施加导致正磁阻效应的栅极电压,当执行读取操作时施加导致负磁阻效应的栅极电压。
根据本发明的第四个方面的自旋MOSFET包括:半导体衬底;第一磁性膜,该第一磁性膜形成在该半导体衬底上且包括第一铁磁层,该第一铁磁层的磁化方向固定;第二磁性膜,该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开,并且包括磁化自由层、第一非磁性层以及磁化固定层,其中该第一非磁性层设置在该磁化自由层上,该磁化固定层设置在该第一非磁性层上,该磁化自由层的磁化方向可变,该磁化自由层包括包含第二铁磁层、第二非磁性层和第三铁磁层的堆叠结构,第二和第三铁磁层相互反铁磁性耦合,该磁化固定层的磁化方向固定且反平行于该第一铁磁层的磁化方向;栅极绝缘膜,该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上;以及形成在该栅极绝缘膜上的栅电极,当执行写入操作时施加导致负磁阻效应的栅极电压,当执行读取操作时施加导致负磁阻效应的栅极电压。
根据本发明的第五个方面的自旋MOSFET包括:半导体衬底;第一磁性膜,该第一磁性膜形成在该半导体衬底上且包括第一铁磁层,该第一铁磁层的磁化方向固定;第二磁性膜,该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开,并且包括磁化自由层、第一非磁性层以及磁化固定层,其中该第一非磁性层设置在该磁化自由层上,该磁化固定层设置在该第一非磁性层上,该磁化自由层的磁化方向可变,该磁化自由层包括包含第二铁磁层、第二非磁性层和第三铁磁层的堆叠结构,第二和第三铁磁层相互反铁磁性耦合,该磁化固定层的磁化方向固定且平行于该第一铁磁层的磁化方向;栅极绝缘膜,该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上;以及形成在该栅极绝缘膜上的栅电极,当执行写入操作时施加导致正磁阻效应的栅极电压,当执行读取操作时施加导致正磁阻效应的栅极电压。
根据本发明的第六个方面的自旋MOSFET包括:半导体衬底;第一磁性膜,该第一磁性膜形成在该半导体衬底上且包括第一铁磁层和第二铁磁层,该第一铁磁层包含第一半金属铁磁层,该第二铁磁层设置在该第一铁磁层上且包含CoFe层,该第一半金属铁磁层的磁化方向固定;第一反铁磁层,该第一反铁磁层设置在该第一磁性膜的该第二铁磁层上;第二磁性膜,该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开,并且包括磁化自由层、隧道绝缘层、磁化固定层、第三铁磁层和第二反铁磁层,其中该磁化自由层包含第二半金属铁磁层,该隧道绝缘层设置在该磁化自由层上,该磁化固定层设置在该隧道绝缘层上,该第三铁磁层设置在该磁化固定层上且包含CoFe层,该第二反铁磁层设置在该第三铁磁层上,该第二半金属铁磁层的磁化方向可变,该磁化固定层的磁化方向固定;栅极绝缘膜,该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上;以及形成在该栅极绝缘膜上的栅电极。
附图说明
图1是根据本发明的实施例的自旋MOSFET的透视图;
图2A至2C示出当图1所示的自旋MOSFET的栅极电压变化时通过沟道区的自旋相关导通的示图;
图3是根据第一实施例的自旋MOSFET的截面图;
图4A和4B是示出根据第一实施例的自旋MOSFET的第二磁性膜的示例性结构的截面图;
图5示出根据第一实施例的自旋MOSFET的第一和第二磁性膜的铁磁层的磁化方向;
图6是根据第二实施例的自旋MOSFET的截面图;
图7A至7D是示出根据第二实施例的自旋MOSFET的第一和第二磁性膜的示例性结构的截面图;
图8示出根据第二实施例的自旋MOSFET的第一和第二磁性膜的铁磁层的磁化方向;
图9是根据第三实施例的自旋MOSFET的截面图;
图10是根据第四实施例的自旋MOSFET的截面图;
图11是根据第五实施例的自旋MOSFET的截面图;
图12A和12B是示出根据第五实施例的自旋MOSFET的第二磁性膜的示例性结构的截面图;
图13示出根据第五实施例的自旋MOSFET的第一和第二磁性膜的铁磁层的磁化方向;
图14是根据第六实施例的自旋MOSFET的截面图;
图15A至15D是示出根据第六实施例的自旋MOSFET的第一和第二磁性膜的示例性结构的截面图;
图16示出根据第六实施例的自旋MOSFET的第一和第二磁性膜的铁磁层的磁化方向;
图17是根据第七实施例的自旋MOSFET的截面图;
图18是根据第八实施例的自旋MOSFET的截面图;
图19是根据第九实施例的自旋MOSFET的截面图;
图20A和20B是示出根据第九实施例的自旋MOSFET的第二磁性膜的示例性结构的截面图;
图21示出根据第九实施例的自旋MOSFET的第一和第二磁性膜的铁磁层的磁化方向;
图22是根据第十实施例的自旋MOSFET的截面图;
图23A至23D是示出根据第十实施例的自旋MOSFET的第一和第二磁性膜的示例性结构的截面图;
图24示出根据第十实施例的自旋MOSFET的第一和第二磁性膜的铁磁层的磁化方向;
图25是根据第十一实施例的自旋MOSFET的截面图;
图26是根据第十二实施例的自旋MOSFET的截面图;
图27是根据第十三实施例的自旋MOSFET的截面图;
图28A和28B是示出根据第十三实施例的自旋MOSFET的第二磁性膜的示例性结构的截面图;
图29示出根据第十三实施例的自旋MOSFET的第一和第二磁性膜的铁磁层的磁化方向;
图30是根据第十四实施例的自旋MOSFET的截面图;
图31A至31D是示出根据第十四实施例的自旋MOSFET的第一和第二磁性膜的示例性结构的截面图;
图32示出根据第十四实施例的自旋MOSFET的第一和第二磁性膜的铁磁层的磁化方向;
图33是根据第十五实施例的自旋MOSFET的截面图;
图34是根据第十六实施例的自旋MOSFET的截面图;
图35的部分(a)和部分(b)示出根据第十七实施例的自旋MOSFET;
图36的部分(a)和部分(b)示出根据第十七实施例的第一变型例的自旋MOSFET;
图37的部分(a)和部分(b)示出根据第十七实施例的第二变型例的自旋MOSFET;
图38的部分(a)和部分(b)示出根据第十七实施例的第三变型例的自旋MOSFET;
图39的部分(a)和部分(b)示出根据第十七实施例的第四变型例的自旋MOSFET;
图40的部分(a)和部分(b)示出根据第十七实施例的第五变型例的自旋MOSFET;
图41示出磁化自由层的自旋反向能量势垒与倾角的依赖关系;
图42示出自旋矩与倾角的依赖关系;
图43是根据第十八实施例的逻辑电路的电路图;
图44示出第十八实施例的逻辑电路的输出与浮置栅极电压的依赖关系;
图45示出当第十八实施例的逻辑电路用作AND(与)电路时采用的逻辑表;
图46示出当第十八实施例的逻辑电路用作OR(或)电路时采用的逻辑表;
图47是根据第十八实施例的第一变型例的逻辑电路的电路图;
图48是根据第十八实施例的第二变型例的逻辑电路的电路图;
图49A和49B是示出制造每个实施例的自旋MOSFET的过程的截面图;
图50示出在第一示例中在自旋MOSFET中进行读取时漏极电流与源漏极电压的依赖关系;
图51示出在第二示例中在自旋MOSFET中进行读取时漏极电流与源漏极电压的依赖关系;
图52示出在第三示例中在自旋MOSFET中进行读取时漏极电流与源漏极电压的依赖关系;
图53示出在第四示例中在自旋MOSFET中进行读取时漏极电流与源漏极电压的依赖关系;
图54示出根据第十九实施例的自旋MOSFET的截面图;
图55是示出根据第十九实施例的自旋MOSFET的第二磁性膜的示例性结构的截面图;
图56示出根据第十九实施例的自旋MOSFET的第一和第二磁性膜的铁磁层的磁化方向;
图57是根据第十九实施例的变型例的自旋MOSFET的截面图;
图58是根据第二十实施例的自旋MOSFET的截面图;
图59是示出根据第二十实施例的自旋MOSFET的第二磁性膜的示例性结构的截面图;
图60示出根据第二十实施例的自旋MOSFET的第一和第二磁性膜的铁磁层的磁化方向;
图61是根据第十九实施例的变型例的自旋MOSFET的截面图;
图62示出在第五至第七示例中在自旋MOSFET中进行读取时漏极电流与源漏极电压的依赖关系;
图63是根据一个实施例的自旋MOSFET的截面图;以及
图64是根据一个实施例的自旋MOSFET的截面图。
具体实施方式
首先,在描述本发明的实施例之前,下面先描述实现本发明的发展过程。
发明人制出图1所示的自旋MOSFET作为测试样本。在该自旋MOSFET中,在n型硅衬底2上形成一对隧道绝缘膜4。隧道绝缘膜4由MgO形成并且相互隔开。在一个隧道绝缘膜4上形成第一磁性膜6,该第一磁性膜6包括磁化方向20A固定的CoFeB磁性层。在另一个隧道绝缘膜4上形成第二磁性膜8,该第二磁性膜8包括磁化方向20B可变的CoFeB磁性层(磁化自由层)。在硅衬底2的位于这一对隧道绝缘膜4之间的那部分上形成由MgO制成的栅极绝缘膜10,在该栅极绝缘膜10上形成由CoFeB制成的栅电极12。在该自旋MOSFET中,第一磁性膜6和第二磁性膜8之一用作源极,另一个用作漏极。当向栅电极12施加栅极电压时,自旋极化电流22从源极流向漏极。
图2A、2B和2C示出当向作为测试样本的自旋MOSFET施加0.4伏、0.8伏和1.2伏的栅极电压时获得的结果,并且测量了源漏极之间的磁阻变化率。在室温下执行该测量,MOSFET的栅极长度L为25微米。在图2A、2B和2C的每一个中,横坐标轴都表示外部磁场,而纵坐标轴都表示源漏极之间观测到的磁阻。当向自旋MOSFET施加0.4伏的栅极电压Vg时,观测到正磁阻效应(图2A)。当向自旋MOSFET施加0.8伏的栅极电压Vg时,观测到负磁阻效应(图2B)。当向自旋MOSFET施加1.2伏的栅极电压Vg时,观测到正磁阻效应(图2C)。这些结果表明磁阻变化随栅极电压Vg大小而变化的迹象。该现象显示出,注入到半导体中的电子自旋因自旋轨道相互作用而发生旋转,但是该旋转可以通过调节栅极电压来进行控制。基于该发现,发明人研制出本发明的以下实施例中的自旋MOSFET。当观测到正磁阻效应时,从源漏极之一注入到半导体(沟道)的自旋极化电子的自旋方向会反转180度,同时电子会通过半导体(沟道),然后电子到达源漏极的另一个。当观测到负磁阻效应时,从源漏极之一注入到沟道的自旋极化电子的自旋方向不会反向,并且电子到达源漏极的另一个。
(第一实施例)
图3是根据本发明的第一实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET具有:例如由硅制成的半导体衬底2,以及彼此间隔一定距离而设置在半导体衬底2上的第一磁性膜6和第二磁性膜8。磁化方向固定的第一磁性膜6用作源极或者漏极。磁化方向可变的第二磁性膜8用作源极或者漏极。在半导体衬底2和第一和第二磁性膜6和8的连接平面中形成隧道绝缘膜4。在半导体衬底2的、第一和第二磁性膜6和8之间的区域3(沟道区3)上形成栅极绝缘膜10。在栅极绝缘膜10上形成栅电极12。在第一磁性膜6上形成反铁磁层7,该反铁磁层固定第一磁性膜6的磁化方向。在图3中,I表示自旋注入电流。
在本实施例中,利用单层铁磁层来形成第一磁性膜6,利用堆叠结构来形成第二磁性膜8,该堆叠结构具有交替堆叠的铁磁层和非磁性层。图4A示出第二磁性膜8的第一具体示例的结构。该第一具体示例的第二磁性膜8具有依次堆叠的磁化方向可变的铁磁层(磁化自由层)81,非磁性层82、磁化方向固定的铁磁层83、非磁性层84、磁化方向固定的铁磁层85以及反铁磁层9。在该第一具体示例中,铁磁层83、非磁性层84、铁磁层85形成合成磁化固定层。依靠反铁磁层9来固定该磁化固定层的磁化方向。铁磁层83和铁磁层85通过非磁性层84而相互反铁磁性耦合。在这种情况下,该合成磁化固定层得以更加稳固地固定,并且可以实现优越的器件稳定性。在以该第一具体示例结构作为第二磁性膜8的自旋MOSFET中,反铁磁层7和反铁磁层9可以由相同的材料制成,仅简单地通过为固定磁化方向而执行的退火,就可以固定第一磁性膜6的反铁磁层以及第二磁性膜8的铁磁层83和85的磁化方向。
图4B示出第二磁性膜8的第二具体示例的结构。该第二具体示例的第二磁性膜8具有依次堆叠的磁化方向可变的铁磁层(磁化自由层)81、非磁性层82、磁化方向固定的铁磁层83以及反铁磁层9。在以第二具体示例结构作为第二磁性膜8的自旋MOSFET中,反铁磁层7和反铁磁层9需要由彼此不同的材料制成,磁场需要通过为固定磁化方向而执行的退火而反转180度。
图5示出当采用图4A所示的第一具体示例结构作为第二磁性膜8时第一磁性膜6的铁磁层和第二磁性膜8的铁磁层81、83、85的磁化(自旋)方向。在该示例中,第一磁性膜6的磁化方向与磁化固定层的铁磁层83、85的磁化方向相反(反平行)。在本说明书中,磁化固定层的磁化方向是最靠近磁化自由层(该示例中的铁磁层83)的铁磁层的磁化方向,而第一磁性膜6的磁化方向是电子流入沟道3中的铁磁层的磁化方向。然而,在利用两个或更多个堆叠铁磁层构成多层结构而形成第一磁性膜6的情况下,第一磁性膜6的磁化方向是第一磁性膜6的最底层且最靠近半导体衬底2的那个铁磁层的磁化方向(例如,在下述第二实施例中的铁磁层61)。
在该实施例的自旋MOSFET中,采用导致图2B所示负磁阻效应的栅极电压进行写入操作。换言之,采用当电子通过沟道3时不导致自旋极化电子的自旋方向发生变化的栅极电压。在本实施例中,铁磁层83的磁化方向具有图5所示的自旋布置,或者与用作第一磁性膜6的磁化固定层的铁磁层的磁化方向相反(反平行)的自旋布置。因此,在用作磁化自由层的铁磁层81的自旋方向反平行于第一磁性膜6的自旋方向的情况下,自旋极化电子从第一磁性膜6注入到沟道3,从而当自旋极化电子通过沟道3时自旋极化电子的自旋方向不改变,并且自旋极化电子到达铁磁层81。通过这种方式,该自旋矩施加到铁磁层81。而且,已经通过铁磁层81的电子被铁磁层83反射,然后流回到铁磁层81。因此,该自旋矩被双倍施加到用作磁化自由层的铁磁层81上,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。同时,在用作磁化自由层的铁磁层81的自旋方向平行于第一磁性膜6的自旋方向的情况下,自旋极化电子从铁磁层83经用作磁化自由层的铁磁层81而注入到沟道3,从而被铁磁层83自旋极化的电子到达用作磁化自由层的铁磁层81,并且该自旋矩施加到铁磁层81。而且,已经通过铁磁层81的电子到达铁磁层6,而不导致电子通过沟道3时自旋方向发生变化。然后自旋极化电子被铁磁层6反射。反射的电子然后到达铁磁层81,而不导致电子通过沟道3时自旋方向发生变化。因此,自旋矩双倍施加到用作磁化自由层的铁磁层81,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。因此,通过在写入操作时采用导致负磁阻效应的栅极电压,自旋矩被双倍施加到用作磁化自由层的铁磁层81,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。
当执行读取操作时,采用如图2A所示导致正磁阻效应的栅极电压。换言之,采用当电子通过沟道3时将电子的自旋方向改变180度的栅极电压。当在图5所示的自旋布置中采用该栅极电压执行读取操作时,通过沟道3的电子的自旋方向会旋转180度。因此,在用作磁化自由层的铁磁层81的自旋方向平行于第一磁性膜6的自旋方向时,沟道3的电阻高于通过沟道3的电子的自旋方向没有旋转180度的情况(其中采用导致负磁阻效应的栅极电压)。这里,铁磁层81的磁化方向反平行于铁磁层83的磁化方向。因此,铁磁层81和83之间的电阻高于铁磁层81的磁化方向平行于铁磁层83的磁化方向的情况。
同时,在用作磁化自由层的铁磁层81的自旋方向反平行于第一磁性膜6的自旋方向的情况下,沟道3的电阻低于通过沟道3的电子的自旋方向没有旋转180度的情况(其中采用导致负磁阻效应的栅极电压)。这里,铁磁层81的磁化方向平行于铁磁层83的磁化方向。因此,铁磁层81和83之间的电阻低于铁磁层81的磁化方向反平行于铁磁层83的磁化方向的情况。
如上所述,由于在本实施例中采用导致正磁阻效应的栅极电压进行读取操作,所以在用作磁化自由层的铁磁层81的磁化方向发生变化的情况下沟道3的电阻和铁磁层81和83之间的总电阻之间的差值要高于采用导致负磁阻效应的栅极电压的情况。该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出值。
由于适用于写入和读取操作的栅极电压随衬底类型以及衬底掺杂量而变化,所以在必要时需要调节栅极电压。然而,只要采用相同类型的衬底且衬底掺杂量恒定,则栅极电压也变得恒定。在本实施例中,在半导体衬底2与第一和第二磁性膜6和8之间设置隧道绝缘膜4。因此,可以防止半导体和磁性材料扩散,并且可以在室温下观测到通过沟道区3的磁阻变化率,如图2A、2B和2C所示,即使采用低电阻的材料作为磁性材料也是如此。因此,可以实现更优特性。
如上所述,本实施例提供的自旋MOSFET在低电流密度下执行自旋反向并通过该自旋反向实现大输出特性。
在本实施例中,不特别限制用于第一和第二磁性膜的铁磁层的磁性材料。可以采用由以下至少一种材料制成的薄膜:Ni-Fe合金、Co-Fe合金、Co-Fe-Ni合金、下述无定形材料、下述Huesler材料、通过固相扩散Fe和Si产生的Fe3Si基合金这样的半金属材料制成的薄膜、或者利用这些薄膜中的任何薄膜形成的多层膜,其中该无定形材料例如是(Co,Fe)-(B)、(Co,Fe,Ni)-(B)、(Co,Fe,Ni)-(B)-(P,Al,Mo,Nb,Mn)基或者Co-(Zr,Hf,Nb,Ta,Ti)基合金,该Huesler材料例如是Co-Cr-Fe-Al基、Co-Cr-Fe-Si基、Co-Mn-Si基以及Co-Mn-Al基合金。
在后面描述的不具有隧道绝缘膜4的肖特基(Schottky)自旋MOSFET中,铁磁层的磁性材料应当优选具有高电阻。因此,铁磁层应当优选利用以下至少一种材料制成的薄膜来形成:下述无定形材料、下述Huesler材料或者下述半金属材料,该无定形材料例如是(Co,Fe)-(B)、(C o,Fe,Ni)-(B)、(Co,Fe,Ni)-(B)-(P,Al,Mo,Nb,Mn)基或者Co-(Zr,Hf,Nb,Ta,Ti)基合金,该Huesler材料例如是Co-Cr-Fe-Al基、Co-Cr-Fe-Si基、Co-Mn-Si基以及Co-Mn-Al基合金,该半金属材料例如是通过固相扩散Fe和Si产生的Fe3Si基合金。
磁化固定层应当优选具有单向各向异性,并且该磁化自由层应当优选具有单轴各向异性。每层的厚度应当优选为0.1纳米至100纳米范围内。而且,这些铁磁层中每一个的膜厚需要足够大以便不具有超顺磁性,并且应当优选为0.4纳米或更大。
通过向其添加非磁性元素可以调节这些磁性材料的磁特性,该非磁性元素例如是:Ag(银)、Cu(铜)、Au(金)、Al(铝)、Mg(镁)、Si(硅)、Bi(铋)、Ta(钽)、B(硼)、C(碳)、O(氧)、N(氮)、Pd(钯)、Pt(铂)、Zr(锆)、Ir(铱)、W(钨)、Mo(钼)或者Nb(铌)。而且,可以调节例如结晶度之类的其它物理特性、机械特性以及化学特性。特别是,靠近隧道绝缘膜的铁磁层应当优选由Co-Fe、Co-Fe-Ni、富含Fe的Ni-Fe等等制成,其具有高MR(磁阻)。不与隧道绝缘膜接触的铁磁层应当优选由富Ni的Ni-Fe、富Ni的Ni-Fe-Co等等制成。利用该结构,可以减小开关磁场,同时保持高MR。
用于非磁性层82的材料可以由例如Cu、Ag或者Au的金属元素、或者包含这些金属的合金、或者例如AlOx或者MgO的氧化物制成。特别优选的是采用Al2O3(氧化铝)或者MgO(氧化镁)制成的氧化物隧道绝缘膜。利用该结构,读取时的输出值会变得更大。
在利用隧道绝缘膜形成非磁性层82时,可以利用绝缘体(电介质)形成磁化固定层6和磁化自由层81之间设置的绝缘层(或者电介质层),其中该绝缘体(电介质)例如是SiO2(氧化硅)、AlN(氮化铝)、Bi2O3(氧化铋)、MgF2(氟化镁)、CaF2(氟化钙)、SrTiO2(氧化钛锶)、AlLaO3(氧化镧铝)或者Al-N-O(氮氧化铝)。
从化学计量法的角度考虑,这些化合物不必是精确的组分,可以缺少氧、氮或者氟,或者也可以具有过量或者缺量的氧、氮或者氟。而且,该绝缘层(电介质层)的厚度优选足够小以便允许隧道电流流过,但是实践中应当优选为10纳米或更小。
非磁性层84优选由Ru、Rh或者Ir或者这些材料的合金制成。利用这些材料,可以稳定地固定磁化固定层83、84和85的磁化。
更具体而言,为了将铁磁层固定在一个方向上,优选采用具有由Co(Co-Fe)/Ru(钌)/Co(Co-Fe)构成的三层结构的堆叠膜、具有由Co(Co-Fe)/Ir(铱)/Co(Co-Fe)构成的三层结构的堆叠膜、具有由Co(Co-Fe)/Os(锇)/Co(Co-Fe)构成的三层结构的堆叠膜、具有由Co(Co-Fe)/Re(铼)/Co(Co-Fe)构成的三层结构的叠层膜、具有由例如Co-Fe-B层的无定形材料层、Ru(钌)层以及Co-Fe层构成的三层结构的堆叠膜、具有由例如Co-Fe-B层的无定形材料层、Ir(铱)层以及Co-Fe层构成的三层结构的堆叠膜、具有由例如Co-Fe-B层的无定形材料层、Os(锇)层以及Co-Fe层构成的三层结构的堆叠膜、或者具有由例如Co-Fe-B层的无定形材料层、Re(铼)层以及Co-Fe层构成的三层结构的堆叠膜。在采用这些堆叠膜用于磁化固定层的情况下,期望提供与堆叠膜接触的反铁磁层。这种反铁磁层可以由Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、Fe2O3等等形成,如上所述。利用该结构,磁化固定层的磁化不会轻易受到来自位线或者字线的电流感应的磁场的影响,从而得以牢固固定。而且,可以减小(或者调节)来自磁化固定层的杂散场,并且通过改变构成磁化固定层的两个铁磁层的膜厚可以控制磁化自由层的磁化相移(magnetization shift)。这些铁磁层中的每一个的膜厚需要足够大,以便不导致超顺磁性,并且应当优选为0.4纳米或更大。至于非磁性材料,可以采用Rh(铑)、Ru(钌)、Os(锇)、Re(铼)或者Ir(铱),或者这些材料的合金。
至于磁化自由层,可以通过向其添加非磁性元素来调节磁性材料的磁特性,该非磁性元素例如是:Ag(银)、Cu(铜)、Au(金)、Al(铝)、Ru(钌)、Os(锇)、Re(铼)、Mg(镁)、Si(硅)、Bi(铋)、Ta(钽)、B(硼)、C(碳)、O(氧)、N(氮)、Pd(钯)、Pt(铂)、Zr(锆)、Ir(铱)、W(钨)、Mo(钼)或者Nb(铌)。而且,可以调节例如结晶度之类的其它物理特性、机械特性以及化学特性。
而且,可以利用PtMn、Ir-Mn、FeMn、Pt-Cr-Mn或者Ni-Mn来形成反铁磁性膜。
可以利用例如Al2O3(氧化铝)或者MgO(氧化镁)的氧化物来形成隧道绝缘膜4。特别是,在利用MgO形成隧道绝缘膜4的情况下,形成在隧道绝缘膜4上的磁性层6和81可以外延生长,并且可以实现优越的磁特性。
半导体衬底2可以是利用例如Si或者Ge的半导体、或者例如GaAs或者ZnSe的化合物半导体形成的衬底。还可以采用具有利用IV族半导体例如Si或者Ge或者III-V族或者II-VI族化合物半导体例如GaAs或者ZnSe形成的表面的衬底。
(第二实施例)
图6是根据本发明的第二实施例的自旋MOSFET的截面图。
本实施例的自旋MOSFET和图3所示的第一实施例的自旋MOSFET基本相同,不同之处在于,去除了反铁磁层7,并且用第一磁性膜6A取代了作为单层铁磁层的第一磁性膜6,其中该第一磁性膜6A具有由合成磁化固定层和反铁磁层6a形成的堆叠结构。如图7A所示,该磁化固定层具有由铁磁层61、非磁性层62以及铁磁层63形成的堆叠结构,并且该反铁磁层6a固定磁化固定层的磁化方向。铁磁层61和铁磁层63经非磁性层62而相互反铁磁性耦合。
图7B示出本实施例的第二磁性膜8的第一具体示例。第二磁性膜8包括依次堆叠的磁化方向可变的铁磁层(磁化自由层)81、非磁性层82、磁化方向固定的铁磁层83、非磁性层84、磁化方向固定的铁磁层85、非磁性层86、磁化方向固定的铁磁层87以及反铁磁层9。在该第一具体示例结构中,铁磁层83、非磁性层84、铁磁层85、非磁性层86和铁磁层87构成合成磁化固定层,该磁化固定层的磁化方向被反铁磁层9固定。而且,铁磁层83、铁磁层85以及铁磁层87经非磁性层84和非磁性层86而反铁磁性耦合。在这种情况下,可以更加牢固地固定该合成磁化固定层,并且可以实现优越的器件稳定性。在以第一具体示例结构作为第二磁性膜8的自旋MOSFET中,反铁磁层6a和反铁磁层9可以由相同的材料制成,并且通过为固定磁化方向而执行的退火处理,就可以简单地固定第一磁性膜6A的铁磁层61和63以及第二磁性膜8的铁磁层83、85和87的磁化方向。
图7C示出第二磁性膜8的第二具体示例。第二具体示例的第二磁性膜8包括依次堆叠的磁化方向可变的铁磁层(磁化自由层)81、非磁性层82、磁化方向固定的铁磁层83、非磁性层84、磁化方向固定的铁磁层85以及反铁磁层9。在该第二具体示例结构中,铁磁层83、非磁性层84、铁磁层85构成合成磁化固定层,该磁化固定层的磁化方向被反铁磁层9固定。而且,铁磁层83和铁磁层85经非磁性层84而反铁磁性耦合。在这种情况下,可以更加牢固地固定该合成磁化固定层,并且可以实现优越的器件稳定性。在以第二具体示例结构作为第二磁性膜8的自旋MOSFET中,反铁磁层6a和反铁磁层9需要由彼此不同的材料形成,并且需要通过为固定磁化方向而执行的退火处理来使磁场反转180度。
图7D示出第二磁性膜8的第三具体示例。第三具体示例的第二磁性膜8包括依次堆叠的磁化方向可变的铁磁层(磁化自由层)81、非磁性层82、磁化方向固定的铁磁层83以及反铁磁层9。在以第三具体示例结构作为第二磁性膜8的自旋MOSFET中,反铁磁层6a和反铁磁层9可以由相同的材料制成,并且通过为固定磁化方向而执行的退火处理,就可以简单地固定第一磁性膜6A的铁磁层61和63以及第二磁性膜8的铁磁层83的磁化方向。
图8示出在采用图7B所示的第一具体示例结构作为第二磁性膜8的情况下第一磁性膜6A的铁磁层61和63以及第二磁性膜8的铁磁层81、83、85和87的磁化方向。
在本实施例的自旋MOSFET中,采用导致图2B所示的负磁阻效应的栅极电压进行写入操作。这里,铁磁层83的磁化方向具有图8所示的自旋布置,或者和第一磁性膜6A的铁磁层61的磁化方向相反(反平行)的自旋布置。通过这种方式,自旋矩双倍施加到用作磁化自由层的铁磁层81上,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。
当执行读取操作时,采用如图2A所示导致正磁阻效应的栅极电压。当在图8所示的自旋布置中采用该栅极电压执行读取操作时,该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出。
由于适用于写入和读取操作的栅极电压随衬底类型以及衬底掺杂量而变化,所以在必要时需要调节栅极电压。然而,只要采用相同类型的衬底,并且衬底掺杂量恒定,则栅极电压也变得恒定。在本实施例中,在半导体衬底2与第一和第二磁性膜6A和8之间设置隧道绝缘膜4。因此,可以防止半导体和磁性材料扩散,并且可以在室温下观测到通过沟道区3的磁阻变化率,如图2A、2B和2C所示,即使采用低磁阻的材料用作磁性材料也是如此。因此,可以实现更优特性。
如上所述,本实施例提供的自旋MOSFET在低电流密度下执行自旋反向,并且通过该自旋反向实现大输出特性。
在本实施例中,非磁性层82可以由和第一实施例的非磁性层82相同的材料制成,即Cu、Ag、Au、AlOx、MgO等等。非磁性层62、84和86可以由和第一实施例的非磁性层84相同的材料制成,即Ru、Rh、Ir等等。
而且,第一和第二磁性膜6A和8的铁磁层可以由和第一实施例的第一和第二磁性膜6和8相同的材料制成。
(第三实施例)
图9是根据本发明的第三实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET是肖特基自旋MOSFET,和图3所示的第一实施例的自旋MOSFET基本相同,不同之处在于从该结构中去除了隧道绝缘膜4。
因此,本实施例的第二磁性膜8的具体示例结构具有图4A或者4B所示的多层结构,和第一实施例的第二磁性膜8类似。在第二磁性膜8具有图4A所示多层结构的情况下,第一磁性膜6的铁磁层和第二磁性膜8的铁磁层81、83和85具有图5所示的磁化方向,这和第一实施例是相同的。
和第一实施例一样,采用导致图2B所示的负磁阻效应的栅极电压进行写入操作。通过这种方式,可以减小通过自旋注入导致磁化反向时的反向电流密度。
和第一实施例一样,当执行读取操作时,采用如图2A所示导致正磁阻效应的栅极电压。该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出。
和第一实施例类似,本实施例提供的自旋MOSFET也可以在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
(第四实施例)
图10是根据本发明的第四实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET是肖特基自旋MOSFET,和图6所示的第二实施例的自旋MOSFET基本相同,不同之处在于从该结构中去除了隧道绝缘膜4。
因此,和第二实施例一样,本实施例的第一磁性膜6A的具体示例结构具有图7A所示的多层结构,并且本实施例的第二磁性膜8的具体示例结构具有图7B、7C或者7D所示的多层结构。在第一磁性膜6A具有图7A所示的多层结构,并且第二磁性膜8具有图7B所示的多层结构的情况下,第一磁性膜6A的铁磁层61和63以及第二磁性膜8的铁磁层81、83、85和87具有图8所示的磁化方向,这和第二实施例是相同的。
和第二实施例一样,采用导致图2B所示的负磁阻效应的栅极电压进行写入操作。通过这种方式,可以减小通过自旋注入导致磁化反向时的反向电流密度。
和第二实施例一样,当执行读取操作时,采用如图2A所示导致正磁阻效应的栅极电压。该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出。
和第二实施例类似,本实施例提供的自旋MOSFET也可以在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
(第五实施例)
图11是根据本发明的第五实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET和图3所示的第一实施例的自旋MOSFET基本相同,不同之处在于用具有铁磁层和非磁性层交替堆叠的堆叠结构的第二磁性膜18取代第二磁性膜8。如图12A所示,第二磁性膜18的第一具体示例包括依次堆叠的磁化方向可变的铁磁层(磁化自由层)181、非磁性层182、磁化方向固定的铁磁层183、非磁性层184、磁化方向固定的铁磁层185以及反铁磁层19。在该第一具体示例结构中,铁磁层183、非磁性层184、铁磁层185构成合成磁化固定层,并且通过反铁磁层19来固定该磁化固定层的磁化方向。而且,铁磁层183和铁磁层185通过非磁性层184而相互反铁磁性耦合。在这种情况下,该合成磁化固定层可以被更加稳固地固定,并且可以实现优越的器件稳定性。在以该第一具体示例结构作为第二磁性膜18的自旋MOSFET中,反铁磁层7和反铁磁层19需要由彼此不同的材料制成,并且需要通过为固定磁化方向而执行的退火来使磁场反转180度。
图12B示出第二磁性膜18的第二具体示例。该第二具体示例的第二磁性膜18包括依次堆叠的磁化方向可变的铁磁层(磁化自由层)181、非磁性层182、磁化方向固定的铁磁层183以及反铁磁层19。在以第二具体示例结构作为第二磁性膜18的自旋MOSFET中,反铁磁层7和反铁磁层19可以由相同的材料制成,并且通过为固定磁化方向而执行的退火处理,就可以简单地固定第一磁性膜6的铁磁层和第二磁性膜18的铁磁层183的磁化方向。
图13示出当采用图12A所示的第一具体示例结构作为第二磁性膜18时第一磁性膜6的铁磁层和第二磁性膜18的铁磁层181、183、185的磁化方向。
在该实施例的自旋MOSFET中,采用导致图2A所示正磁阻效应的栅极电压进行写入操作。换言之,采用当电子通过沟道3时将电子的自旋方向改变180度的栅极电压。在本实施例中,铁磁层183的磁化方向具有图13所示的自旋布置,或者与用作第一磁性膜6的磁化固定层的铁磁层的磁化方向相同(平行)的自旋布置。因此,在用作磁化自由层的铁磁层181的自旋方向平行于第一磁性膜6的自旋方向的情况下,自旋极化电子从第一磁性膜6注入到沟道3,从而当自旋极化电子通过沟道3时自旋极化电子的自旋方向旋转180度,并且该自旋极化电子到达铁磁层181。通过这种方式,该自旋矩施加到铁磁层181。而且,已经通过铁磁层181的电子被铁磁层183反射,然后流回到铁磁层181。因此,该自旋矩被双倍施加到用作磁化自由层的铁磁层181上,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。同时,在用作磁化自由层的铁磁层181的自旋方向反平行于第一磁性膜6的自旋方向的情况下,自旋极化电子从铁磁层183经用作磁化自由层的铁磁层181而注入到沟道3,从而被铁磁层183自旋极化的电子到达用作磁化自由层的铁磁层181,并且该自旋矩施加到铁磁层181。而且,当电子通过沟道3时,已经通过铁磁层181的电子的自旋方向旋转180度。然后,这些电子到达铁磁层6,并且被铁磁层6反射。当反射的电子通过沟道3时,反射的电子的自旋方向旋转180度。然后这些电子到达铁磁层181。因此,自旋矩双倍施加到用作磁化自由层的铁磁层181,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。因此,通过在写入操作时采用导致正磁阻效应的栅极电压,自旋矩被双倍施加到用作磁化自由层的铁磁层181,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。
当执行读取操作时,采用如图2B所示导致负磁阻效应的栅极电压。换言之,采用当电子通过沟道3时不改变自旋极化电子的自旋方向的栅极电压。当在图13所示的自旋布置中采用该栅极电压执行读取操作时,通过沟道3的电子的自旋方向不改变。因此,在用作磁化自由层的铁磁层181的自旋方向平行于第一磁性膜6的自旋方向时,沟道3的电阻低于通过沟道3的电子的自旋方向旋转180度的情况(其中采用导致正磁阻效应的栅极电压)。这里,铁磁层181的磁化方向平行于铁磁层183的磁化方向。因此,铁磁层181和183之间的电阻低于铁磁层181的磁化方向反平行于铁磁层183的磁化方向的情况。
同时,在用作磁化自由层的铁磁层181的自旋方向反平行于第一磁性膜6的自旋方向的情况下,沟道3的电阻高于通过沟道3的电子的自旋方向旋转180度的情况(其中采用导致正磁阻效应的栅极电压)。这里,铁磁层181的磁化方向反平行于铁磁层183的磁化方向。因此,铁磁层181和183之间的电阻高于铁磁层181的磁化方向平行于铁磁层183的磁化方向的情况。
如上所述,由于在本实施例中采用导致负磁阻效应的栅极电压进行读取操作,所以在用作磁化自由层的铁磁层181的磁化方向发生变化的情况下沟道3的电阻和铁磁层181和183之间的总电阻之间的差值要大于采用导致正磁阻效应的栅极电压的情况。该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出值。
如上所述,本实施例提供的自旋MOSFET在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
在本实施例中,非磁性层182可以由和第一实施例的非磁性层82相同的材料制成,即Cu、Ag、Au、AlOx、MgO等等。非磁性层184可以由和第一实施例的非磁性层84相同的材料制成,即Ru、Rh、Ir等等。
而且,第一和第二磁性膜6和18的铁磁层可以由和第一实施例的第一和第二磁性膜6和8相同的材料制成。
(第六实施例)
图14是根据本发明的第六实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET和图6所示的第二实施例的自旋MOSFET基本相同,不同之处在于用具有铁磁层和非磁性层交替堆叠的堆叠结构的第二磁性膜18取代第二磁性膜8。
本实施例的第一磁性膜6A具有由合成磁化固定层和反铁磁层6a形成的堆叠结构。如图15A所示,该磁化固定层具有由铁磁层61、非磁性层62以及铁磁层63形成的堆叠结构,并且该反铁磁层6a固定磁化固定层的磁化方向。铁磁层61和铁磁层63经非磁性层62而相互反铁磁性耦合。
图15B示出本实施例的第二磁性膜18的第一具体示例。第二磁性膜18包括依次堆叠的磁化方向可变的铁磁层(磁化自由层)181、非磁性层182、磁化方向固定的铁磁层183、非磁性层184、磁化方向固定的铁磁层185、非磁性层186、磁化方向固定的铁磁层187以及反铁磁层19。在该第一具体示例结构中,铁磁层183、非磁性层184、铁磁层185、非磁性层186和铁磁层187构成合成磁化固定层,该磁化固定层的磁化方向被反铁磁层19固定。而且,铁磁层183、铁磁层185以及铁磁层187经非磁性层184和非磁性层186而反铁磁性耦合。在这种情况下,可以更加牢固地固定该合成磁化固定层,并且可以实现优越的器件稳定性。在以第一具体示例结构作为第二磁性膜18的自旋MOSFET中,反铁磁层6a和反铁磁层19需要由彼此不同的材料制成,并且需要通过为固定磁化方向而执行的退火处理来使磁场反转180度。
图15C示出第二磁性膜18的第二具体示例。第二具体示例的第二磁性膜18包括依次堆叠的磁化方向可变的铁磁层(磁化自由层)181、非磁性层182、磁化方向固定的铁磁层183、非磁性层184、磁化方向固定的铁磁层185以及反铁磁层19。在该第二具体示例结构中,铁磁层183、非磁性层184、铁磁层185构成合成磁化固定层,该磁化固定层的磁化方向被反铁磁层19固定。而且,铁磁层183和铁磁层185经非磁性层184而反铁磁性耦合。在这种情况下,可以更加牢固地固定该合成磁化固定层,并且可以实现优越的器件稳定性。在以第二具体示例结构作为第二磁性膜18的自旋MOSFET中,反铁磁层6a和反铁磁层19可以由相同的材料制成,通过为固定磁化方向而执行的退火处理,就可以简单地固定第一磁性膜6A的铁磁层61和63以及第二磁性膜18的铁磁层183和185的磁化方向。
图15D示出第二磁性膜18的第三具体示例。第三具体示例的第二磁性膜18包括依次堆叠的磁化方向可变的铁磁层(磁化自由层)181、非磁性层182、磁化方向固定的铁磁层183以及反铁磁层19。在以第三具体示例结构作为第二磁性膜18的自旋MOSFET中,反铁磁层6a和反铁磁层19需要由彼此不同的材料制成,并且需要通过为固定磁化方向而执行的退火处理来使磁场反转180度。
图16示出在采用图15B所示的第一具体示例结构作为第二磁性膜18的情况下第一磁性膜6A的铁磁层61和63以及第二磁性膜8的铁磁层181、183、185和187的磁化方向。
在本实施例的自旋MOSFET中,采用导致图2A所示的正磁阻效应的栅极电压进行写入操作。这里,铁磁层183的磁化方向具有图16所示的自旋布置,或者和第一磁性膜6A的铁磁层61的磁化方向相同(平行)的自旋布置。通过这种方式,自旋矩双倍施加到用作磁化自由层的铁磁层181上,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。
当执行读取操作时,采用如图2B所示导致负磁阻效应的栅极电压。当在图16所示的自旋布置中采用该栅极电压执行读取操作时,该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出。
如上所述,本实施例提供的自旋MOSFET在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
在本实施例中,非磁性层182可以由和第一实施例的非磁性层82相同的材料制成,即Cu、Ag、Au、AlOx、MgO等等。非磁性层62、184和186可以由和第一实施例的非磁性层84相同的材料制成,即Ru、Rh、Ir等等。
而且,第一和第二磁性膜6A和18的铁磁层可以由和第一实施例的第一和第二磁性膜6和8相同的材料制成。
(第七实施例)
图17是根据本发明的第七实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET是肖特基自旋MOSFET,和图11所示的第五实施例的自旋MOSFET基本相同,不同之处在于从该结构中去除了隧道绝缘膜4。
因此,本实施例的第二磁性膜18的具体示例结构具有图12A或者12B所示的多层结构,和第五实施例的第二磁性膜18类似。在第二磁性膜18具有图12A所示的多层结构的情况下,第一磁性膜6的铁磁层和第二磁性膜18的铁磁层181、183和185具有图13所示的磁化方向,这和第五实施例是相同的。
和第五实施例一样,采用导致图2A所示的正磁阻效应的栅极电压进行写入操作。通过这种方式,可以减小通过自旋注入导致磁化反向时的反向电流密度。
和第五实施例一样,当执行读取操作时,采用如图2B所示导致负磁阻效应的栅极电压。该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出。
和第五实施例类似,本实施例提供的自旋MOSFET也可以在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
(第八实施例)
图18是根据本发明的第八实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET是肖特基自旋MOSFET,和图14所示的第六实施例的自旋MOSFET基本相同,不同之处在于从该结构中去除了隧道绝缘膜4。
因此,和第六实施例一样,本实施例的第一磁性膜6A的具体示例结构具有图15A所示的多层结构,并且第二磁性膜18的具体示例结构具有图15B、15C或者15D所示的多层结构。在第一磁性膜6A具有图15A所示的多层结构,并且第二磁性膜18具有图15B所示的多层结构的情况下,第一磁性膜6A的铁磁层61和63以及第二磁性膜18的铁磁层181、183、185和187具有图16所示的磁化方向,这和第六实施例是相同的。
和第六实施例一样,采用导致图2A所示的正磁阻效应的栅极电压进行写入操作。通过这种方式,可以减小通过自旋注入导致磁化反向时的反向电流密度。
和第六实施例一样,当执行读取操作时,采用如图2B所示导致负磁阻效应的栅极电压。该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出。
和第六实施例类似,本实施例提供的自旋MOSFET也可以在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
(第九实施例)
图19是根据本发明的第九实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET和图3至5所示第一实施例的自旋MOSFET基本相同,不同之处在于用第二磁性膜8A取代了第二磁性膜8。图20A示出第二磁性膜8A的第一具体示例。该第二磁性膜8A的第一具体示例包括合成磁化固定层和反铁磁层9。该磁化固定层具有由磁化自由层81、非磁性层82、铁磁层83、非磁性层84以及铁磁层85形成的堆叠结构,其中磁化自由层81由铁磁层811、非磁性层812以及铁磁层813构成。反铁磁层9固定该磁化固定层的磁化方向。在第二磁性膜8A的磁化固定层中,铁磁层83和铁磁层85通过非磁性层84而反铁磁性耦合。在这种情况下,该合成磁化固定层可以被更加稳固地固定,并且可以实现优越的器件稳定性。在以该第一具体示例结构作为第二磁性膜8A的自旋MOSFET中,反铁磁层7和反铁磁层9需要由彼此不同的材料形成,需要通过为固定磁化方向而执行的退火而将磁场反转180度。
图20B示出第二磁性膜8A的第二具体示例。该第二具体示例的第二磁性膜8A具有依次堆叠的磁化自由层81、非磁性层82、磁化方向固定的铁磁层83以及反铁磁层9,其中铁磁层81由铁磁层811、非磁性层812以及铁磁层813构成。在以第二具体示例结构作为第二磁性膜8A的自旋MOSFET中,反铁磁层7和反铁磁层9可以由相同的材料制成,简单地通过为固定磁化方向而执行的退火,就可以固定第一磁性膜6的反铁磁层以及第二磁性膜8A的铁磁层183的磁化方向。
图21示出当采用图20B所示的第一具体示例结构作为第二磁性膜8A时第一磁性膜6的铁磁层和第二磁性膜8A的铁磁层81、83、85的磁化方向。
在该实施例的自旋MOSFET中,第一磁性膜6的铁磁层的磁化方向平行于铁磁层83的磁化方向,并且用作磁化自由层的铁磁层81具有由铁磁层811、非磁性层812以及铁磁层813形成的合成结构。因此,采用如图2A所示导致正磁阻效应的栅极电压进行写入操作和读取操作。换言之,采用当电子通过沟道3时将电子的自旋方向改变180度的栅极电压。
在本实施例中,铁磁层83的磁化方向具有图21所示的自旋布置,或者与用作第一磁性膜6的磁化固定层的铁磁层的磁化方向相同(平行)的自旋布置。因此,在用作磁化自由层的铁磁层811的自旋方向平行于第一磁性膜6的自旋方向的情况下,自旋极化电子从第一磁性膜6注入到沟道3,从而当自旋极化电子通过沟道3时自旋极化电子的自旋方向旋转180度,并且这些自旋极化电子到达铁磁层811。通过这种方式,该自旋矩施加到铁磁层811。而且,电子通过铁磁层811和813,到达铁磁层83。然后电子被铁磁层83反射,然后经铁磁层813流回到铁磁层811。通过这种方式,自旋矩再次施加到铁磁层811上。因此,该自旋矩被双倍施加到用作磁化自由层上,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。
同时,在用作磁化自由层的铁磁层811的自旋方向反平行于第一磁性膜6的自旋方向的情况下,自旋极化电子从铁磁层83注入到磁化自由层,从而自旋极化电子通过铁磁层813而到达铁磁层811,并且该自旋矩施加到铁磁层811。而且,当电子通过沟道3时,已经到达铁磁层811的电子的自旋方向旋转180度。然后电子到达铁磁层6,然后被铁磁层6反射。当反射的电子通过沟道3时,反射的电子的自旋方向旋转180度。然后电子到达铁磁层811。因此,自旋矩双倍施加到磁化自由层,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。因此,在写入操作时采用导致正磁阻效应的栅极电压,自旋矩被双倍施加到磁化自由层,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。
当在图21所示的自旋布置中执行读取操作时,通过沟道3的电子的自旋方向改变180度。因此,在用作磁化自由层的铁磁层811的自旋方向平行于第一磁性膜6的自旋方向时,沟道3的电阻高于通过沟道3的电子的自旋方向没有变化的情况(其中采用导致负磁阻效应的栅极电压)。这里,铁磁层813的磁化方向反平行于铁磁层83的磁化方向。因此,铁磁层813和83之间的电阻高于铁磁层813的磁化方向平行于铁磁层83的磁化方向的情况。
同时,在用作磁化自由层的铁磁层811的自旋方向反平行于第一磁性膜6的自旋方向的情况下,沟道3的电阻低于通过沟道3的电子的自旋方向没有变化的情况(其中采用导致负磁阻效应的栅极电压)。这里,铁磁层813的磁化方向平行于铁磁层83的磁化方向。因此,铁磁层813和83之间的电阻低于铁磁层813的磁化方向反平行于铁磁层83的磁化方向的情况。
如上所述,由于在本实施例中采用导致正磁阻效应的栅极电压进行读取操作,所以在磁化自由层的磁化方向发生变化的情况下沟道3的电阻与铁磁层813和83之间的总电阻之间的差值要高于采用导致负磁阻效应的栅极电压的情况。该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出值。
如上所述,本实施例提供的自旋MOSFET在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
在本实施例中,非磁性层82可以由和第一实施例的非磁性层82相同的材料制成,即Cu、Ag、Au、AlOx、MgO等等。非磁性层812和84可以由和第一实施例的非磁性层84相同的材料制成,即Ru、Rh、Ir等等。
而且,第一和第二磁性膜6和8A的铁磁层可以由和第一实施例的第一和第二磁性膜6和8相同的材料制成。
在本实施例中,磁化自由层具有由每个都位于非磁性层之间的铁磁层形成的堆叠结构,并且铁磁层被反铁磁性结合。然而,这些铁磁层也可以被铁磁性结合。在这种情况下,采用展现与磁化自由层为单层铁磁层的情况相同的磁阻效应的栅极电压来进行读取操作和写入操作。这一点也适用于下面的实施例。
(第十实施例)
图22是根据本发明的第十实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET和图6所示的第二实施例的自旋MOSFET基本相同,不同之处在于用第二磁性膜8A取代了第二磁性膜8。在第二磁性膜8A中,用合成磁化自由层取代了第二实施例的第二磁性膜8的用作磁化自由层的铁磁层。
图23A示出本实施例的第一磁性膜6A的具体示例结构。该具体示例的第一磁性膜6A具有由合成磁化固定层和反铁磁层6a形成的堆叠结构。该磁化固定层具有由铁磁层61、非磁性层62以及铁磁层63形成的堆叠结构。该反铁磁层6a固定磁化固定层的磁化方向。铁磁层61和铁磁层63经非磁性层62而相互反铁磁性耦合。
图23B示出本实施例的第二磁性膜8A的第一具体示例。第二磁性膜8A包括依次堆叠的磁化方向可变的磁化自由层81、非磁性层82、磁化方向固定的铁磁层83、非磁性层84、磁化方向固定的铁磁层85、非磁性层86、磁化方向固定的铁磁层87以及反铁磁层9,其中磁化自由层81由铁磁层811、非磁性层812以及铁磁层813构成。在该第一具体示例结构中,铁磁层811和铁磁层813经非磁性层812而反铁磁性耦合。
而且,铁磁层83、非磁性层84、铁磁层85、非磁性层86和铁磁层87构成合成磁化固定层,该磁化固定层的磁化方向被反铁磁层9固定。铁磁层83、铁磁层85以及铁磁层87经非磁性层84和非磁性层86而反铁磁性耦合。在这种情况下,可以更加牢固地固定该合成磁化固定层,并且可以实现优越的器件稳定性。在以第一具体示例结构作为第二磁性膜8A的自旋MOSFET中,反铁磁层6a和反铁磁层9需要由彼此不同的材料制成,并且需要通过为固定磁化方向而执行的退火处理来使磁场反转180度。
图23C示出第二磁性膜8A的第二具体示例。第二具体示例的第二磁性膜8A包括依次堆叠的磁化方向可变的磁化自由层81、非磁性层82、磁化方向固定的铁磁层83、非磁性层84、磁化方向固定的铁磁层85以及反铁磁层9,其中磁化自由层81由铁磁层811、非磁性层812以及铁磁层813构成。在该第二具体示例结构中,铁磁层83、非磁性层84、铁磁层85构成合成磁化固定层,该磁化固定层的磁化方向被反铁磁层9固定。而且,铁磁层83和铁磁层85经非磁性层84而反铁磁性耦合。在这种情况下,可以更加牢固地固定该合成磁化固定层,并且可以实现优越的器件稳定性。在以第二具体示例结构作为第二磁性膜8A的自旋MOSFET中,反铁磁层6a和反铁磁层9可以由相同的材料制成,并且通过为固定磁化方向而执行的退火处理,就可以简单地固定第一磁性膜6A的铁磁层61和63以及第二磁性膜8A的铁磁层83和85的磁化方向。
图23D示出第二磁性膜8A的第三具体示例。第三具体示例的第二磁性膜8A包括依次堆叠的磁化方向可变的磁化自由层81、非磁性层82、磁化方向固定的铁磁层83以及反铁磁层9,其中磁化自由层81由铁磁层811、非磁性层812以及铁磁层813构成。在以第三具体示例结构作为第二磁性膜8A的自旋MOSFET中,反铁磁层6a和反铁磁层9需要由彼此不同的材料制成,并且需要通过为固定磁化方向而执行的退火处理来使磁场反转180度。
图24示出在采用图23B所示的第一具体示例结构作为第二磁性膜8A的情况下第一磁性膜6A的铁磁层61和63以及第二磁性膜8A的铁磁层81、83、85和87的磁化方向。
在本实施例的自旋MOSFET中,铁磁层61的磁化方向平行于铁磁层83的磁化方向,并且磁化自由层具有合成结构。因此,采用导致图2A所示的正磁阻效应的栅极电压进行写入操作,这和第九实施例一样。通过这种方式,在写入操作时自旋矩双倍施加到用作磁化自由层上,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。
当执行读取操作时,采用如图2A所示导致正磁阻效应的栅极电压,这和第九实施例一样。通过这种方式,该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出。
如上所述,本实施例提供的自旋MOSFET在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
在本实施例中,非磁性层82可以由和第一实施例的非磁性层82相同的材料制成,即Cu、Ag、Au、AlOx、MgO等等。非磁性层62、812、和84可以由和第一实施例的非磁性层84相同的材料制成,即Ru、Rh、Ir等等。
而且,第一和第二磁性膜6A和8A的铁磁层可以由和第一实施例的第一和第二磁性膜6和8相同的材料制成。
(第十一实施例)
图25是根据本发明的第十一实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET是肖特基自旋MOSFET,和图19所示的第九实施例的自旋MOSFET基本相同,不同之处在于从该结构中去除了隧道绝缘膜4。
因此,本实施例的第二磁性膜8A的具体示例结构具有多层结构,该多层结构具有图20A或20B所示的合成磁化自由层81,类似于第九实施例的第二磁性膜8A。在第二磁性膜8A具有图20A所示的多层结构的情况下,第一磁性膜6的铁磁层和第二磁性膜8A的铁磁层83和85具有图21所示的磁化方向,和第九实施例一样。
和第九实施例一样,采用如图2A所示导致正磁阻效应的栅极电压进行写入操作。通过这种方式,可以减小通过自旋注入导致磁化反向时的反向电流密度。
和第九实施例一样,当执行读取操作时,采用如图2A所示导致正磁阻效应的栅极电压。通过这种方式,该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出。
和第一实施例类似,本实施例提供的自旋MOSFET也可以在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
(第十二实施例)
图26是根据本发明的第十二实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET是肖特基自旋MOSFET,和图22所示的第十实施例的自旋MOSFET基本相同,不同之处在于从该结构中去除了隧道绝缘膜4。
因此,和第十实施例一样,本实施例的第一磁性膜6A的具体示例结构具有图23A所示的多层结构,并且本实施例的第二磁性膜8A的具体示例结构具有图23B、23C或者23D所示的多层结构。在第一磁性膜6A具有图23A所示的多层结构,并且第二磁性膜8A具有图23B所示的多层结构的情况下,第一磁性膜6A的铁磁层61和63和第二磁性膜18的铁磁层81、83、85和87具有图24所示的磁化方向,这和第十实施例是相同的。
和第十实施例一样,采用导致图2A所示的正磁阻效应的栅极电压进行写入操作。通过这种方式,可以减小通过自旋注入导致磁化反向时的反向电流密度。
和第二实施例一样,当执行读取操作时,采用如图2A所示导致正磁阻效应的栅极电压。通过这种方式,该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出。
和第十实施例类似,本实施例提供的自旋MOSFET也可以在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
(第十三实施例)
图27是根据本发明的第十三实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET和图11所示的第五实施例的自旋MOSFET基本相同,不同之处在于用第二磁性膜18A取代了第二磁性膜18。在第二磁性膜18A中,用合成磁化自由层181取代了由单层铁磁层形成的磁化自由层181
如图28A所示,第二磁性膜18A的第一具体示例包括依次堆叠的磁化方向可变的磁化自由层181、非磁性层182、磁化方向固定的铁磁层183、非磁性层184、磁化方向固定的铁磁层185、反铁磁层19,其中磁化自由层181由铁磁层1811、非磁性层1812以及铁磁层1813构成。在该第一具体示例结构中,铁磁层1811、非磁性层1812以及铁磁层1813构成合成磁化自由层181。而且,铁磁层1811和铁磁层1813经非磁性层1812而反铁磁性耦合。
铁磁层183、非磁性层184、铁磁层185构成合成磁化固定层,该磁化固定层的磁化方向被反铁磁层19固定。而且,铁磁层183和铁磁层185经非磁性层184而反铁磁性耦合。在这种情况下,可以更加牢固地固定该合成磁化固定层,并且可以实现优越的器件稳定性。在以第一具体示例结构作为第二磁性膜18A的自旋MOSFET中,反铁磁层7和反铁磁层19可以由相同的材料制成,并且通过为固定磁化方向而执行的退火处理,就可以简单地固定第一磁性膜6的铁磁层以及第二磁性膜18A的铁磁层183的磁化方向。
图28B示出第二磁性膜18A的第二具体示例。第二具体示例的第二磁性膜18A包括依次堆叠的磁化方向可变的铁磁层(磁化自由层)181、非磁性层182、磁化方向固定的铁磁层183以及反铁磁层19。在以第二具体示例结构作为第二磁性膜18A的自旋MOSFET中,反铁磁层7和反铁磁层19需要由彼此不同的材料制成,并且需要通过为固定磁化方向而执行的退火处理来使磁场反转180度。
图29示出在采用图28A所示的第一具体示例结构作为第二磁性膜18A的情况下第一磁性膜6的铁磁层以及第二磁性膜18A的铁磁层181、183和185的磁化方向。
在本实施例的自旋MOSFET中,第一磁性膜6的铁磁层的磁化方向反平行于铁磁层183的磁化方向,并且用作磁化自由层的铁磁层181具有由铁磁层1811、非磁性层1812以及铁磁层1813形成的合成结构。因此,采用导致图2B所示的负磁阻效应的栅极电压进行写入操作和读取操作。换言之,采用当电子通过沟道3时不改变自旋极化电子的自旋方向的栅极电压。
在本实施例中,铁磁层183的磁化方向具有图29所示的自旋布置,或者与用作第一磁性膜6的磁化固定层的铁磁层的磁化方向相反(反平行)的自旋布置。因此,在用作磁化自由层的铁磁层1811的自旋方向平行于第一磁性膜6的自旋方向的情况下,自旋极化电子从第一磁性膜6注入到沟道3,从而自旋极化电子的自旋方向不改变,并且这些自旋极化电子经铁磁层1811到达铁磁层1813。通过这种方式,该自旋矩施加到铁磁层1813。此外,已经通过铁磁层1813并且到达铁磁层1813的电子被铁磁层183反射,然后流回到铁磁层1813。因此,该自旋矩再次施加到铁磁层1813上。因此,该自旋矩被双倍施加到磁化自由层上,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。
同时,在用作磁化自由层的铁磁层1811的自旋方向反平行于第一磁性膜6的自旋方向的情况下,自旋极化电子从铁磁层183注入到磁化自由层,从而自旋极化电子到达铁磁层1813,并且该自旋矩被施加到铁磁层1813。此外,已经到达铁磁层1813的电子然后经铁磁层1811和沟道3而到达铁磁层6,然后被铁磁层6反射。反射的电子通过沟道3和铁磁层1811,然后到达铁磁层1813。因此,自旋矩双倍施加到磁化自由层,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。因此,通过在写入操作时采用导致负磁阻效应的栅极电压,自旋矩被双倍施加到磁化自由层,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。
当在图21所示的自旋布置中执行读取操作时,通过沟道3的电子的自旋方向不改变。因此,在用作磁化自由层的铁磁层1811的自旋方向平行于第一磁性膜6的自旋方向的情况下,沟道3的电阻低于通过沟道3的电子的自旋方向改变的情况(其中采用导致正磁阻效应的栅极电压)。这里,铁磁层1813的磁化方向平行于铁磁层183的磁化方向。因此,铁磁层1813和183之间的电阻低于铁磁层1813的磁化方向反平行于铁磁层183的磁化方向的情况。
同时,在用作磁化自由层的铁磁层1811的自旋方向反平行于第一磁性膜6的自旋方向的情况下,沟道3的电阻高于通过沟道3的电子的自旋方向旋转180度的情况(其中采用导致正磁阻效应的栅极电压)。这里,铁磁层1813的磁化方向反平行于铁磁层183的磁化方向。因此,铁磁层1813和183之间的电阻高于铁磁层1813的磁化方向平行于铁磁层183的磁化方向的情况。
如上所述,由于在本实施例中采用导致负磁阻效应的栅极电压进行读取操作,所以在磁化自由层的磁化方向发生变化的情况下沟道3的电阻与铁磁层1813和183之间的总电阻之间的差值要高于采用导致正磁阻效应的栅极电压的情况。该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出值。
如上所述,本实施例提供的自旋MOSFET在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
在本实施例中,非磁性层182可以由和第一实施例的非磁性层82相同的材料制成,即Cu、Ag、Au、AlOx、MgO等等。非磁性层184可以由和第一实施例的非磁性层84相同的材料制成,即Ru、Rh、Ir等等。
而且,第一和第二磁性膜6和18A的铁磁层可以由和第一实施例的第一和第二磁性膜6和18A相同的材料制成。
(第十四实施例)
图30是根据本发明的第十四实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET和图14所示的第六实施例的自旋MOSFET基本相同,不同之处在于用第二磁性膜18A取代了第二磁性膜18。在第二磁性膜18A中,用合成磁化自由层181取代了由单层铁磁层18形成的磁化自由层181
本实施例的第一磁性膜6A具有由合成磁化固定层和反铁磁层6a形成的堆叠结构。如图31A所示,该磁化固定层具有由铁磁层61、非磁性层62以及铁磁层63形成的堆叠结构,并且该反铁磁层6a固定磁化固定层的磁化方向。铁磁层61和铁磁层63经非磁性层62而相互反铁磁性耦合。
图31B示出本实施例的第二磁性膜18A的第一具体示例。第二磁性膜18A包括依次堆叠的磁化方向可变的磁化自由层181、非磁性层182、磁化方向固定的铁磁层183、非磁性层184、磁化方向固定的铁磁层185、非磁性层186、磁化方向固定的铁磁层187以及反铁磁层19,其中磁化自由层181由铁磁层1811、非磁性层1812以及铁磁层1813构成。
在该第一具体示例结构中,铁磁层1811、非磁性层1812以及铁磁层1813构成磁化自由层181。铁磁层1811和铁磁层1813经非磁性层1812而反铁磁性耦合。
而且,铁磁层183、非磁性层184、铁磁层185、非磁性层186和铁磁层187构成合成磁化固定层,该磁化固定层的磁化方向被反铁磁层19固定。而且,铁磁层183、铁磁层185和铁磁层187经非磁性层184和非磁性层186而反铁磁性耦合。在这种情况下,可以更加牢固地固定该合成磁化固定层,并且可以实现优越的器件稳定性。在以第一具体示例结构作为第二磁性膜18A的自旋MOSFET中,反铁磁层6a和反铁磁层19可以由相同的材料制成。通过为固定磁化方向而执行的退火处理,就可以简单地固定第一磁性膜6A的铁磁层61和63以及第二磁性膜18A的铁磁层183、185和187的磁化方向。
图31C示出第二磁性膜18A的第二具体示例。第二具体示例的第二磁性膜18A包括依次堆叠的磁化方向可变的磁化自由层181、非磁性层182、磁化方向固定的铁磁层183、非磁性层184、磁化方向固定的铁磁层185以及反铁磁层19,其中磁化自由层181由铁磁层1811、非磁性层1812以及铁磁层1813构成。在该第二具体示例结构中,铁磁层183、非磁性层184和铁磁层185构成合成磁化固定层,并且由反铁磁层19来固定该磁化固定层的磁化方向。而且,铁磁层183和铁磁层185经非磁性层184而反铁磁性耦合。在这种情况下,可以更加牢固地固定该合成磁化固定层,并且可以实现优越的器件稳定性。在以第二具体示例结构作为第二磁性膜18A的自旋MOSFET中,反铁磁层6a和反铁磁层19需要由彼此不同的材料制成,并且需要通过为固定磁化方向而执行的退火处理来使磁场反转180度。
图31D示出第二磁性膜18A的第三具体示例。第三具体示例的第二磁性膜18A包括依次堆叠的磁化方向可变的磁化自由层181、非磁性层182、磁化方向固定的铁磁层183以及反铁磁层19,其中磁化自由层181由铁磁层1811、非磁性层1812以及铁磁层1813构成。在以第三具体示例结构作为第二磁性膜18A的自旋MOSFET中,反铁磁层6a和反铁磁层19可以由相同的材料制成,通过为固定磁化方向而执行的退火处理,就可以简单地固定第一磁性膜6A的铁磁层61和63以及第二磁性膜18A的铁磁层183的磁化方向。
图32示出在采用图31B所示的第一具体示例结构作为第二磁性膜18A的情况下第一磁性膜6A的铁磁层61和63以及第二磁性膜18A的铁磁层1811、1812、183、185和187的磁化方向。
在本实施例的自旋MOSFET中,采用导致图2B所示的负磁阻效应的栅极电压进行写入操作,和第十三实施例一样。通过这种方式,自旋矩双倍施加到磁化自由层181上,并且可以减小通过自旋注入导致磁化反向时的反向电流密度。
当执行读取操作时,采用导致如图2B所示的负磁阻效应的栅极电压,和第十三实施例一样。通过这种方式,该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出。
如上所述,本实施例提供的自旋MOSFET在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
在本实施例中,非磁性层182可以由和第一实施例的非磁性层82相同的材料制成,即Cu、Ag、Au、AlOx、MgO等等。非磁性层62、84和86可以由和第一实施例的非磁性层84相同的材料制成,即Ru、Rh、Ir等等。
而且,第一和第二磁性膜6A和18A的铁磁层可以由和第一实施例的第一和第二磁性膜6和8相同的材料制成。
(第十五实施例)
图33是根据本发明的第十五实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET是肖特基自旋MOSFET,和图27所示的第十三实施例的自旋MOSFET基本相同,不同之处在于从该结构中去除了隧道绝缘膜4。
因此,本实施例的第二磁性膜18A的具体示例结构具有图28A或28B所示的多层结构,和第十三实施例的第二磁性膜18A类似。在第二磁性膜18A具有图28A所示的多层结构的情况下,第一磁性膜6的铁磁层6和第二磁性膜18A的铁磁层1811、1813、183和185具有图29所示的磁化方向,这和第十三实施例是相同的。
和第十三实施例一样,采用导致图2B所示的负磁阻效应的栅极电压进行写入操作。通过这种方式,可以减小通过自旋注入导致磁化反向时的反向电流密度。
和第十三实施例一样,当执行读取操作时,采用如图2B所示导致负磁阻效应的栅极电压。通过这种方式,该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出。
和第十三实施例类似,本实施例提供的自旋MOSFET也可以在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
(第十六实施例)
图34是根据本发明的第十六实施例的自旋MOSFET的截面图。本实施例的自旋MOSFET是肖特基自旋MOSFET,和图30所示的第十四实施例的自旋MOSFET基本相同,不同之处在于从该结构中去除了隧道绝缘膜4。
因此,和第十四实施例一样,本实施例的第一磁性膜6A的具体示例结构具有图31A所示的多层结构,并且本实施例的第二磁性膜18A的具体示例结构具有图31B、31C和31D所示的多层结构。在第一磁性膜6A具有图31A所示的多层结构,并且第二磁性膜18具有图31B所示的多层结构的情况下,第一磁性膜6A的铁磁层61和63和第二磁性膜18A的铁磁层1811、1813、183、185和187具有图32所示的磁化方向,这和第十四实施例是相同的。
和第十四实施例一样,采用导致图2B所示的负磁阻效应的栅极电压进行写入操作。通过这种方式,可以减小通过自旋注入导致磁化反向时的反向电流密度。
和第十四实施例一样,当执行读取操作时,采用如图2B所示导致负磁阻效应的栅极电压。通过这种方式,该多层结构的磁阻变化率添加到通过沟道区3的磁阻变化率。因此,大大增加了读取输出。
和第十四实施例类似,本实施例提供的自旋MOSFET也可以在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
(第十七实施例)
图35的部分(a)和部分(b)示出根据本发明的第十七实施例的自旋MOSFET。图35的部分(a)示出位于第一磁性膜6或6A的半导体衬底侧的铁磁层6或61以及第二磁性膜8、8A、18或18A的磁化自由层81或181和磁化固定层的磁化方向。图35的部分(b)是本实施例的自旋MOSFET的截面图。
本实施例的自旋MOSFET具有和第一、第二、第五、第六、第九、第十、第十三和第十四实施例中任一实施例基本相同的结构,不同之处在于第二磁性膜8、8A、18或18A的磁化自由层81或181的磁化方向相对于半导体衬底2的那一侧的第一磁性膜6或6A的铁磁层6或61的磁化方向倾斜0度角至45度角范围内的θ角度。在该结构中,第二磁性膜8、8A、18或18A的磁化自由层81或181的磁化方向还相对于第二磁性膜8、8A、18或18A的磁化固定层的磁化方向倾斜θ角度。
由于第二磁性膜8、8A、18或18A的磁化自由层81或181的磁化方向相对于半导体衬底2的那一侧的第一磁性膜6或6A的铁磁层6或61的磁化方向倾斜0度角至45度角范围内的θ角度,所以可以减小通过自旋注入导致磁化反向时的反向电流密度。
本实施例提供的自旋MOSFET当然也可以在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
通过利用单独制备的布线来感应电流磁场的技术、利用布线感应的自磁场使得读取布线电流流动的技术、或者在等于或者低于阻挡(blocking)温度的温度下将场方向朝期望方向倾斜的技术,来倾斜磁化自由层81或181的磁化(磁矩)方向,其中在上述阻挡温度下,在执行场退火处理以固定磁化固定层的自旋矩时,磁化固定层的磁矩得以固定。
作为本实施例的第一变型例,可以从本实施例的肖特基自旋MOSFET中去除隧道绝缘膜4,如图36的部分(a)和部分(b)所示。
图37的部分(a)和部分(b)示出根据本实施例的第二变型例的自旋MOSFET。本变型例的自旋MOSFET具有和第十七实施例的自旋MOSFET基本相同的结构,不同之处在于,第二磁性膜8、8A、18或18A的膜平面形状是平行四边形。实践中,第二磁性膜8、8A、18或18A可以具有拐角部圆形化的平行四边形形状。
图38的部分(a)和部分(b)示出根据本实施例的第三实施例的自旋MOSFET。本变型例的自旋MOSFET和第二变型例的肖特基自旋MOSFET基本相同,不同之处在于从该结构中去除了隧道绝缘膜4。
图39的部分(a)和部分(b)示出根据本实施例的第四实施例的自旋MOSFET。本变型例的自旋MOSFET的结构和第十七实施例的自旋MOSFET基本相同,不同之处在于第二磁性膜8、8A、18或18A具有六边形形状的膜平面。实践中,第二磁性膜8、8A、18或18A可以具有拐角部圆形化的六边形形状。
图40的部分(a)和部分(b)示出根据本实施例的第五实施例的自旋MOSFET。本变型例的自旋MOSFET和第四变型例的肖特基自旋MOSFET基本相同,不同之处在于从该结构中去除了隧道绝缘膜4。
和第十七实施例类似,第一至第五变型例的每一个都可以进一步减小由于自旋注入导致的磁化反向的电流密度,并且提供的自旋MOSFET通过该自旋反向实现大输出特性。
在本实施例和第一至第五变型例中,第二磁性膜8、8A、18或18A的磁化自由层81或181的磁化方向相对于半导体衬底2的那一侧的第一磁性膜6或6A的铁磁层6或61的磁化方向倾斜0度角至45度角范围内的θ角度。利用该结构,可以降低反向所需的能量势垒,如图41所示。而且,可以增大自旋矩效率,如图42所示。在图41中,Hy表示难以进行自由磁化中的磁化的轴向上的磁场强度,K1表示磁化自由层的单轴各向异性的强度,而MS表示磁化强度。在图41中,((K1/MS)×0.5)和((K1/MS)×1.0)是Hy的值。因此,图41所示的特征曲线图以Hy的值作为参数。从图41所示的特征曲线图可以看到,在第一磁性膜的磁化固定层的自旋相对于第二磁性膜的磁化自由层的自旋成90度角时,自旋反向能量势垒高。因此,Hy的值增大,或者第二磁性膜的磁化自由层的自旋方向相对于第一磁性膜的磁化固定层倾斜,从而降低反向所需的能量势垒,并易于执行反向。特别是,当倾斜角θ处于0至45度(从平行状态开始倾斜)范围内时或者当倾斜角θ处于135至180度(从反平行状态开始倾斜)范围内时,自旋反向能量势垒低。
从图42可以看到,当MR为95%或更高且倾斜角θ处于135至180度(从反平行状态开始倾斜)范围内时,自旋矩强度增加。当倾斜角θ处于0至45度(从平行状态开始倾斜)范围内时,自旋矩强度随倾斜角θ增加而增加,而不管MR的值为多少。总体自旋矩强度由在磁化自由层的磁化方向从反平行状态开始倾斜的情况下获得的值和在磁化自由层的磁化方向从平行状态开始倾斜的情况下获得的值的平均值来表示。MR比值和cos2θ成正比。因此,当倾斜角θ大于45度时,MR比值会变小。因此,倾斜角θ应当优选处于0至45度范围内。
第一至第十七实施例的自旋MOSFET中的每一个都可以通过任意一种传统薄膜形成设备和任意一种精细加工技术,例如溅射技术、汽相沉积技术以及分子束外延技术,形成在预定衬底上。该预定衬底可以是由Si(硅)、Ge(锗)、GsAs(砷化锗)、ZnSe、SiO2(二氧化硅)、Al2O3(氧化铝)、尖晶石、AlN(氮化铝)等等制成的衬底。
(第十八实施例)
接下来,描述实践中用作可重构逻辑电路的简单电路结构。
当实践中利用自旋MOSFET形成可重构逻辑电路时,两个MOSFET(MOSFET 1和MOSFET 2)优选具有共用浮置栅极。
由于可以制作AND电路和OR电路,所以也可以制作例如NOR电路和异或电路的所有其它电路。因此,图43仅示出AND电路和OR电路的示例。如图43所示,本实施例的可重构逻辑电路包括两个自旋MOSFET 30和32,它们均具有和第一至第十七实施例中任何一个基本相同的结构,不同之处在于在栅极绝缘膜10和栅电极12之间设置浮置栅极(未示出)和极间绝缘膜。自旋MOSFET 30是p型MOSFET或者是利用n型衬底作为半导体衬底2的MOSFET。自旋MOSFET 32是n型MOSFET或者是利用p型衬底作为半导体衬底2的MOSFET。MOSFET 30和32的浮置栅极相互连接,MOSFET 30的源极连接到电源Vinp,而MOSFET 32的源极接地。MOSFET 30的漏极连接到MOSFET 32的漏极。来自连接到MOSFET 30和32的节点的输出V1输入到反相器40,反相器40的输出是本实施例的逻辑电路的输出Vout。
通过这种方式,形成AND电路和OR电路。在浮置栅极电压Vfg是MOSFET 30的栅极输入A和MOSFET 32的栅极输入B之和的1/2的情况下,如图44所示,当源极和漏极的靠近半导体衬底2的铁磁层的自旋矩在平行状态(P)和反平行状态(AP)之间切换时,输出电压Y在“1”和“0”之间切换。
图45示出在MOSFET 32的源极和漏极的靠近半导体衬底2的铁磁层的自旋矩处于AP(反平行)状态的情况下,浮置栅极的电位Vfg、连接到MOSFET 30和32的节点的电位V1以及逻辑电路的输出Vout相对于MOSFET 30和32的栅电极的输入A和B的值。图46示出在MOSFET 32的源极和漏极的靠近半导体衬底2的铁磁层的自旋矩处于P(平行)状态的情况下,浮置栅极的电位Vfg、连接到MOSFET 30和32的节点的电位V1以及逻辑电路的输出Vout相对于MOSFET 30和32的栅电极的输入A和B的值。如图45和46所示,当MOSFET 32的源极和漏极的靠近半导体衬底2的铁磁层的自旋矩处于反平行状态时,逻辑电路变成AND电路。当该自旋矩处于平行状态时,逻辑电路变成OR电路。因此,通过执行重新编程以改变漏极的铁磁层的自旋矩,就可以重构该逻辑电路。因此,可以获得可重构逻辑电路。
在形成AND电路和OR电路的情况下,可以所有晶体管都是自旋MOSFET,但是也可以是仅仅一些晶体管采用自旋MOSFET。在利用第一至第十七实施例的自旋MOSFET之一形成两个晶体管之一(例如,MOSFET 32)而可以利用没有包含磁性材料的传统p-MOSFET 34形成另一个晶体管的情况下,如图47所示,将自旋MOSFET 32的源极和漏极的靠近半导体衬底2的铁磁层的自旋矩控制为平行状态和反平行状态。通过这种方式,可以获得上述相同结果。
同样,如图48所示,可以切换n型MOSFET 32和p型MOSFET30的连接,并且可以不采用反相器40。通过这种方式,可以将p型MOSFET 30的源极和漏极的靠近半导体衬底2的铁磁层的自旋矩控制为平行状态和反平行状态。因此,可以获得上述相同效果。
当将上述逻辑电路付诸实际应用时,该结构还包括用于从自旋MOSFET读取信息的栅极电压控制电路、控制读出电流的读出电流控制器件电路、写入电流控制电路、驱动器和消能器(sinker)。
(第十九实施例)
现在参照图54至56,描述根据本发明的第十九实施例的自旋MOSFET。本实施例的自旋MOSFET的结构和图3所示的第一实施例的自旋MOSFET基本相同,不同之处在于用第一磁性膜16取代了第一磁性膜6,并用第二磁性膜28取代了第二磁性膜8(参见图54)。利用磁化方向固定的半金属铁磁层161和铁磁层162来形成第一磁性膜16。利用用作磁化自由层的半金属铁磁层281、隧道绝缘膜282、磁化固定层283以及反铁磁层29来形成第二磁性膜28。利用半金属铁磁层2831和铁磁层2832来形成磁化固定层283(图55)。半金属铁磁层161和磁化固定层283的磁化方向彼此平行(沿同一方向延伸),如图56所示。
由于第一磁性膜16包括半金属铁磁层161,所以在本实施例中,由合金制成的铁磁层162位于半金属铁磁层161和反铁磁层7之间。而且,由于第二磁性膜28的磁化固定层283包括半金属铁磁层2831,所以由合金制成的铁磁层2832位于半金属铁磁层2831和反铁磁层29之间。用于铁磁层162和2832的材料是CoFe或者包含Co、Fe和Ni中至少两种元素的合金。
在本实施例中,第二磁性膜28具有堆叠结构,该堆叠结构由半金属铁磁层281、隧道绝缘膜282、半金属铁磁层2831构成。因此,在磁化自由层281的自旋相对于半金属铁磁层161的自旋的关系从“平行”变成“反平行”时,上述堆叠结构的自旋相关导通添加到通过沟道长度的自旋相关导通,因此,获得大漏电流差。半金属铁磁层281可以具有堆叠结构,该堆叠结构包括半金属铁磁层、体心立方晶格金属以及半金属铁磁层。用于体心立方晶格金属的示例材料包括Cr、Fe、V以及这些材料的合金(例如Cr-Fe合金、Fe-V合金以及Cr-V合金)。
半金属铁磁层优选由全Heusler合金制成。更具体而言,实现最大漏电流差的合成物是Co2FeSi1-xAlx。相对比例x优选为0.1至0.9范围内。在该范围中,室温下的磁阻具有最大值,并且MR比率示出对电压的低依赖性,这是优选的。全Heusler合金是具有组成A2BC的合金,其中组成元素为A、B和C。全Heusler合金具有DO3结构。例如,当元素A为Co(钴),元素B为Fe(铁),而元素C为Si和Al中至少一种时,全Heusler合金可以表示为Co2FeSi1-xAlx。半Heusler合金是具有组成ABC的合金,其中组成元素为A、B和C。半Heusler合金具有DO3结构。
在上述每个实施例中,隧道绝缘膜4可以是包含Al2O3(氧化铝)或MgO(氧化镁)的氧化物膜。特别是,在采用MgO作为隧道绝缘膜4的情况下,形成在隧道绝缘膜4上且利用全Heusler合金形成的磁性层161和281可以通过外延生长来形成,以具有优越的磁特性。
半导体衬底2可以利用例如Si或Ge的半导体形成,或者可以利用例如GaAs或ZnSe的化合物半导体形成。而且,半导体衬底2可以具有用利用IV族半导体例如Si或者Ge形成的表面、或者用III-V族或者II-VI族化合物半导体例如GaAs或者ZnSe形成的表面。
和第一实施例类似,本实施例提供的自旋MOSFET也可以在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
图57示出根据本实施例的变型例的肖特基自旋MOSFET。在该肖特基自旋MOSFET中,去除了半导体衬底2与第一和第二磁性膜16和28之间的隧道绝缘膜4。本变型例也可以实现和本实施例相同的效果。
(第二十实施例)
现在参照图58至60,描述根据本发明的第二十实施例的自旋MOSFET。本实施例的自旋MOSFET的结构和图54所示的第十九实施例的自旋MOSFET基本相同,不同之处在于用由铁磁层1621、非磁性层1622和铁磁层1623构成的堆叠结构取代了第一磁性膜16的铁磁层162,并且利用磁化固定层28a3取代了第二磁性膜28的磁化固定层283(参见图58和59)。磁化固定层28a3包括磁化方向固定的半金属铁磁层28a31、以及由堆叠结构形成的磁性膜28a32,该堆叠结构由铁磁层28a321、非磁性层28a322以及铁磁层28a323构成。半金属铁磁层161和半金属铁磁层28a31的磁化方向彼此反平行(相反),如图60所示。
用于铁磁层1621、铁磁层1623、铁磁层28a321和铁磁层28a323的材料是CoFe或包含Co、Fe和Ni中至少两种元素的合金,和第十九实施例一样。用于非磁性层1622和28a322的材料可以例如是Ru。
在本实施例中,第二磁性膜28也具有由半金属铁磁层281、隧道绝缘膜282和半金属铁磁层28a31构成的堆叠结构。因此,在作为磁化自由层的半金属铁磁层281的自旋相对于半金属铁磁层161的自旋的关系从“平行”变成“反平行”时,上述堆叠结构的自旋相关导通添加到通过沟道长度的自旋相关导通,因此,获得大漏电流差。半金属铁磁层281可以具有由半金属铁磁层、体心立方晶格金属以及半金属铁磁层构成的堆叠结构。
半金属铁磁层优选由全Heusler合金制成,和第十九实施例一样。更具体而言,实现最大漏电流差的合成物是Co2FeSi1-xAlx。相对比例x优选为0.1至0.9范围内。在该范围中,室温下的磁阻具有最大值,并且MR比率示出对电压的低依赖性,这是优选的。
和第十九实施例类似,本实施例提供的自旋MOSFET也可以在低电流密度下执行自旋反向并且通过该自旋反向实现大输出特性。
图61示出根据本实施例的变型例的肖特基自旋MOSFET。在该肖特基自旋MOSFET中,去除了半导体衬底2与第一和第二磁性膜16和28之间的隧道绝缘膜4。本变型例也可以实现和本实施例相同的效果。
示例
现在作为示例更加详细地描述本发明的上述实施例。
(第一示例)
首先,制作根据第二或第四实施例的自旋MOSFET作为本发明的自旋MOSFET的第一示例。
用于制造该自旋MOSFET的步骤和用于制造传统MOSFET的步骤基本相同,不同之处在于用于形成源漏极的步骤。下面,将按照制造步骤的顺序来描述该自旋MOSFET的结构。
首先,通过汽相生长技术来生长硅烷和氨,从而在硅衬底2或者SiO衬底2上形成Si3N4膜(未示出)。然后在源极、栅极氧化物膜和漏极的形成区域中执行PEP(光刻过程)。更具体而言,用光致抗蚀剂(未示出)作掩模,对Si3N4膜执行蚀刻。利用Si3N4膜作为掩模,对源极、栅极氧化物膜和漏极的形成区域外部的自然氧化物膜(SiOx)执行蚀刻。在通过蚀刻过程去除源极、栅极氧化物膜和漏极的形成区域外部的自然氧化物膜(SiOx)之后,在暴露的Si上形成用于分离器件的厚场(field)氧化物膜40。用磷酸去除源极、栅极氧化物膜和漏极的形成区域中残留的Si3N4膜,并且用氢氟酸去除自然氧化物膜(SiOx)。然后通过热氧化技术生长例如由SiOx制成的栅极绝缘膜10,并且通过汽相生长技术在栅极绝缘膜10上沉积含导电杂质的多晶硅膜。然后对该多晶硅膜进行光刻加工,从而形成栅电极12。用该栅电极12作为掩模,通过氟RIE过程去除位于源极和漏极区域中的栅极绝缘膜10,并制作出如图49A所示的结构。
然后,彼此独立地形成将成为源极和漏极的第一磁性膜6A和第二磁性膜8。在制作第二实施例的自旋MOSFET的情况下,例如,在形成由MgO制成的隧道绝缘膜之后,通过具有高方向性的溅射工艺,堆叠由CoFeB制成的铁磁层61、由Ru制成的非磁性层62、由CoFe制成的铁磁层63以及由IrMn制成的反铁磁层6a,从而形成第一磁性膜6A。在形成由MgO制成的隧道绝缘膜4之后,通过具有高方向性的溅射工艺,堆叠由CoFeB制成的铁磁层81、由MgO制成的非磁性层82、由CoFeB制成的铁磁层83、由Ru制成的非磁性层84、由CoFe制成的铁磁层85、由Ru制成的非磁性层86、由CoFe制成的铁磁层87以及由IrMn制成的反铁磁层9,从而形成第二磁性膜8。
在制作第四实施例的自旋MOSFET的情况下,在将成为源极和漏极区域的区域中形成Fe膜之后,通过退火引发的固相扩散形成Fe3Si膜。该Fe3Si膜用作第一磁性膜6A的铁磁层61和第二磁性膜8的铁磁层81。之后,通过具有高方向性的溅射工艺,在Fe3Si制成的铁磁层61上堆叠由Ru制成的非磁性层62、由CoFe制成的铁磁层63以及由IrMn制成的反铁磁层6a,从而形成第一磁性膜6A。通过具有高方向性的溅射工艺,在Fe3Si制成的铁磁层81上堆叠由MgO制成的非磁性层82、由CoFeB制成的铁磁层83、由Ru制成的非磁性层84、由CoFe制成的铁磁层85、由Ru制成的非磁性层86、由CoFe制成的铁磁层87以及由IrMn制成的反铁磁层9,从而形成第二磁性膜8。
在通过这种方式形成第一磁性膜6A和第二磁性膜8之后,利用具有高方向性的溅射设备形成多晶硅电极52,从而制作出如图49B所示的结构。然后形成层间绝缘膜和接触孔,并形成铝布线作为测量电极。当沿铁磁层的长轴方向(易磁化轴方向)感应出磁场时,在该磁场中执行退火处理。
图50示出在第二实施例和第四实施例的自旋MOSFET中漏极电流与源漏极电压的依赖关系,其中读取时栅极电压Vgate为0.4伏。在图50中,IDrain AP表示当第一磁性膜6A的铁磁层61和第二磁性膜8的铁磁层81的自旋方向处于反平行状态时观测到的漏极电流,而IDrain P表示当第一磁性膜6A的铁磁层61和第二磁性膜8的铁磁层81的自旋方向处于平行状态时观测到的漏极电流。
虽然图中未示出,但是很明显,在栅极电压Vgate为0.8伏的情况下,如果在第二实施例的结构中源漏极电压为1V或更高,而在第四实施例的结构中为1.1伏或更高,则可以恒定地、重复地观测到自旋注入写入操作。这里,电流密度分别低至2.1×106A/cm2和2.3×106A/cm2
从图50可以清楚看到,读取特性显示出,当第一磁性膜6A的铁磁层61和第二磁性膜8的铁磁层81的自旋方向处于平行状态时观测到的漏极电流不同于当第一磁性膜6A的铁磁层61和第二磁性膜8的铁磁层81的自旋方向处于反平行状态时观测到的漏极电流。而且,施加栅极电压具有放大效果。因此,可以实现用于可重构逻辑电路的自旋MOSFET的操作。
(第二示例)
制作根据第六实施例或第八实施例的自旋MOSFET作为本发明的自旋MOSFET的第二示例。
直到形成源漏极之前,以和第一示例基本相同的方式制作该自旋MOSFET。如果将制作第六实施例的自旋MOSFET,则彼此独立地形成将成为源极和漏极的第一磁性膜6A和第二磁性膜18。在形成由MgO制成的隧道绝缘膜4之后,通过具有高方向性的溅射工艺,堆叠由CoFeB制成的铁磁层61、由Ru制成的非磁性层62、由CoFe制成的铁磁层63以及由IrMn制成的反铁磁层6a,从而形成第一磁性膜6A。在形成由MgO制成的隧道绝缘膜4之后,通过具有高方向性的溅射工艺,堆叠由CoFeB制成的铁磁层181、由MgO制成的非磁性层182、由CoFeB制成的铁磁层183、由Ru制成的非磁性层184、由CoFe制成的铁磁层185、由Ru制成的非磁性层186、由CoFe制成的铁磁层187以及由IrMn制成的反铁磁层19,从而形成第二磁性膜18。
在将制作第八实施例的自旋MOSFET的情况下,在形成Fe膜之后,通过退火引发的固相扩散在源漏极形成区域中形成作为第一磁性膜6A的铁磁层61和第二磁性膜8的铁磁层181的Fe3Si膜。之后,通过具有高方向性的溅射工艺,在由Fe3Si形成的铁磁层61上堆叠由Ru制成的非磁性层62、由CoFe制成的铁磁层63以及由IrMn制成的反铁磁层6a,从而形成第一磁性膜6A。通过具有高方向性的溅射工艺,在由Fe3Si制成的铁磁层181上堆叠由MgO制成的非磁性层182、由CoFeB制成的铁磁层183、由Ru制成的非磁性层184、由CoFe制成的铁磁层185、由Ru制成的非磁性层186、由CoFe制成的铁磁层187以及由IrMn制成的反铁磁层19,从而形成第二磁性膜18。
在通过这种方式形成第一磁性膜6A和第二磁性膜18之后,利用具有高方向性的溅射设备形成由多晶硅制成的多晶硅电极52,从而制作出如图49B所示的结构。然后形成层间绝缘膜和接触孔,并且形成铝布线作为测量电极。当沿铁磁层的长轴方向感应出磁场时,在该磁场中执行退火处理。
图51示出在第六实施例和第八实施例的自旋MOSFET中漏极电流与源漏极电压的依赖关系,其中读取时栅极电压Vgate为0.8伏。在图51中,IDrain AP表示当第一磁性膜6A的铁磁层61和第二磁性膜18的铁磁层181的自旋方向处于反平行状态时观测到的漏极电流,而IDrain P表示当第一磁性膜6A的铁磁层61和第二磁性膜18的铁磁层181的自旋方向处于平行状态时观测到的漏极电流。
虽然图中未示出,但是很明显,在栅极电压Vgate为1.2伏的情况下,如果在第六实施例的结构中源漏极电压为1.2V或更高以及在第八实施例的结构中为1.3伏或更高,则可以恒定地、重复地观测到自旋注入写入操作。这里,电流密度分别低至2.5×106A/cm2和2.6×106A/cm2
从图51可以清楚看到,读取特性显示出,当第一磁性膜6A的铁磁层61和第二磁性膜18的铁磁层181的自旋方向处于平行状态时观测到的漏极电流不同于当第一磁性膜6A的铁磁层61和第二磁性膜18的铁磁层181的自旋方向处于反平行状态时观测到的漏极电流。而且,施加栅极电压具有放大效果。因此,可以实现用于可重构逻辑电路的自旋MOSFET的操作。
(第三示例)
制作根据第十实施例或第十二实施例的自旋MOSFET作为本发明的自旋MOSFET的第三示例。
以和第一和第二示例相同的方式制造该自旋MOSFET。为了形成第十实施例的第一磁性膜6A,在由MgO制成的隧道绝缘膜4上依次堆叠由CoFeB制成的铁磁层61、由Ru制成的非磁性层62、由CoFe制成的铁磁层63以及由IrMn制成的反铁磁层6a。为了形成第二磁性膜8A,在由MgO制成的隧道绝缘膜4上依次堆叠由CoFeB制成的铁磁层811、由Ru制成的非磁性层812、由CoFeB制成的铁磁层813、由MgO制成的非磁性层82、由CoFeB制成的铁磁层83、由Ru制成的非磁性层84、由CoFe制成的铁磁层85、由Ru制成的非磁性层86、由CoFe制成的铁磁层87以及由IrMn制成的反铁磁层9。
在将制作第十二实施例的自旋MOSFET的情况下,在形成Fe膜之后,通过退火引发的固相扩散形成Fe3Si膜,该Fe3Si膜用作第一磁性膜6A的铁磁层61和第二磁性膜8A的铁磁层811。之后,在由Fe3Si制成的铁磁层61上依次堆叠由Ru制成的非磁性层62、由CoFe制成的铁磁层63以及由IrMn制成的反铁磁层6a,从而形成第一磁性膜6A。在由Fe3Si制成的铁磁层811上依次堆叠由Ru制成的非磁性层812、由CoFeB制成的铁磁层813、由MgO制成的非磁性层82、由CoFeB制成的铁磁层83、由Ru制成的非磁性层84、由CoFe制成的铁磁层85、由Ru制成的非磁性层86、由CoFe制成的铁磁层87以及由IrMn制成的反铁磁层9,从而形成第二磁性膜8A。
在通过这种方式形成第一磁性膜6A和第二磁性膜8A之后,利用具有高方向性的溅射设备形成多晶硅电极52,从而制作出如图49B所示的结构。然后形成层间绝缘膜和接触孔,并且形成铝布线作为测量电极。当沿铁磁层的长轴方向(易磁化轴方向)感应出磁场时,在该磁场中执行退火处理。
图52示出在第十实施例和第十二实施例的自旋MOSFET中漏极电流与源漏极电压的依赖关系,其中读取时栅极电压Vgate为0.6伏。在图52中,IDrain AP表示当第一磁性膜6A的铁磁层61和第二磁性膜8A的铁磁层811的自旋方向处于反平行状态时观测到的漏极电流,而IDrain P表示当第一磁性膜6A的铁磁层61和第二磁性膜8A的铁磁层811的自旋方向处于平行状态时观测到的漏极电流。
虽然图中未示出,但是很明显,在栅极电压Vgate为1.4伏的情况下,如果在第十实施例的结构中源漏极电压为1.3V或更高以及在第十二实施例的结构中为1.5伏或更高,则可以恒定地、重复地观测到自旋注入写入操作。这里,电流密度分别低至2.9×106A/cm2和2.8×106A/cm2
从图52可以清楚看到,读取特性显示出,当第一磁性膜6A的铁磁层61和第二磁性膜8A的铁磁层811的自旋方向处于平行状态时观测到的漏极电流不同于当第一磁性膜6A的铁磁层61和第二磁性膜8A的铁磁层811的自旋方向处于反平行状态时观测到的漏极电流。而且,施加栅极电压具有放大效果。因此,可以实现用于可重构逻辑电路的自旋MOSFET的操作。
(第四示例)
现在描述本发明的自旋MOSFET的第四示例。在第四示例的自旋MOSFET中,第一和第二磁性膜具有第二实施例或第十实施例的多层堆叠结构,并且第二磁性膜8或8A的磁化自由层的膜平面形状是图37所示的第十七实施例的第二变型例那样的平行四边形。而且,磁化自由层的自旋矩方向相对于用作磁化固定层的第一磁性膜6a的铁磁层61的自旋方向倾斜θ角度。
用于制造该自旋MOSFET和该自旋MOSFET的多层结构的步骤和第一实施例或第三实施例的步骤相同。
在该实施例中,很明显,在栅极电压Vgate为0.8伏的情况下,如果将具有第二实施例的多层堆叠结构的自旋MOSFET中的源漏极电压设定为0.8伏或更高,则可以恒定地、重复地观测到自旋注入写入操作。这里,电流密度是1.6×106A/cm2。还很明显的是,在栅极电压Vgate为1.4伏的情况下,如果将具有第十实施例的多层堆叠结构的自旋MOSFET中的源漏极电压设定为0.9伏或更高,则可以恒定地、重复地观测到自旋注入写入操作。这里,电流密度是2.2×106A/cm2。因此,显然该反向电流密度低于第一和第三实施例。
图53示出在第二实施例和第十实施例的自旋MOSFET中漏极电流与源漏极电压的依赖关系,其中读取时栅极电压Vgate为0.6伏。在图53中,在具有第二实施例的多层堆叠结构的自旋MOSFET中,IDrain 1表示当第一磁性膜6A的铁磁层61和第二磁性膜8的铁磁层81的自旋方向处于反平行状态时观测到的漏极电流,而IDrain 2表示当第一磁性膜6A的铁磁层61和第二磁性膜8的铁磁层81的自旋方向处于平行状态时观测到的漏极电流。在具有第十实施例的多层堆叠结构的自旋MOSFET中,IDrain 1表示当第一磁性膜6A的铁磁层61和第二磁性膜8A的铁磁层811的自旋方向处于平行状态时观测到的漏极电流,而IDrain 2表示在具有第二实施例的多层结构的自旋MOSFET中当第一磁性膜6A的铁磁层61和第二磁性膜8A的铁磁层811的自旋方向处于反平行状态时观测到的漏极电流。
从图53可以清楚看到,读取特性显示出,当第一磁性膜6A的铁磁层61和第二磁性膜8的铁磁层81或者第二磁性膜8A的铁磁层811的自旋方向处于平行状态时观测到的漏极电流不同于当第一磁性膜6A的铁磁层61和第二磁性膜8的铁磁层81或者第二磁性膜8A的铁磁层811的自旋方向处于反平行状态时观测到的漏极电流。而且,施加栅极电压具有放大效果。因此,可以实现用于可重构逻辑电路的自旋MOSFET的操作。
在该示例中,还制作具有如图39所示六边形膜平面形状的磁化自由层的自旋MOSFET,并实施试验。结果是,自旋注入之后反向电流密度减小,和该示例一样。
(第五、第六、第七示例)
接下来,制作图19所示的第十九实施例的自旋MOSFET作为本发明的第五示例,图58所示的第二十实施例的自旋MOSFET作为第六和第七示例。
在第五示例中,为了形成第一磁性膜16,通过具有高方向性的溅射技术,在由MgO制成的隧道绝缘膜4上形成由Co2FeSi0.5Al0.5制成的铁磁层161和由CoFe制成的铁磁层162。然后在第一磁性膜16上,通过具有高方向性的溅射技术形成由IrMn制成的反铁磁层7。为了形成第二磁性膜28,通过具有高方向性的溅射技术,在由MgO制成的隧道绝缘膜4上,依次堆叠由Co2FeSi0.5Al0.5制成的磁化自由层281、由MgO制成的隧道绝缘膜282、由Co2FeSi0.5Al0.5制成的铁磁层2831、由CoFe制成的铁磁层2832以及由IrMn制成的反铁磁层29。然后利用具有高方向性的溅射设备形成多晶硅电极。然后形成层间绝缘膜和接触孔,并且形成铝布线作为测量电极。当沿磁性层的长轴方向(易磁化轴方向)感应出磁场时,在该磁场中执行退火处理。通过这种方式,形成第五示例的自旋MOSFET。
在第六示例中,为了形成第一磁性膜16,通过具有高方向性的溅射技术,在由MgO制成的隧道绝缘膜4上依次形成由Co2FeSi0.4Al0.6制成的铁磁层161、由CoFe制成的铁磁层1621、由Ru制成的非磁性层1622以及由CoFe制成的铁磁层1623。为了形成第二磁性膜28,通过具有高方向性的溅射技术,在由MgO制成的隧道绝缘膜4上,依次堆叠由Co2FeSi0.4Al0.6制成的磁化自由层281、由MgO制成的隧道绝缘膜282、由Co2FeSi0.4Al0.6制成的铁磁层28a31、由CoFe制成的铁磁层28a321、由Ru制成的非磁性层28a322、由CoFe制成的铁磁层28a323以及由IrMn制成的反铁磁层29。然后利用具有高方向性的溅射设备形成多晶硅电极。然后形成层间绝缘膜和接触孔,并且形成铝布线作为测量电极。当沿磁性层的长轴方向(易磁化轴方向)感应出磁场时,在该磁场中执行退火处理。通过这种方式,制作出第六示例的自旋MOSFET。
在第七示例中,为了形成第一磁性膜16,通过具有高方向性的溅射技术,在由MgO制成的隧道绝缘膜4上依次形成由Co2FeSi0.6Al0.4制成的铁磁层161、由CoFe制成的铁磁层1621、由Ru制成的非磁性层1622以及由CoFe制成的铁磁层1623,并且通过具有高方向性的溅射技术在它们上面形成由IrMn制成的反铁磁层7。为了形成第二磁性膜28,通过具有高方向性的溅射技术,在由MgO制成的隧道绝缘膜4上,依次堆叠由Co2FeSi0.6Al0.4制成的磁化自由层281、由MgO制成的隧道绝缘膜282、由Co2FeSi0.6Al0.4制成的铁磁层28a31、由CoFe制成的铁磁层28a321、由Ru制成的非磁性层28a322、由CoFe制成的铁磁层28a323以及由IrMn制成的反铁磁层29。然后利用具有高方向性的溅射设备形成多晶硅电极。然后形成层间绝缘膜和接触孔,并且形成铝布线作为测量电极。当沿磁性层的长轴方向(易磁化轴方向)感应出磁场时,在该磁场中执行退火处理。通过这种方式,制作出第七示例的自旋MOSFET。因此,第六示例和第七示例基本相同,不同之处在于在半金属铁磁层161、281和28a31中硅和铝的相对比例相互颠倒。
利用第五至第七示例的每个自旋MOSFET,很明显,在栅极电压为1.2伏的情况下,如果源漏极电压设定为1.1伏或更高,则可以恒定地、重复地观测到自旋注入写入操作。这里,第五至第七示例的自旋MOSFET的电流密度分别低至1.23×106A/cm2、1.25×106A/cm2和1.25×106A/cm2。从图62可以清楚看到,读取特性显示出,当源极和漏极的自旋方向处于平行状态时观测到的漏极电流不同于当源极和漏极的自旋方向处于反平行状态时观测到的漏极电流。而且,施加栅极电压具有放大效果。因此,可以实现用于可重构逻辑电路的自旋MOSFET的操作。
在每个上述实施例中,当磁性材料的导电性和半导体的导电性大不相同时,会出现电导失配的问题,从而导致自旋极化饱和并且不能将自旋引入到半导体中。为了解决该问题,优选的是,在例如Si、Ge和GaAs的半导体中注入离子,并且以和普通MOSFET相同的方式形成p/n结。
在这种情况下,优选的是,在半导体的磁性材料界面或者隧道势垒界面周围以高浓度注入离子,以便隔离(n+或p+)离子。例如,在第一实施例的自旋MOSFET中,如图63那样设置n+型区和n型区(n型自旋MOSFET),或者如图64那样设置p+型区和p型区(p型自旋MOSFET)。
我们发现,可以将自旋引入到上述结构中。
特别是,优选将用作p+离子的B(硼)离子或者用作n+离子的P(磷)或As(砷)离子注入到使用Si或Ge半导体衬底的n型或p型MOSFET中。在采用GaAs的情况下,通常优选n型MOSFET,因为它内部的迁移率(mobility)更大,并且在这种情况下,通常掺杂Si。还优选将要离子注入到n+或p+部分的元素的加速设置为20KeV或更低,并且优选以高浓度注入离子。在离子注入之后,在N2气氛(如果采用Si,则在1000摄氏度-1100摄氏度下,如果采用Ge,则在400摄氏度-500摄氏度下)下执行RTA。在采用GaAs的情况下,在300摄氏度-600摄氏度下,在As气氛中执行RTA,或者当执行沉积时掺杂Si。在每种情况下,都可以观测到优越的自旋相关导通。
如上所述,本发明的每个实施例中的自旋MOSFET都可以以低电流密度执行自旋反向,并且通过该自旋反向获得大输出特性。在工业应用中,这种自旋MOSFET是非常有益的。
以上作为具体示例说明了本发明的实施例。然而,本发明不限于这些具体示例。例如,本领域技术人员可以容易地选择适用于半导体的其它具体材料来形成磁阻效应器件、用作源极和漏极的铁磁层、绝缘膜、反铁磁层、非磁性金属层以及电极。而且,可以任意调节膜厚、形状和尺寸。可以获得和上述实施例相同效果的任何结构都应当被视为落在本发明的范围之内。
同样地,根据本发明的任何实施例的自旋MOSFET的部件的结构、材料、形状和尺寸都可以由本领域技术人员任意调节,从而可以实现和本发明的上述实施例相同的效果。
而且,本领域技术人员可以对本发明的上述实施例的任何自旋MOSFET的结构进行变型,以便形成可重构逻辑电路,这种可重构逻辑电路落入本发明的范围之内。

Claims (57)

1.一种自旋MOSFET,包括:
半导体衬底;
第一磁性膜,该第一磁性膜形成在该半导体衬底上且包括第一铁磁层,该第一铁磁层的磁化方向固定;
第二磁性膜,该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开,并且包括磁化自由层、第一非磁性层以及磁化固定层,其中该第一非磁性层是隧道绝缘体且设置在该磁化自由层上,该磁化固定层设置在该第一非磁性层上,该磁化自由层的磁化方向可变,而该磁化固定层的磁化方向固定;
栅极绝缘膜,该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上;以及
形成在该栅极绝缘膜上的栅电极。
2.根据权利要求1所述的自旋MOSFET,其中该磁化自由层包括包含第二铁磁层、第二非磁性层以及第三铁磁层的堆叠结构,并且第二和第三铁磁层相互反铁磁性耦合。
3.根据权利要求1所述的自旋MOSFET,其中第一反铁磁层设置在第一磁性膜上,并且第二反铁磁层设置在该磁化固定层上。
4.根据权利要求3所述的自旋MOSFET,其中第一和第二反铁磁层由彼此不同的材料制成。
5.根据权利要求1所述的自旋MOSFET,其中第一磁性膜包括包含第一铁磁层、第二非磁性层和第二铁磁层的堆叠结构,并且第一和第二铁磁层相互反铁磁性耦合。
6.根据权利要求1所述的自旋MOSFET,其中该磁化固定层包括包含第二铁磁层、第二非磁性层以及第三铁磁层的堆叠结构,并且第二和第三铁磁层相互反铁磁性耦合。
7.根据权利要求1所述的自旋MOSFET,其中隧道绝缘膜设置在该导体衬底与该第一和第二磁性膜之间。
8.根据权利要求1所述的自旋MOSFET,其中该磁化自由层的磁化方向相对于第一铁磁层的磁化方向倾斜大于0度但等于或小于45度的角度。
9.根据权利要求8所述的自旋MOSFET,其中第二磁性膜的膜平面形状为平行四边形。
10.根据权利要求8所述的自旋MOSFET,其中第二磁性膜的膜平面形状为六边形。
11.根据权利要求1所述的自旋MOSFET,其中该半导体衬底具有由IV族半导体或者III-V或II-VI族化合物半导体形成的表面。
12.一种自旋MOSFET,包括:
半导体衬底;
第一磁性膜,该第一磁性膜形成在该半导体衬底上且包括第一铁磁层,该第一铁磁层的磁化方向固定;
第二磁性膜,该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开,并且包括磁化自由层、第一非磁性层以及磁化固定层,其中该第一非磁性层设置在该磁化自由层上,该磁化固定层设置在该第一非磁性层上,该磁化自由层的磁化方向可变,而该磁化固定层的磁化方向固定且反平行于该第一铁磁层的磁化方向;
栅极绝缘膜,该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上;以及
形成在该栅极绝缘膜上的栅电极,
当执行写入操作时施加导致负磁阻效应的栅极电压,当执行读取操作时施加导致正磁阻效应的栅极电压。
13.根据权利要求12所述的自旋MOSFET,其中第一反铁磁层设置在第一磁性膜上,并且第二反铁磁层设置在该磁化固定层上。
14.根据权利要求13所述的自旋MOSFET,其中第一和第二反铁磁层由彼此不同的材料制成。
15.根据权利要求12所述的自旋MOSFET,其中第一磁性膜包括包含第一铁磁层、第二非磁性层和第二铁磁层的堆叠结构,并且第一和第二铁磁层相互反铁磁性耦合。
16.根据权利要求12所述的自旋MOSFET,其中该磁化固定层包括包含第二铁磁层、第二非磁性层以及第三铁磁层的堆叠结构,并且第二和第三铁磁层相互反铁磁性耦合。
17.根据权利要求12所述的自旋MOSFET,其中隧道绝缘膜设置在该半导体衬底与该第一和第二磁性膜之间。
18.根据权利要求12所述的自旋MOSFET,其中该磁化自由层的磁化方向相对于第一铁磁层的磁化方向倾斜大于0度但等于或小于45度的角度。
19.根据权利要求18所述的自旋MOSFET,其中第二磁性膜的膜平面形状为平行四边形。
20.根据权利要求18所述的自旋MOSFET,其中第二磁性膜的膜平面形状为六边形。
21.根据权利要求12所述的自旋MOSFET,其中半导体衬底具有由IV族半导体或者III-V或II-VI族化合物半导体形成的表面。
22.一种自旋MOSFET,包括:
半导体衬底;
第一磁性膜,该第一磁性膜形成在该半导体衬底上且包括第一铁磁层,该第一铁磁层的磁化方向固定;
第二磁性膜,该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开,并且包括磁化自由层、第一非磁性层以及磁化固定层,其中该第一非磁性层设置在该磁化自由层上,该磁化固定层设置在该第一非磁性层上,该磁化自由层的磁化方向可变,而该磁化固定层的磁化方向固定且平行于该第一铁磁层的磁化方向;
栅极绝缘膜,该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上;以及
形成在该栅极绝缘膜上的栅电极,
当执行写入操作时施加导致正磁阻效应的栅极电压,当执行读取操作时施加导致负磁阻效应的栅极电压。
23.根据权利要求22所述的自旋MOSFET,其中第一反铁磁层设置在第一磁性膜上,并且第二反铁磁层设置在该磁化固定层上。
24.根据权利要求23所述的自旋MOSFET,其中第一和第二反铁磁层由彼此不同的材料制成。
25.根据权利要求22所述的自旋MOSFET,其中第一磁性膜包括包含第一铁磁层、第二非磁性层和第二铁磁层的堆叠结构,并且第一和第二铁磁层相互反铁磁性耦合。
26.根据权利要求22所述的自旋MOSFET,其中该磁化固定层包括包含第二铁磁层、第二非磁性层以及第三铁磁层的堆叠结构,并且第二和第三铁磁层相互反铁磁性耦合。
27.根据权利要求22所述的自旋MOSFET,其中隧道绝缘膜设置在该半导体衬底与该第一和第二磁性膜之间。
28.根据权利要求22所述的自旋MOSFET,其中该磁化自由层的磁化方向相对于第一铁磁层的磁化方向倾斜大于0度但等于或小于45度的角度。
29.根据权利要求28所述的自旋MOSFET,其中第二磁性膜的膜平面形状为平行四边形。
30.根据权利要求28所述的自旋MOSFET,其中第二磁性膜的膜平面形状为六边形。
31.根据权利要求22所述的自旋MOSFET,其中半导体衬底具有由IV族半导体或者III-V或II-VI族化合物半导体形成的表面。
32.一种自旋MOSFET,包括:
半导体衬底;
第一磁性膜,该第一磁性膜形成在该半导体衬底上且包括第一铁磁层,该第一铁磁层的磁化方向固定;
第二磁性膜,该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开,并且包括磁化自由层、第一非磁性层以及磁化固定层,其中该第一非磁性层设置在该磁化自由层上,该磁化固定层设置在该第一非磁性层上,该磁化自由层的磁化方向可变,该磁化自由层包括包含第二铁磁层、第二非磁性层和第三铁磁层的堆叠结构,第二和第三铁磁层相互反铁磁性耦合,该磁化固定层的磁化方向固定且反平行于该第一铁磁层的磁化方向;
栅极绝缘膜,该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上;以及
形成在该栅极绝缘膜上的栅电极,
当执行写入操作时施加导致负磁阻效应的栅极电压,当执行读取操作时施加导致负磁阻效应的栅极电压。
33.根据权利要求32所述的自旋MOSFET,其中第一反铁磁层设置在第一磁性膜上,并且第二反铁磁层设置在该磁化固定层上。
34.根据权利要求33所述的自旋MOSFET,其中第一和第二反铁磁层由彼此不同的材料制成。
35.根据权利要求32所述的自旋MOSFET,其中第一磁性膜包括包含第一铁磁层、第三非磁性层和第四铁磁层的堆叠结构,并且第一和第四铁磁层相互反铁磁性耦合。
36.根据权利要求32所述的自旋MOSFET,其中该磁化固定层包括包含第四铁磁层、第三非磁性层以及第五铁磁层的堆叠结构,并且第四和第五铁磁层相互反铁磁性耦合。
37.根据权利要求32所述的自旋MOSFET,其中隧道绝缘膜设置在该半导体衬底与该第一和第二磁性膜之间。
38.根据权利要求32所述的自旋MOSFET,其中该磁化自由层的磁化方向相对于第一铁磁层的磁化方向倾斜大于0度但等于或小于45度的角度。
39.根据权利要求38所述的自旋MOSFET,其中第二磁性膜的膜平面形状为平行四边形。
40.根据权利要求38所述的自旋MOSFET,其中第二磁性膜的膜平面形状为六边形。
41.根据权利要求32所述的自旋MOSFET,其中半导体衬底具有由IV族半导体或者III-V或II-VI族化合物半导体形成的表面。
42.一种自旋MOSFET,包括:
半导体衬底;
第一磁性膜,该第一磁性膜形成在该半导体衬底上且包括第一铁磁层,该第一铁磁层的磁化方向固定;
第二磁性膜,该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开,并且包括磁化自由层、第一非磁性层以及磁化固定层,其中该第一非磁性层设置在该磁化自由层上,该磁化固定层设置在该第一非磁性层上,该磁化自由层的磁化方向可变,该磁化自由层包括包含第二铁磁层、第二非磁性层和第三铁磁层的堆叠结构,第二和第三铁磁层相互反铁磁性耦合,该磁化固定层的磁化方向固定且平行于该第一铁磁层的磁化方向;
栅极绝缘膜,该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上;以及
形成在该栅极绝缘膜上的栅电极,
当执行写入操作时施加导致正磁阻效应的栅极电压,当执行读取操作时施加导致正磁阻效应的栅极电压。
43.根据权利要求42所述的自旋MOSFET,其中第一反铁磁层设置在第一磁性膜上,并且第二反铁磁层设置在该磁化固定层上。
44.根据权利要求43所述的自旋MOSFET,其中第一和第二反铁磁层由彼此不同的材料制成。
45.根据权利要求42所述的自旋MOSFET,其中第一磁性膜包括包含第一铁磁层、第三非磁性层和第四铁磁层的堆叠结构,并且第一和第四铁磁层相互反铁磁性耦合。
46.根据权利要求42所述的自旋MOSFET,其中该磁化固定层包括包含第四铁磁层、第三非磁性层以及第五铁磁层的堆叠结构,并且第四和第五铁磁层相互反铁磁性耦合。
47.根据权利要求42所述的自旋MOSFET,其中隧道绝缘膜设置在该半导体衬底与该第一和第二磁性膜之间。
48.根据权利要求42所述的自旋MOSFET,其中该磁化自由层的磁化方向相对于第一铁磁层的磁化方向倾斜大于0度但等于或小于45度的角度。
49.根据权利要求48所述的自旋MOSFET,其中第二磁性膜的膜平面形状为平行四边形。
50.根据权利要求48所述的自旋MOSFET,其中第二磁性膜的膜平面形状为六边形。
51.根据权利要求42所述的自旋MOSFET,其中半导体衬底具有由IV族半导体或者III-V或II-VI族化合物半导体形成的表面。
52.一种自旋MOSFET,包括:
半导体衬底;
第一磁性膜,该第一磁性膜形成在该半导体衬底上且包括第一铁磁层和第二铁磁层,该第一铁磁层包含第一半金属铁磁层,该第二铁磁层设置在该第一铁磁层上且包含CoFe层,该第一半金属铁磁层的磁化方向固定;
第一反铁磁层,该第一反铁磁层设置在该第一磁性膜的该第二铁磁层上;
第二磁性膜,该第二磁性膜形成在该半导体衬底上并与该第一磁性膜间隔开,并且包括磁化自由层、隧道绝缘层、磁化固定层、第三铁磁层和第二反铁磁层,其中该磁化自由层包含第二半金属铁磁层,该隧道绝缘层设置在该磁化自由层上,该磁化固定层设置在该隧道绝缘层上,该第三铁磁层设置在该磁化固定层上且包含CoFe层,该第二反铁磁层设置在该第三铁磁层上,该第二半金属铁磁层的磁化方向可变,该磁化固定层的磁化方向固定;
栅极绝缘膜,该栅极绝缘膜至少设置在该第一磁性膜和该第二磁性膜之间的半导体衬底上;以及
形成在该栅极绝缘膜上的栅电极。
53.根据权利要求52所述的自旋MOSFET,其中第二和第三铁磁层的每一个都具有包含CoFe层、Ru层和CoFe层的三层结构。
54.根据权利要求52所述的自旋MOSFET,其中第一和第二半金属铁磁层由全Heusler合金制成。
55.根据权利要求54所述的自旋MOSFET,其中该全Heusler合金是Co2FeSi1-xAlx(0.1<x<0.9)。
56.根据权利要求52所述的自旋MOSFET,其中隧道绝缘膜设置在该半导体衬底与该第一和第二磁性膜之间。
57.根据权利要求52所述的自旋MOSFET,其中半导体衬底具有由IV族半导体或者III-V或II-VI族化合物半导体形成的表面。
CN2007101497863A 2006-09-08 2007-09-05 自旋金属氧化物半导体场效应晶体管 Expired - Fee Related CN101140952B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-244656 2006-09-08
JP2006244656A JP4455558B2 (ja) 2006-09-08 2006-09-08 スピンmosfet
JP2006244656 2006-09-08

Publications (2)

Publication Number Publication Date
CN101140952A true CN101140952A (zh) 2008-03-12
CN101140952B CN101140952B (zh) 2011-05-25

Family

ID=39168671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101497863A Expired - Fee Related CN101140952B (zh) 2006-09-08 2007-09-05 自旋金属氧化物半导体场效应晶体管

Country Status (3)

Country Link
US (1) US7602636B2 (zh)
JP (1) JP4455558B2 (zh)
CN (1) CN101140952B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923889A (zh) * 2009-06-16 2010-12-22 索尼公司 存储装置和存储器
CN102867538A (zh) * 2011-07-07 2013-01-09 三星电子株式会社 磁性结及其使用方法和磁存储器及系统
CN103077965A (zh) * 2013-01-11 2013-05-01 南京邮电大学 一种双栅自旋场效应晶体管
CN103959407A (zh) * 2011-11-30 2014-07-30 索尼公司 具有低写入错误率的自旋转移力矩磁存储元件
CN104303326A (zh) * 2012-05-09 2015-01-21 高通股份有限公司 采用压电层的自旋晶体管以及相关存储器、存储器系统和方法
CN111613662A (zh) * 2020-05-27 2020-09-01 东北大学 偏压诱导共线反铁磁材料产生自旋极化电流及其调控方法
CN113270489A (zh) * 2021-04-02 2021-08-17 华为技术有限公司 一种自旋场效应晶体管、制备方法以及电路

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411235B2 (en) 2004-06-16 2008-08-12 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
JP4744934B2 (ja) * 2004-06-16 2011-08-10 株式会社東芝 スピントランジスタ
JP4455558B2 (ja) 2006-09-08 2010-04-21 株式会社東芝 スピンmosfet
JP4742276B2 (ja) * 2007-03-26 2011-08-10 国立大学法人東京工業大学 強磁性体の形成方法並びにトランジスタ及びその製造方法
US7723200B2 (en) * 2007-03-27 2010-05-25 International Business Machines Corporation Electrically tunable resistor and related methods
US8555216B2 (en) * 2007-03-27 2013-10-08 International Business Machines Corporation Structure for electrically tunable resistor
JP4996390B2 (ja) * 2007-08-28 2012-08-08 株式会社東芝 スピンfet及び磁気抵抗効果素子
JP4496242B2 (ja) * 2007-08-29 2010-07-07 株式会社東芝 スピントランジスタ及び磁気メモリ
US7936028B2 (en) * 2007-11-09 2011-05-03 Samsung Electronics Co., Ltd. Spin field effect transistor using half metal and method of manufacturing the same
JP4703660B2 (ja) * 2008-01-11 2011-06-15 株式会社東芝 スピンmos電界効果トランジスタ
JP5017135B2 (ja) 2008-02-07 2012-09-05 株式会社東芝 半導体装置
JP2010021291A (ja) * 2008-07-09 2010-01-28 Tdk Corp スピンfet
JP4845937B2 (ja) 2008-07-24 2011-12-28 株式会社東芝 スピンmosfetおよびこのスピンmosfetを用いたリコンフィギュラブル論理回路
JP4997194B2 (ja) * 2008-07-25 2012-08-08 株式会社東芝 スピントランジスタ、およびリコンフィギャラブル論理回路
KR101009726B1 (ko) * 2008-09-05 2011-01-19 한국과학기술연구원 개선된 스핀 주입 효율을 갖는 스핀 트랜지스터
JP4956514B2 (ja) * 2008-09-19 2012-06-20 株式会社東芝 半導体装置
JP4762285B2 (ja) * 2008-09-24 2011-08-31 株式会社東芝 スピントランジスタ、集積回路、及び、磁気メモリ
JP5388525B2 (ja) 2008-09-25 2014-01-15 株式会社東芝 プログラマブル論理回路
KR101598542B1 (ko) 2009-01-13 2016-02-29 삼성전자주식회사 스핀 전계효과 트랜지스터를 이용한 논리소자
JP4738499B2 (ja) * 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法
JP2010199320A (ja) * 2009-02-25 2010-09-09 Tdk Corp シリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子
JP4908540B2 (ja) 2009-03-25 2012-04-04 株式会社東芝 スピンmosfetおよびリコンフィギャラブルロジック回路
JP2011009531A (ja) * 2009-06-26 2011-01-13 Tdk Corp スピン伝導素子
JP5248446B2 (ja) * 2009-08-18 2013-07-31 独立行政法人科学技術振興機構 電子回路
KR101016437B1 (ko) * 2009-08-21 2011-02-21 한국과학기술연구원 스핀 축적과 확산을 이용한 다기능 논리 소자
JP5443502B2 (ja) * 2009-09-18 2014-03-19 株式会社東芝 半導体装置およびその製造方法
JP5150673B2 (ja) * 2010-03-19 2013-02-20 株式会社東芝 スピンメモリおよびスピントランジスタ
JP2012064798A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 集積回路
JP2012069757A (ja) * 2010-09-24 2012-04-05 Toshiba Corp 集積回路
JP5377531B2 (ja) * 2011-01-24 2013-12-25 株式会社東芝 スピンmos電界効果トランジスタ
JP5778945B2 (ja) * 2011-02-24 2015-09-16 株式会社東芝 連想メモリ
JP5421325B2 (ja) * 2011-05-17 2014-02-19 株式会社東芝 スピンmosfetおよびリコンフィギャラブルロジック回路
JP5711637B2 (ja) 2011-09-26 2015-05-07 株式会社東芝 磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路
JP5649605B2 (ja) * 2012-03-26 2015-01-07 株式会社東芝 スピントランジスタおよびメモリ
JP6148450B2 (ja) 2012-10-29 2017-06-14 株式会社東芝 積層構造、スピントランジスタおよびリコンフィギャラブル論理回路
KR101568373B1 (ko) 2014-05-14 2015-11-12 한국과학기술연구원 강자성체가 없는 스핀 트랜지스터 및 그 구현 방법
US9646666B2 (en) * 2015-02-02 2017-05-09 Globalfoundries Singapore Pte. Ltd. Voltage controlled spin switches for low power applications
WO2017183574A1 (ja) * 2016-04-21 2017-10-26 Tdk株式会社 磁壁利用型スピンmosfetおよび磁壁利用型アナログメモリ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6355953B1 (en) * 2000-06-19 2002-03-12 Simon Fraser University Spintronic devices and method for injecting spin polarized electrical currents into semiconductors
JP4477305B2 (ja) * 2002-07-25 2010-06-09 独立行政法人科学技術振興機構 スピントランジスタ及びそれを用いた不揮発性メモリ
CN101114694A (zh) * 2002-11-26 2008-01-30 株式会社东芝 磁单元和磁存储器
JP4873338B2 (ja) 2002-12-13 2012-02-08 独立行政法人科学技術振興機構 スピン注入デバイス及びこれを用いた磁気装置
US7411235B2 (en) 2004-06-16 2008-08-12 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
JP4744934B2 (ja) 2004-06-16 2011-08-10 株式会社東芝 スピントランジスタ
JP4528660B2 (ja) * 2005-03-31 2010-08-18 株式会社東芝 スピン注入fet
KR100619300B1 (ko) 2005-09-14 2006-09-06 한국과학기술연구원 스핀-궤도 결합 유도 자장을 이용한 스핀 트랜지스터
JP4693634B2 (ja) * 2006-01-17 2011-06-01 株式会社東芝 スピンfet
JP4455558B2 (ja) 2006-09-08 2010-04-21 株式会社東芝 スピンmosfet
JP4384196B2 (ja) * 2007-03-26 2009-12-16 株式会社東芝 スピンfet、磁気抵抗効果素子及びスピンメモリ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923889A (zh) * 2009-06-16 2010-12-22 索尼公司 存储装置和存储器
CN101923889B (zh) * 2009-06-16 2014-03-12 索尼公司 存储装置和存储器
CN102867538A (zh) * 2011-07-07 2013-01-09 三星电子株式会社 磁性结及其使用方法和磁存储器及系统
CN102867538B (zh) * 2011-07-07 2017-03-01 三星电子株式会社 磁性结及其使用方法和磁存储器及系统
CN103959407A (zh) * 2011-11-30 2014-07-30 索尼公司 具有低写入错误率的自旋转移力矩磁存储元件
CN103959407B (zh) * 2011-11-30 2016-12-14 索尼公司 具有低写入错误率的自旋转移力矩磁存储元件
CN104303326A (zh) * 2012-05-09 2015-01-21 高通股份有限公司 采用压电层的自旋晶体管以及相关存储器、存储器系统和方法
CN104303326B (zh) * 2012-05-09 2016-10-19 高通股份有限公司 采用压电层的自旋晶体管以及相关存储器、存储器系统和方法
CN103077965A (zh) * 2013-01-11 2013-05-01 南京邮电大学 一种双栅自旋场效应晶体管
CN111613662A (zh) * 2020-05-27 2020-09-01 东北大学 偏压诱导共线反铁磁材料产生自旋极化电流及其调控方法
CN113270489A (zh) * 2021-04-02 2021-08-17 华为技术有限公司 一种自旋场效应晶体管、制备方法以及电路

Also Published As

Publication number Publication date
CN101140952B (zh) 2011-05-25
JP2008066596A (ja) 2008-03-21
US20080061332A1 (en) 2008-03-13
US7602636B2 (en) 2009-10-13
JP4455558B2 (ja) 2010-04-21

Similar Documents

Publication Publication Date Title
CN101140952B (zh) 自旋金属氧化物半导体场效应晶体管
JP6438532B2 (ja) スピンフィルタ構造体を含む磁気トンネル接合素子
JP4693634B2 (ja) スピンfet
US7679155B2 (en) Multiple magneto-resistance devices based on doped magnesium oxide
US8791515B2 (en) Spin field effect logic devices
US7652315B2 (en) Spin transistor, programmable logic circuit, and magnetic memory
RU2595588C2 (ru) Магнитный записывающий элемент
JP3848622B2 (ja) スピンスイッチおよびこれを用いた磁気記憶素子
JP4496242B2 (ja) スピントランジスタ及び磁気メモリ
KR20060071955A (ko) 전압제어 자화반전 기록방식의 mram 소자 및 이를이용한 정보의 기록 및 판독 방법
JP4845937B2 (ja) スピンmosfetおよびこのスピンmosfetを用いたリコンフィギュラブル論理回路
US20090052237A1 (en) Magnetic memory device and magnetic memory apparatus
US10355046B1 (en) Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
JP2010034152A (ja) スピントランジスタ、リコンフィギャラブル論理回路、磁気抵抗効果素子、および磁気メモリ
JP6780871B2 (ja) 磁気トンネルダイオード及び磁気トンネルトランジスタ
JP5075863B2 (ja) スピントランジスタ、このスピントランジスタを備えたリコンフィギャラブル論理回路および磁気メモリ
US11968907B2 (en) Magnetoresistive memory device including a magnetoresistance amplification layer
KR101873695B1 (ko) 스핀필터 구조체를 포함하는 자기 터널 접합 소자
US10243021B1 (en) Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
JP4966277B2 (ja) スピンmos電界効果トランジスタ
Thompson et al. Colossal magnetoresistance, half metallicity and spin electronics
JP2004297072A (ja) スピントランジスタ磁性ランダムアクセスメモリデバイス
CN118338762A (zh) 一种磁性器件和存储单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110525

Termination date: 20160905

CF01 Termination of patent right due to non-payment of annual fee