JP4742276B2 - 強磁性体の形成方法並びにトランジスタ及びその製造方法 - Google Patents

強磁性体の形成方法並びにトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP4742276B2
JP4742276B2 JP2007078925A JP2007078925A JP4742276B2 JP 4742276 B2 JP4742276 B2 JP 4742276B2 JP 2007078925 A JP2007078925 A JP 2007078925A JP 2007078925 A JP2007078925 A JP 2007078925A JP 4742276 B2 JP4742276 B2 JP 4742276B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
forming
ferromagnetic
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007078925A
Other languages
English (en)
Other versions
JP2008243922A (ja
Inventor
聡 菅原
陽太 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Institute of Technology NUC
Original Assignee
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Institute of Technology NUC filed Critical Tokyo Institute of Technology NUC
Priority to JP2007078925A priority Critical patent/JP4742276B2/ja
Priority to US12/450,355 priority patent/US7960186B2/en
Priority to PCT/JP2008/055769 priority patent/WO2008123321A1/ja
Publication of JP2008243922A publication Critical patent/JP2008243922A/ja
Application granted granted Critical
Publication of JP4742276B2 publication Critical patent/JP4742276B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/08Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193Magnetic semiconductor compounds
    • H01F10/1936Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C19/00Alloys based on nickel or cobalt
    • C22C19/07Alloys based on nickel or cobalt based on cobalt
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/66772Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984Devices using spin polarized carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/22Heat treatment; Thermal decomposition; Chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、強磁性体の形成方法並びにトランジスタ及びその製造方法に関し、特に反応抑制層上にホイスラー合金である強磁性体層を形成する強磁性体の形成方法並びにトランジスタ及びその製造方法に関する。
ハーフメタル強磁性体としてホイスラー合金が知られている。ホイスラー合金には、フルホイスラー合金及びハーフホイスラー合金がある。図1はフルホイスラー合金であるCoFeSiのL2型結晶構造を示した図である。このように、フルホイスラー合金の組成は、XYZである。ハーフホイスラー合金は、C1型結晶構造を有し、組成はXYZである。ここで、XとしてCo(コバルト)、Ni(ニッケル)などの元素を、YとしてFe(鉄)、Cr(クロム)、Mn(マンガン)等の元素を、ZとしてSi(シリコン)、Ge(ゲルマニウム)等の元素を用いることができる。例えば、フルホイスラー合金であるCoFeSiはキューリ温度が室温以上であり、室温でハーフメタルの強磁性体として用いることができる。従来、ホイスラー合金は、スパッタ法や分子線エピタキシー法によって作製されてきた。
ハーフメタル強磁性体は、例えば非特許文献1及び非特許文献2のように、スピントランジスタのソース電極及びドレイン電極として使用される。ハーフメタル強磁性体はフェルミレベルでのスピン分極率を100%とすることができるため、ハーフメタル強磁性体をソース電極及びドレイン電極に用いたスピントランジスタは、大きな磁気電流比を得ることができる。一方、非特許文献1及び非特許文献2には、SOI(Silicon on Insulator)基板を用いたスピントランジスタが開示されている。
S. Sugahara, IEE Proc. Circuits, Devices & Systems. Vol. 152 (2005) p355-365. S. Sugahara, phys. Stat. Sol. (c) 3 (2006) p.4405-4413
MOSFET型スピントランジスタにおいては、トランジスタ性能(電流駆動能力)やスピン(磁化)依存伝達特性(磁気電流比)の観点から、ソース電極及びドレイン電極として、磁性元素層をシリサイド化(またはジャーマナイド化)したホイスラー合金であるハーフメタル強磁性体層を形成することが好ましい。非特許文献1及び非特許文献2に示したスピントランジスタのソース電極及びドレイン電極としてホイスラー合金を用いるためには、半導体層に隣接する領域にホイスラー合金を形成することが求められる。しかしながら、従来のスパッタ法や分子線エピタキシー法を用い、ソース電極及びドレイン電極としてホイスラー合金を形成すると、Si表面にホイスラー合金を形成することとなってしまう。
MOSFET型スピントランジスタを製造する際は、従来のMOSFETの製造工程と同様の工程を用いハーフメタル強磁性体が形成できることが好ましい。また、スピントランジスタの構造は、メタルソース及びドレインを有するMOSFETの構造と同様の構造であることが好ましい。
本発明は、上記課題に鑑みなされたものであり、ホイスラー合金である強磁性体層を半導体層に隣接して形成することが可能な強磁性体の形成方法及びトランジスタの製造方法を提供することを目的とする。
本発明は、反応抑制層上に形成された半導体層上に磁性元素層を形成する工程と、前記半導体層と前記磁性元素層とを熱処理し反応させることにより、前記反応抑制層上にホイスラー合金である強磁性体層を形成する工程と、を有することを特徴とする強磁性体の形成方法である。本発明によれば、磁性元素と半導体層との反応を抑制する反応抑制層を形成し、反応抑制層上に磁性元素層を形成し、半導体層と磁性元素層とを反応させる。これにより、半導体の供給量が制限され、磁性元素の組成比が大きなホイスラー合金を形成することができる。よって、スピン分極率の大きな強磁性体を形成することができる。
上記構成において、前記半導体層はシリコン及びゲルマニウムの少なくとも一方を含む構成とすることができる。この構成によれば、MOSFETのメタルソース及びドレイン形成技術と同様の方法を用いて強磁性体を形成することができる。
上記構成において、前記反応抑制層は酸化シリコン膜である構成とすることができる。この構成によれば、高温においても安定な酸化シリコン膜を反応抑制層として用いることができる。
上記構成において、前記反応抑制層はシリコン基板であり、前記半導体層はゲルマニウムである構成とすることができる。この構成によれば、低温で磁性元素と反応し易いゲルマニウム層を半導体層とし、ゲルマニウムより磁性元素と反応し難いシリコン基板を反応抑制層とすることにより、ゲルマニウムと磁性元素とのホイスラー合金を形成することができる。
上記構成において、前記磁性元素層を形成する工程は、前記半導体層上に前記磁性元素層を選択的に形成する工程であり、前記強磁性層を形成する工程は、前記反応抑制層上に前記強磁性層を選択的に形成する工程である構成とすることができる。この構成によれば、反応抑制層上に半導体層と強磁性層とを選択的に形成することができる。
本発明は、反応抑制層上に形成された半導体層内のチャネルとなるべき領域の両側のうち少なくとも一方の半導体層上に選択的に磁性元素層を形成する工程と、前記半導体層と前記磁性元素層とを熱処理し反応させることにより、前記反応抑制層上にホイスラー合金である強磁性体電極を形成する工程と、を有することを特徴とするトランジスタの製造方法である。本発明によれば、トランジスタの電極をホイスラー合金からなる強磁性体を用い形成することができる。
上記構成において、前記強磁性体電極はソース電極及びドレイン電極である構成とすることができる。
上記構成において、前記半導体チャネルと前記強磁性電極との間に、前記半導体チャネルよりドーパントを高濃度に含む半導体領域を形成する工程を有する構成とすることができる。この構成によれば、半導体チャネルと強磁性体電極との間にキャリア濃度の高い領域を形成できるためトランジスタ性能を向上させることができる。
上記構成において、前記半導体チャネルと前記強磁性電極との間に、偏析層を形成する工程を有する構成とすることができる。この構成によれば、偏析層により半導体チャネルと強磁性電極との界面を制御することができる。例えば、ショットキー障壁高さを下げることができる。
上記構成において、前記チャネルとなるべき領域上にゲート電極及びゲート電極の両側に側壁を形成する工程を有し、前記強磁性体電極を形成する工程は、前記側壁下まで侵食するように前記強磁性電極を形成する工程を含む構成とすることができる。この構成によれば、寄生抵抗を排除してトランジスタ性能を向上させることができる。
本発明は、反応抑制層上に設けられた半導体チャネル層と、前記半導体チャネルの両側のうち少なくとも一方の前記反応抑制層上に設けられ、前記半導体チャネルを構成する半導体と磁性元素とのホイスラー合金である強磁性体電極と、を有することを特徴とするトランジスタである。本発明によれば、半導体チャネルを構成する半導体と磁性元素とでホイスラー合金からなる強磁性体電極を形成することができる。よって、スピン分極率の大きな強磁性体電極を用い、大きな磁気電流比を得ることができる。
上記構成において、前記半導体チャネルと前記強磁性電極との間に、前記半導体チャネルよりドーパントを高濃度に含む半導体領域を具備する構成とすることができる。この構成によれば、トランジスタ性能を向上させることができる。
上記構成において、前記半導体チャネルと前記強磁性電極との間に、偏析層を具備する構成とすることができる。
上記構成において、前記半導体チャネル上に設けられたゲート電極及びゲート電極の両側に形成された側壁を具備し、前記強磁性体電極は前記側壁下まで侵食している構成とすることができる。トランジスタ性能を向上させることができる。
本発明によれば、磁性元素と半導体層との反応を抑制する反応抑制層を形成し、反応抑制層上に磁性元素層を形成し、半導体層と磁性元素層とを反応させる。これにより、半導体の供給量が制限され、磁性元素の組成比が大きなホイスラー合金を形成することができる。よって、スピン分極率の大きな強磁性体を形成することができる。
強磁性ホイスラー合金の例としてCo、Fe、Siからなる合金を形成する方法として一般的に考えられる方法を図2(a)及び図2(b)に示す。図2(a)を参照に、Si基板50上に蒸着法等を用い、Co層22及びFe層24を形成する。図2(b)を参照に、RTA(Rapid Thermal Annealing)法を用い熱処理することにより、Co層22、Fe層24及びSi基板50が反応しCo、Fe及びSiからなる合金28が形成される。
この合金28はホイスラー合金ではなく磁性元素(Co、Fe)の組成比の小さな非磁性体となってしまう。これは、ホイスラー合金は熱力学的に安定な相ではあるが、磁性元素の組成の小さな合金はさらに自由エネルギーの小さい。これにより、Si基板50からSiが供給されると、磁性元素の組成比の小さな非磁性の合金となってしまうためである。
そこで、本発明においては、磁性元素とSi等の半導体基板との反応を抑制する反応抑制層を形成し、反応抑制層上に磁性元素層を形成し、半導体層と磁性元素層とを反応させる。これにより、半導体の供給量が制限され、磁性元素の組成比が大きなホイスラー合金を形成することができる。以下、本発明の実施例について説明する。
実施例1はSOI(Silicon on Insulator)基板を用い強磁性体を形成する方法の例である。図3(a)から図3(c)は実施例1に係る強磁性体の形成方法を示す図である。図3(a)を参照に、Si基板12、埋め込み酸化膜でありSiOからなる酸化シリコン層14(反応抑制層)、Si層16(半導体層)が順次形成されたSOI基板10を形成する。図3(b)を参照に、SOI基板10上にCo層22及びFe層24を蒸着法を用い形成する。これにより、Si層16上にCo層22及びFe層24からなる磁性元素層20が形成される。このとき、各層が全て反応した場合、化学量論的にCoFeSiとなる原子が供給されるように、Si層16、Co層22及びFe層24の厚さを設定する。実施例1においては、Si層16、Co層22及びFe層の厚さを、それぞれ40nm、45nm及び24nmとした。なお、磁性元素層20は磁性元素が含まれている層であればよく、例えば、CoとFeとの合金層でもよい。
図3(c)を参照に、RTA法を用い熱処理することにより合金層26を形成する。RTAは窒素雰囲気中で約4分間行った。熱処理温度は後述する。酸化シリコン層14は熱的に極めて安定であることから、各層が反応する程度の温度では反応しない。よって、酸化シリコン層14上のSi層16、Co層22及びFe層24のみが反応する。これにより、形成された合金層26は化学量論的にCoFeSiの組成となる。
ホイスラー合金であるCoFeSiの結晶構造には、図1に示したL2構造、図1のCoとFeの原子が不規則に配列したB2構造、図1のCo、Fe、Siの原子が不規則に配列したA2構造がある。L2構造が最もスピン分極率が大きく好ましい構造である。実施例1において作製したCoFeSiの結晶構造を調べるためX線回折法による測定を行った。表1を参照に、L2構造であれば(220)基本格子線、(200)規則格子線及び(111)規則格子線の全てが観測される。B2構造であれば、(220)基本格子線及び(200)規則格子線は観測されるが(111)規則格子線は観測されない。A2構造であれば、(220)基本格子線は観測されるが、(200)及び(111)規則格子線は観測されない。
Figure 0004742276
図4は、各熱処理温度においてRTAを行った試料についてX線回折を行った結果である。熱処理する前は、回折線は観測されないが、熱処理温度が600℃においてCoFeSiの(220)基本格子線が観測される。熱処理温度が700℃以上になると、観測されるのはほとんどCoFeSiの(220)基本格子線である。この結果から、熱処理温度が700℃以上では体心立方格子(BCC)からなるホイスラー合金構造を有するCoFeSiが形成されていることが確認された。
図5は熱処理温度が700℃の試料を用い、(200)規則格子線及び(111)規則格子線を観察した図である。図5を参照に、(220)基本格子線に加え(200)規則格子線及び(111)規則格子線も観測されている。このように、実施例1で作製したCoFeSiはL2構造のホイスラー合金であることが確認できた。
図6は熱処理温度が700℃の試料を用い、SIMS(Secondary Ion Mass Spectrometry)を観察した結果である。横軸は試料の表面からの深さ、縦軸は各原子の含有量(原子%)を示している。酸化シリコン層14より下(図6では右側)ではCo及びFeは観測されていない。これは、酸化シリコン層14及びSi基板12はCo及びFeとは反応していないことを示している。すなわち、CoFeSi合金層26を構成する原子のほとんどは、Si層16、Co層22及びFe層24から供給された原子であると考えられる。合金層26の組成比は、化学量論的組成であるCo:Fe:Si=50:25:25にほぼ近い組成を得ることができた。なお、Si層16、Co層22及びFe層24の膜厚を調整することにより、完全に化学量論的組成となるホイスラー合金を得ることができる。以上のように、実施例1によれば、酸化シリコン層14上にホイスラー合金層26であるハーフメタル強磁性体層を形成することができた。
実施例2はGOI(Germanium on Insulator)基板を用いた強磁性体の形成方法の例である。図7(a)及び図7(b)は実施例2に係る強磁性体の形成方法を示す図である。図7(a)を参照に、Si基板12、酸化シリコン層14及びGe(ゲルマニウム)層16aが順に形成されたGOI基板10a上に、蒸着法を用い、Co層22及びFe層24からなる磁性元素層20を形成する。
図7(b)を参照に、RTA法を用い、熱処理することにより、Ge層16a、Co層22及びFe層24を反応させる。これにより、ホイスラー合金構造を有するCoFeGe合金層26aが形成される。
実施例3はSi基板上のGe層を用いた強磁性体の形成方法の例である。図8(a)を参照に、Si基板12上にGe層16a、Co層22及びFe層24を形成する。図8(b)を参照に、SiとGeとの反応、並びにSiとCo及びFeとの反応が起こらない温度を用い、ホイスラー合金構造を有するCoFeGe合金層26aを形成することもできる。SiとGeとの反応、並びにSiとCo及びFeとの反応が起こらず、GeとCo、Feとが反応する温度としては、例えば300℃〜400℃程度とすることができる。
実施例3によれば、低温で磁性元素と反応し易いGe層16aを半導体層とし、低温ではGeより磁性元素と反応し難いSi基板12を反応抑制層とすることにより、Geと磁性元素とのホイスラー合金を形成することができる。これにより、高価なSOI基板やGOI基板を用いることなくホイスラー合金を形成することができる。
実施例1及び実施例2と同様に、SGOI(SiGe on Insulator)を用い、ホイスラー合金構造を有するCoFeGe0.5Si0.5合金を形成することもできる。また、ホイスラー合金としては、CoFeSi、CoFeGe等のC1構造のハーフホイスラー合金を形成することもできる。また、CoFeAl0.5Si0.5等の4元のホイスラー合金を形成することもできる。
半導体層としてSiまたはGeを含む層を用いることにより、SiまたはGeと磁性元素とのホイスラー合金を形成することができる。
実施例1及び実施例2は反応抑制層として酸化シリコン層14の例、実施例3は反応抑制層としてSi基板12の例であった。反応抑制層は、Si層16やGe層16a等の半導体基板とCo層22やFe層24との反応が抑制される層であればよい。例えば、酸化シリコン層以外の絶縁膜等を用いることができる。これにより、反応抑制層上の半導体層と磁性元素層とが反応しホイスラー合金からなるハーフメタル強磁性体層を形成することができる。また、半導体層と磁性元素層とを反応させる方法としてRTA法を用いたがその他の熱処理法を用いてもよい。
実施例4はホイスラー合金を用いスピントランジスタを製造する例である。図9(a)から図9(d)は、実施例4に係るスピントランジスタの製造方法を示す図である。実施例1の図3(a)と同様にSOI基板10を準備する。図9(b)を参照に、酸化シリコン膜14(反応抑制層)上にSi層16(半導体層)が形成されたSOI基板10上にゲート酸化膜32を介しゲート電極30を形成する。ゲート電極30の両側に酸化膜からなる側壁34を形成する。図9(c)を参照に、側壁34をマスクに、チャネルとなるべき領域の両側のSi層16上にCo層22及びFe層24からなる磁性元素層20を蒸着法を用い形成する。図9(d)を参照に、RTA法を用い、Si層16、Co層22及びFe層24を反応させることにより、チャネルとなるべき領域の両側の酸化シリコン膜14上にソース電極及びドレイン電極としてホイスラー合金層26であるハーフメタル強磁性体電極を形成する。
図9(d)を参照に、実施例4に係るスピントランジスタは、チャネルであるSi層16(半導体チャネル層)が酸化シリコン層14(反応抑制層)上に設けられている。ハーフメタル強磁性体電極であるホイスラー合金層26が、Si層16の両側の酸化シリコン層14上に設けられている。図9(a)から図9(d)の方法でスピントランジスタを製造することにより、ホイスラー合金層26は、半導体チャネル層を構成する半導体であるSiと磁性元素とから構成される。よって、ソース電極とドレイン電極とであるハーフメタル強磁性電極の磁化方向が平行の場合は、コンダクタンスが小さくなり、ソース電極とドレイン電極とのハーフメタル強磁性電極の磁化方向が反平行の場合は、コンダクタンスが大きくなる。このように、大きな磁気電流比を得ることができる。
実施例4においては、チャネルの両側の半導体層を用いホイスラー合金を形成する例を説明したが、チャネルの両側のうち少なくとも一方をホイスラー合金としてもよい。すなわち、ソース電極及びドレイン電極の一方をホイスラー合金からなるハーフメタル強磁性体とし、他方をホイスラー合金以外の強磁性体としてもよい。実施例4はスピントランジスタの製造方法に実施例1に示した強磁性体の形成方法を用いた例であったが、実施例2及び実施例3の強磁性体の形成方法を用いスピントランジスタを製造してもよい。実施例4のスピントランジスタの製造方法のように、半導体層の一部に選択的にハーフメタル強磁性体を形成する場合、実施例1から実施例3に示した方法を用いることが好ましい。
実施例5はチャネルである半導体層の両側に低抵抗の領域を形成する例である。図10(a)から図10(c)は、実施例5に係るスピントランジスタの製造方法を示す図である。図10(a)を参照に、実施例4の図9(b)の後、斜めから不純物をイオン注入する。これにより、ソース及びドレインとなるべき領域とともに、側壁34下のSi層16にも不純物が注入される。その後、熱処理することにより、高ドープSi層40を形成することができる。なお、nチャネルデバイスの場合、注入するイオンはAsやPを用いる。すなわち高ドープSi層40は高ドープn型層となる。一方、pチャネルデバイスの場合、注入するイオンはBを用いる。すなわち高ドープSi層40は高ドープp型層となる。また、斜めから不純物を注入する代わりに、側壁34を形成する前に、ゲート電極30をマスクにSi層16に不純物をイオン注入してもよい。
図10(b)を参照に、ソース及びドレインとなるべき領域に磁性元素層20を形成する。図10(c)を参照に、実施例4の図9(d)と同様に、高ドープSi層40、Co層22及びFe層24からホイスラー合金層26を形成する。このとき、側壁34下の高ドープSi層40は反応しないため、半導体チャネルであるSi層16と強磁性体電極であるホイスラー合金層26との間に、高ドープSi層40が残存し半導体チャネルよりドーパントを高濃度に含む抵抗率の小さな半導体領域が形成される。
図9(d)を参照に、実施例4によれば、磁性元素層20とゲート電極30との接触を抑制するため側壁34が形成されている。しかしながら、側壁34下にSi層16が残存しているため、ソース及びドレインに寄生抵抗が発生し、トランジスタ性能(電流駆動能力)が低下してしまう。実施例5によれば、図10(c)のように、側壁34下に高ドープSi層40が形成されていることにより、ソース抵抗及びドレイン抵抗を低減し、トランジスタ性能を向上させることができる。
実施例6は、ホイスラー合金を側壁下まで形成する例である。図11を参照に、ホイスラー合金層26を形成する際、侵食反応を用い側壁34下まで侵食するようにホイスラー合金層26を形成する。これにより、強磁性体電極が側壁34の下26bまで形成される。よって、ソース抵抗及びドレイン抵抗を低減し、トランジスタ性能を向上させることができる。
実施例7は、ホイスラー合金を形成する際、偏析層を形成する例である。図12(a)から図12(c)は、実施例7に係るスピントランジスタの製造方法を示す図である。図12(a)を参照に、実施例4の図9(b)の後、不純物をイオン注入する。これにより、ソース及びドレインとなるべき領域のSi層16に不純物が注入され、Si層16に不純物導入層42が形成される。なお、nチャネルデバイスの場合、注入するイオンはAsやPを用いる。一方、pチャネルデバイスの場合、注入するイオンはBを用いる。また、不純物導入層42はSi層16の一部の層であってもよい。図12(b)を参照に、熱処理を行わず、ソース及びドレインとなるべき領域に磁性元素層20を形成する。
図12(c)を参照に、RTA法を用い熱処理することにより、ホイスラー合金層26を形成する。このとき、半導体チャネルであるSi層16とホイスラー合金層26との間に不純物が偏析し偏析層44が形成される。偏析層44により、Si層16とホイスラー合金層26との間のショットキ障壁を低くすることができる。よって、ソース抵抗及びドレイン抵抗を低減し、トランジスタ性能を向上させることができる。なお、実施例7の図12(c)においては、実施例6の図11と同様に侵食反応を行っているが、実施例4の図9(d)のように侵食反応は行わなくてもよい。
前述のように、スパッタ法や分子線エピタキシー法を用いホイスラー合金を形成する方法では、従来のMOSFETにおいて用いられていた製造方法を適用することができない。一方、実施例4から実施例7においては、スピントランジスタの強磁性体電極を、MOSFETにおけるメタルソース及びドレインの形成工程と同様に、金属のシリサイドまたはジャーマナイドにより形成している。このように、強磁性体電極を従来のMOSFETのメタルソース及びドレインの形成と同様の工程を用いるとにより、実施例6のように、侵食反応を利用することができる。また、実施例7のように、偏析現象を用いることができる。
なお、実施例1から実施例7において、強磁性体層および強磁性体電極としてスピン分極率が100%のハーフメタル強磁性体を例に説明したが、スピン分極率は100%に近いことが好ましいものの100%より小さい強磁性体でもよい。
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1はフルホイスラー合金のL2結晶構造を示す図である。 図2(a)及び図2(b)はSi基板上に直接、シリサイド磁性合金を形成する場合を示す図である。 図3(a)から図3(c)は実施例1に係る強磁性体の形成方法を示す図である。 図4は熱処理温度を変化させた場合のX線回折強度を示した図である。 図5はX線回折角度を変化させた場合のX線回折強度を示した図である。 図6はSIMSを用い測定した深さに対する各原子の含有率を示した図である。 図7(a)及び図7(b)は実施例2に係る強磁性体の形成方法を示した図である。 図8(a)及び図8(b)は実施例3に係る強磁性体の形成方法を示した図である。 図9(a)から図9(d)は実施例4に係るスピントランジスタの製造方法を示した図である。 図10(a)から図10(c)は実施例5に係るスピントランジスタの製造方法を示した図である。 図11は実施例6に係るスピントランジスタの製造方法を示した図である。 図12(a)から図12(c)は実施例7に係るスピントランジスタの製造方法を示した図である。
符号の説明
10 SOI基板
10a GOI基板
12 Si基板
14 酸化シリコン膜
16 Si層
16a Ge層
20 磁性元素層
22 Co層
24 Fe層
26 ホイスラー合金層
30 ゲート金属
32 ゲート酸化膜
34 側壁
40 高ドープ層
42 不純物層
44 偏析層

Claims (21)

  1. 反応抑制層上に形成された半導体層上に磁性元素層を形成する工程と、
    前記半導体層と前記磁性元素層とを熱処理し反応させることにより、前記反応抑制層上にホイスラー合金である強磁性体層を形成する工程と、を有することを特徴とする強磁性体の形成方法。
  2. 前記半導体層はシリコン及びゲルマニウムの少なくとも一方を含むことを特徴とする請求項1記載の強磁性体の形成方法。
  3. 前記反応抑制層は酸化シリコン膜であることを特徴とする請求項1または2記載の強磁性体の形成方法。
  4. 前記反応抑制層はシリコン基板であり、前記半導体層はゲルマニウムであることを特徴とする請求項1記載の強磁性体の形成方法。
  5. 前記磁性元素層を形成する工程は、前記半導体層上に前記磁性元素層を選択的に形成する工程であり、
    前記強磁性層を形成する工程は、前記反応抑制層上に前記強磁性層を選択的に形成する工程であることを特徴とする請求項1から4のいずれか一項記載の強磁性体の形成方法。
  6. 反応抑制層上に形成された半導体層内のチャネルとなるべき領域の両側のうち少なくとも一方の半導体層上に選択的に磁性元素層を形成する工程と、
    前記半導体層と前記磁性元素層とを熱処理し反応させることにより、前記反応抑制層上にホイスラー合金である強磁性体電極を形成する工程と、を有することを特徴とするトランジスタの製造方法。
  7. 前記半導体層はシリコン及びゲルマニウムの少なくとも一方を含むことを特徴とする請求項6記載のトランジスタの製造方法。
  8. 前記反応抑制層は酸化シリコン膜であることを特徴とする請求項6または7記載のトランジスタの製造方法。
  9. 前記反応抑制層はシリコン基板であり、前記半導体層はゲルマニウムであることを特徴とする請求項6記載のトランジスタの製造方法。
  10. 前記強磁性体電極はソース電極及びドレイン電極であることを特徴とする請求項6から9のいずれか一項記載のトランジスタの製造方法。
  11. 前記半導体チャネルと前記強磁性電極との間に、前記半導体チャネルよりドーパントを高濃度に含む半導体領域を形成する工程を有することを特徴とする請求項6から10のいずれか一項記載のトランジスタの製造方法。
  12. 前記半導体チャネルと前記強磁性電極との間に、偏析層を形成する工程を有することを特徴とする請求項6から10のいずれか一項記載のトランジスタの製造方法。
  13. 前記チャネルとなるべき領域上にゲート電極及びゲート電極の両側に側壁を形成する工程を有し、
    前記強磁性体電極を形成する工程は、前記側壁下まで侵食するように前記強磁性電極を形成する工程を含むことを特徴とする請求項6から10のいずれか一項記載のトランジスタの製造方法。
  14. 反応抑制層上に設けられた半導体チャネル層と、
    前記半導体チャネルの両側のうち少なくとも一方の前記反応抑制層上に設けられ、前記半導体チャネルを構成する半導体と磁性元素とのホイスラー合金である強磁性体電極と、を有することを特徴とするトランジスタ。
  15. 前記半導体層は、シリコン及びゲルマニウムの少なくとも一方を含むことを特徴とする請求項14記載のトランジスタ。
  16. 前記反応抑制層は酸化シリコン膜であることを特徴とする請求項14または15記載のトランジスタ。
  17. 前記反応抑制層はシリコン基板であり、前記半導体層はゲルマニウムであることを特徴とする請求項14記載のトランジスタ。
  18. 前記強磁性体電極はソース電極及びドレイン電極であることを特徴とする請求項14から17のいずれか一項記載のトランジスタ。
  19. 前記半導体チャネルと前記強磁性電極との間に、前記半導体チャネルよりドーパントを高濃度に含む半導体領域を具備することを特徴とする請求項14から17のいずれか一項記載のトランジスタ。
  20. 前記半導体チャネルと前記強磁性電極との間に、偏析層を具備することを特徴とする請求項14から17のいずれか一項記載のトランジスタ。
  21. 前記半導体チャネル上に設けられたゲート電極及びゲート電極の両側に形成された側壁を具備し、
    前記強磁性体電極は前記側壁下まで侵食していることを特徴とする請求項14から17のいずれか一項記載のトランジスタ。
JP2007078925A 2007-03-26 2007-03-26 強磁性体の形成方法並びにトランジスタ及びその製造方法 Active JP4742276B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007078925A JP4742276B2 (ja) 2007-03-26 2007-03-26 強磁性体の形成方法並びにトランジスタ及びその製造方法
US12/450,355 US7960186B2 (en) 2007-03-26 2008-03-26 Method of forming ferromagnetic material, transistor and method of manufacturing the same
PCT/JP2008/055769 WO2008123321A1 (ja) 2007-03-26 2008-03-26 強磁性体の形成方法並びにトランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007078925A JP4742276B2 (ja) 2007-03-26 2007-03-26 強磁性体の形成方法並びにトランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008243922A JP2008243922A (ja) 2008-10-09
JP4742276B2 true JP4742276B2 (ja) 2011-08-10

Family

ID=39830809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007078925A Active JP4742276B2 (ja) 2007-03-26 2007-03-26 強磁性体の形成方法並びにトランジスタ及びその製造方法

Country Status (3)

Country Link
US (1) US7960186B2 (ja)
JP (1) JP4742276B2 (ja)
WO (1) WO2008123321A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738499B2 (ja) 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法
JP5413646B2 (ja) * 2009-03-26 2014-02-12 国立大学法人東北大学 ホイスラー合金材料、磁気抵抗素子および磁気デバイス
JP5443502B2 (ja) * 2009-09-18 2014-03-19 株式会社東芝 半導体装置およびその製造方法
US8889537B2 (en) * 2010-07-09 2014-11-18 International Business Machines Corporation Implantless dopant segregation for silicide contacts
KR20140134068A (ko) * 2013-05-13 2014-11-21 에스케이하이닉스 주식회사 스핀 트랜지스터 및 이 스핀 트랜지스터를 포함하는 반도체 장치, 메모리 장치, 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
WO2018004700A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Transistors with metal source and drain contacts including a heusler alloy

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
US5861069A (en) 1996-08-31 1999-01-19 Skm Limited Method for forming an indium antimonide layer
US7005691B2 (en) * 2001-06-04 2006-02-28 Matsushita Electric Industrial Co., Ltd. Magnetoresistance element and magnetoresistance storage element and magnetic memory
EP1603168B1 (en) * 2003-03-07 2017-01-11 Japan Science and Technology Agency Field-effect transistor with spin-dependent transmission characteristic with half-metal source and drain
CN100589247C (zh) * 2003-03-31 2010-02-10 独立行政法人科学技术振兴机构 具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器
JP4128938B2 (ja) * 2003-10-28 2008-07-30 株式会社日立製作所 磁気ヘッド及び磁気記録再生装置
JP2005228998A (ja) * 2004-02-13 2005-08-25 Japan Science & Technology Agency 磁性薄膜及びそれを用いた磁気抵抗効果素子並びに磁気デバイス
JP4528660B2 (ja) * 2005-03-31 2010-08-18 株式会社東芝 スピン注入fet
JP2007207919A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2008047706A (ja) * 2006-08-16 2008-02-28 Nec Lcd Technologies Ltd 半導体回路及びそれを用いた半導体装置
JP4455558B2 (ja) * 2006-09-08 2010-04-21 株式会社東芝 スピンmosfet

Also Published As

Publication number Publication date
US7960186B2 (en) 2011-06-14
WO2008123321A1 (ja) 2008-10-16
US20100171158A1 (en) 2010-07-08
JP2008243922A (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
JP4738499B2 (ja) スピントランジスタの製造方法
Lee et al. Novel epitaxial nickel aluminide-silicide with low Schottky-barrier and series resistance for enhanced performance of dopant-segregated source/drain N-channel MuGFETs
JP4742276B2 (ja) 強磁性体の形成方法並びにトランジスタ及びその製造方法
Gupta et al. New materials for post-Si computing: Ge and GeSn devices
US9911849B2 (en) Transistor and method of forming same
US7973351B2 (en) Stack having Heusler alloy, magnetoresistive element and spin transistor using the stack, and method of manufacturing the same
US8299535B2 (en) Delta monolayer dopants epitaxy for embedded source/drain silicide
JP5745076B2 (ja) SiGeチャネルを有するpFET接合プロフィールのための方法および構造体
JP5221112B2 (ja) 半導体装置の製造方法および半導体装置
Averyanov et al. Europium silicide–a prospective material for contacts with silicon
Mitard et al. First demonstration of 15nm-W FIN inversion-mode relaxed-Germanium n-FinFETs with Si-cap free RMG and NiSiGe Source/Drain
Chang et al. Gate-first high-performance germanium nMOSFET and pMOSFET using low thermal budget ion implantation after germanidation technique
US20060275968A1 (en) Method for producing a contact and electronic component comprising said type of contact
Tu et al. Experimental demonstration of TreeFETs combining stacked nanosheets and low doping interbridges by epitaxy and wet etching
Brunco et al. Germanium: The past and possibly a future material for microelectronics
Sung et al. High-performance uniaxial tensile strained n-channel JL SOI FETs and triangular JL bulk FinFETs for nanoscaled applications
TW201709574A (zh) 磁穿隧接面
Ahn et al. Formation of low-resistivity nickel germanide using atomic layer deposited nickel thin film
Chen et al. Enhancing the performance of germanium channel nMOSFET using phosphorus dopant segregation
US20070045849A1 (en) Semiconductor structure having selective silicide-induced stress and a method of producing same
Bang et al. Effect of high pressure hydrogen or deuterium anneal on polysilicon channel field effect transistors
Jiang et al. Omega-gate p-MOSFET with nanowirelike SiGe/Si core/shell channel
JP2011223010A (ja) スピンmosfetおよびリコンフィギャラブルロジック回路
Wang et al. Optimization of Ni (Pt)/Si-cap/SiGe silicidation for pMOS source/drain contact
Rabie et al. Cobalt germanide contacts: growth reaction, phase formation models, and electrical properties

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4742276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250