CN101923889A - 存储装置和存储器 - Google Patents

存储装置和存储器 Download PDF

Info

Publication number
CN101923889A
CN101923889A CN2010102013559A CN201010201355A CN101923889A CN 101923889 A CN101923889 A CN 101923889A CN 2010102013559 A CN2010102013559 A CN 2010102013559A CN 201010201355 A CN201010201355 A CN 201010201355A CN 101923889 A CN101923889 A CN 101923889A
Authority
CN
China
Prior art keywords
layer
memory storage
magnetic
accumulation
fixed magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102013559A
Other languages
English (en)
Other versions
CN101923889B (zh
Inventor
山根一阳
细见政功
鹿野博司
大森广之
五十岚
山元哲也
别所和宏
肥后丰
大石雄纪
楠真一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101923889A publication Critical patent/CN101923889A/zh
Application granted granted Critical
Publication of CN101923889B publication Critical patent/CN101923889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H01F10/3277—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets by use of artificial ferrimagnets [AFI] only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了存储装置和存储器。存储装置包括：存储层，基于磁性材料的磁化状态来保持信息；第一中间层和第二中间层，被设置为夹置存储层并且均由绝缘体形成；第一固定磁性层，被设置在第一中间层的与存储层相对的侧上；第二固定磁性层，被设置在第二中间层的与存储层相对的侧上；以及非磁性导体层，被设置在第一中间层或者第二中间层和存储层之间，存储装置被配置为，在堆叠方向上向其注入自旋极化电子以改变存储层的磁化方向，从而将信息存储在存储层中。

Description

存储装置和存储器
相关申请的参考
本申请包含于2009年6月16日向日本专利局提交的日本优先专利申请JP 2009-143678中所公开的主题，其全部内容结合于此作为参考。
技术领域
本发明涉及存储装置，该存储装置包括使用强磁性层(ferromagnetic layer，也称“铁磁层”)的磁化状态存储信息的存储层和其磁化方向固定的固定磁性层。将存储装置配置为对其施加电流以改变存储层的磁化方向。本发明还涉及包括所述存储装置的存储器。本发明适于非易失性存储器的应用。
背景技术
已经将高速、高密度DRAM广泛用作在诸如计算机的信息设备中的随机存储器。
然而，DRAM为当电源断开时丢失存储信息的易失性存储器，因此，期望保持存储信息的非易失性存储器。
作为可能的非易失性存储器，注意力集中在正在开发的使用磁性材料的磁化来存储信息的磁阻随机存储器(MRAM)上(举例来说，参见，Nikkei Electronics，No.2001-2-12(第164页～171页))。
在MRAM中，电流通过彼此基本上成直角配置的两种地址线(字线和位线)。从每条地址线所生成的电流磁场使设置在地址线的交叉点处的磁性存储装置的磁性层的磁化反转，从而，将信息存储在磁性层中。
图6示出了普通MRAM的结构图(透视图)。
在诸如硅衬底的半导体基底110上通过元件隔离层102所隔离的区域中，形成漏极区域108、源极区域107以及栅电极101以提供用于选择存储单元的选择晶体管。
在栅电极101以上，将字线105设置为在图中的前后方向上延伸。
漏极区域108为在图中的右选择晶体管和左选择晶体管所共用，将配线109连接至漏极区域108。
此外，将磁性存储装置103设置在字线105与在其上方于图中的水平方向上延伸的位线106之间。磁性存储装置103具有其磁化方向可被反转的存储层。例如，可以将磁性隧道结元件(MTJ元件)用于形成磁性存储装置103。
此外，将磁性存储装置103经由水平支线111和垂直接触层104电连接至源极区域107。
电流通过每条字线105和位线106。结果，将电流磁场施加给磁性存储装置103，从而反转磁性存储装置103的存储层的磁化方向以允许信息存储在其中。
为了使存储的信息稳定地保持在诸如MRAM的磁性存储器中，需要存储信息的磁性层(存储层)具有一定的矫顽磁性。
与此同时，为了重写存储的信息，有必要使一定量的电流通过地址线。
然而，当MRAM形成元件的尺寸减小时，反转磁化所需的电流值增大，然而由于地址线的纤细化，所以更难使足够大的电流通过其中。
因此，利用通过自旋注入而磁化反转的存储器作为能够以低电流使磁化反转的存储器引起了人们的关注(举例来说，参见JP-A-2003-17782；美国专利第6256223号说明书；PHYs.Rev.B，54.，9353，(1996)；以及J.Magn.Mat.，159.，L1，(1996))。
通过自旋注入而磁化反转表示将从磁性材料通过的自旋极化的电子注入不同的磁性材料中，从而导致该不同磁性材料的磁化反转的过程。
例如，通过使电流在与膜平面垂直的方向上流过巨磁阻元件(GMR元件)或者磁性隧道结元件(MTJ元件)，能够反转元件中的至少一个磁性层的磁化方向。
通过自旋注入而磁化反转的优势在于，即使在微小元件中，不需要增大电流也可以实现磁化反转。
图7和图8示出了利用通过自旋注入而磁化反转的这种存储器的示意图。图7为透视图，图8为截面图。
在诸如硅衬底的半导体基底60上通过元件隔离层52所隔离的区域中，形成漏极区域58、源极区域57以及栅电极51以提供用于选择存储单元的选择晶体管。栅电极51还用作在图7中的前后方向上延伸的字线。
漏极区域58为在图7中的右选择晶体管和左选择晶体管所共用，将配线59连接至漏极区域58。
此外，将存储装置53设置在源极区域57与在其上方于图7中的水平方向上延伸的位线56之间。存储装置53具有通过自旋注入反转其磁化方向的存储层。
例如，可以将磁性隧道结元件(MTJ元件)用于形成存储装置53。参照数字61和62表示磁性层。在两个磁性层61和62中，一磁性层用作具有固定的磁化方向的固定磁性层，而另一磁性层用作其磁化方向可变的自由磁性层，即，存储层。
将存储装置53分别经由上接触层和下接触层54连接至位线56和源极区域57。因此，电流可以经过存储装置53并通过自旋注入反转存储层的磁化方向。
在利用通过自旋注入而磁性反转的这种存储器的情况下，与在图6中所示的普通MRAM相比较，可以简化装置结构，从而可以实现更高的密度。
此外，与普通MRAM中使用外部磁场的磁化反转相比较，通过自旋注入的磁化反转还提供了优势，即，即使当装置尺寸减小时，也不会增大写电流。
顺便提及，在MRAM中，与存储装置分离地设置写线(字线和位线)。电流通过写线，将因此生成的电流磁场用于写入(存储)信息。因此，写入所需要的足够量的电流可以通过写线。
在利用通过自旋注入的磁化反转的存储器中，电流通过存储装置以实现自旋注入，从而反转存储层的磁化方向。
因为电流直接以这种方式通过存储装置来写(存储)信息，所以对于用于写的存储单元的选择，将每个存储装置连接至选择晶体管以形成存储单元。在这种情况下，通过存储装置的电流受到可以通过选择晶体管的电流的大小(选择晶体管的饱和电流)的限制。
因此，有必要以不大于选择晶体管的饱和电流的电流进行写入，因此，有必要改善自旋注入效率以减少通过存储装置的电流。
此外，为了增大读出信号，有必要确保高磁阻变化率。因此，将存储装置配置为在存储层的相对侧上具有作为中间层的隧道绝缘层(隧道势垒层)是有效的。
然而，在将隧道绝缘层用作中间层的这种情况下，为了防止隧道绝缘层发生介质击穿，限制通过存储装置的电流量。在这些方面，将有必要(1)确保高磁阻变化率，(2)抑制自旋注入电流，(3)增大存储装置的击穿电压。
抑制自旋注入电流以满足以上条件之一的可能措施为将双销结构(dual-pin structure)应用于存储装置，其中，分别将两个固定磁性层置于存储层之上和存储层之下，且固定磁性层和存储层之间设置有中间层。
在与这种双销结构的连接中，为了抑制自旋注入电流的目的，提出了两个固定磁性层的最接近相应的中间层的强磁性层具有彼此反向平行的磁化方向的结构(参见例如JP-A-2004-193595和JP-A-2006-269530)。
发明内容
关于配置为允许通过自旋注入反转其存储层的磁化方向的存储装置，为了使这种存储装置形成存储器，有必要(1)确保高磁阻变化率，(2)抑制自旋注入电流，(3)增大存储装置的击穿电压。
为了减小通过自旋注入进行磁化反转所需要的电流从而抑制自旋注入电流，使用如在以上JP-A-2004-193595中所述的存储装置是有效的，该存储装置将具有彼此反向平行的磁化方向的固定磁性层置于存储材料之上和存储材料之下。
然而，如在以上JP-A-2004-193595或者JP-A-2006-269530中所述的，在采用简单的中间层的情况下，通过上中间层和下中间层的磁阻效应彼此抵消，这导致减小了有效电阻的变化等问题。
因此，难以同时满足以上条件(1)～(3)。
在这种情况下，需要提供一种能够确保高磁阻变化率、抑制自旋注入电流、还能增大击穿电压的存储装置；以及包括该存储装置的存储器。
根据本发明的一个实施方式的存储装置包括：存储层，基于磁性材料的磁化状态保持信息；以及第一中间层和第二中间层，被设置为夹置存储层，并且均由绝缘体形成。存储装置进一步包括：第一固定磁性层，被设置在第一中间层的与存储层相对的侧上；第二固定磁性层，被设置在第二中间层的与存储层相对的侧上；以及非磁性导体层，被设置在第一中间层或者第二中间层与存储层之间。将存储装置配置为在堆叠方向上对其注入自旋极化电子以改变存储层的磁化方向，从而将信息存储在存储层中。
根据本发明的另一实施方式的存储装置包括：存储层，基于磁性材料的磁化状态保持信息；以及第一中间层和第二中间层，被设置为夹置存储层，并且均由绝缘体形成。存储装置进一步包括：第一固定磁性层，被设置在第一中间层的与存储层相对的侧上；和第二固定磁性层，被设置在第二中间层的与存储层相对的侧上。存储装置还包括非磁性导体层，被设置在第一中间层和第一固定磁性层之间或者在第二中间层和第二固定磁性层之间。将存储装置配置为在堆叠方向上对其注入自旋极化电子以改变存储层的磁化方向，从而将信息存储在存储层中。
根据本发明的又一实施方式的存储器包括：具有本发明的所述一个实施方式的配置的存储装置和在堆叠方向上向存储装置提供电流的配线。
根据本发明的再一实施方式的存储器包括：具有本发明的所述另一实施方式的配置的存储装置和在堆叠方向上向存储装置提供电流的配线。
在根据本发明的所述一个实施方式的存储装置中，将均由绝缘体形成的第一中间层和第二中间层设置为夹置所述中间层。结果，在两个中间层(绝缘体)之间进行分压，因此，可以增大存储装置的击穿电压。
此外，将第一固定磁性层和第二固定磁性层均设置在对应中间层的与存储层相对的侧上。这改善了自旋注入效率，减小了反转存储层的磁化所需要的电流。结果，可以抑制通过自旋注入来存储信息的存储装置的电流。
此外，将非磁性导体层设置在第一中间层或者第二中间层和存储层之间。这造成在通过中间层所提供的两个磁阻元件之间的电阻的较大偏差。结果，即使当两个磁阻元件的磁阻效应彼此抵消，仍然剩余充分大的磁阻，因此，可以确保在整个存储装置中的高磁阻变化率。
在根据本发明的所述另一实施方式的存储装置中，将均由绝缘体形成的第一中间层和第二中间层设置为夹置所述存储层。结果，在两个中间层(绝缘体)之间进行分压，因此，可以增大存储装置的击穿电压。
此外，将第一固定磁性层和第二固定磁性层均设置在对应中间层的与存储层相对的侧上。这改善了自旋注入效率，减小了反转存储层的磁化所需要的电流。结果，可以抑制通过自旋注入来存储信息的存储装置的电流。
此外，将非磁性导体层设置在第一中间层和第一固定磁性层之间或者在第二中间层和第二固定磁性层之间。这造成在通过中间层所提供的两个磁阻元件之间的电阻的较大偏差。结果，即使当两个磁阻元件的磁阻效应彼此抵消，也仍然剩余充分大的磁阻，因此，可以确保在整个存储装置中的高磁阻变化率。
在根据本发明的所述又一实施方式的存储器中，存储装置具有本发明的所述一个实施方式的配置。因此，在存储装置中可以确保高磁阻变化率，可以抑制通过存储装置的电流，并且可以增大存储装置的击穿电压。
在根据本发明的所述再一实施方式的存储器中，存储装置具有本发明的所述另一实施方式的配置。因此，在存储装置中可以确保高磁阻变化率，可以抑制通过存储装置的电流，并且可以增大存储装置的击穿电压。
根据本发明的实施方式，在存储装置中可以确保高磁阻变化率，可以抑制通过将信息存储在其中的存储装置的电流，还可以增大存储装置的击穿电压。结果，存储装置可以很好地平衡各种性能。
因此，这实现了稳定地运行的高可靠性存储器。
此外，可以减小通过将信息存储在其中的存储装置的电流，从而，可以降低用于将信息存储在存储装置中的功耗。
因此，可以减小整个存储器的功耗。
附图说明
图1为根据本发明的第一实施方式的存储器的示意性结构图(透视图)。
图2示出了在图1中所示的存储装置的截面图。
图3示出了根据本发明的第二实施方式的存储装置的截面图。
图4示出了根据在图2中所示的第一实施方式的可选模式的存储装置的截面图。
图5示出了根据在图3中所示的第二实施方式的可选模式的存储装置的截面图。
图6为示意性地示出已知的MRAM的配置的透视图。
图7为利用通过自旋注入而磁化反转的存储器的示意性结构图(透视图)。
图8示出了图7的存储器的截面图。
具体实施方式
下文中，将说明用于实现本发明的优选方式(以下称为实施方式)。
将以下列顺序给出说明。
1.发明概要
2.第一实施方式
3.第二实施方式
4.变形例
5.实验
1.发明概要
首先，在说明本发明的具体实施方式以前，将描述本发明的概要。
根据本发明的实施方式，通过自旋注入来反转存储装置的存储层的磁化方向以将信息存储在其中。存储层由诸如强磁性层的磁性材料形成，并且使用磁性材料的磁化状态(磁化方向)来保持信息。
通过自旋注入而反转磁性层的磁化方向的基本操作如下。不小于某一阈值的电流在与膜平面垂直的方向上通过由巨磁阻元件(GMR元件)或者隧道磁阻元件(MTJ)所形成的存储装置。这时，电流的极性(方向)取决于反转的磁化方向。
当具有小于阈值的绝对值的电流通过存储装置时，不会出现磁化反转。
通过以下公式(1)来表示通过自旋注入反转磁性层的磁化所需要的电流阈值Ic。
Ic＝A·α·Ms·V·Hd/2η                        (1)
在公式中，A为常数，α为自旋衰减常数，η为自旋注入效率，Ms为存储层的饱和磁化量，V为存储层的体积，Hd为有效退磁磁场。
如在公式(1)中所示，可以通过控制磁性层体积V、磁性层饱和磁化量Ms、自旋注入效率η以及自旋衰减常数α来任意地设置电流阈值。
因此，提供了包括能够基于磁化状态存储信息的磁性层(存储层)和具有固定的磁化方向的固定磁性层。
需要存储层能够保持写入的信息以形成存储器。对于保持信息能力的指数，采用热稳定性指数(kV/KBT)的值。通过以下公式(2)来表示kV/KBT。
KV/kB＝Ms·V·Hk·(1/2kBT)                        (2)
在公式中，Hk为有效的各向异性磁场，kB为波尔兹曼常数，T为温度，Ms为饱和磁化量，而V为存储层的体积。
在形状磁性各向异性、感应磁性各向异性、磁晶各向异性等的影响下并且假设单磁域一致转动模型，有效的各向异性磁场Hk与矫顽力等价。
通常，在85℃保持存储信息十年需要大于等于60的kV/KBT值。在很多情况下，存在Ic和KV/KBT之间的折中，并且这两者之间的平衡通常存在保持存储器性能的问题。
实际上，改变存储层的磁化状态的电流阈值如下。在包括2nm厚的存储层的具有100nm×150nm的平面图案的近似椭圆的TMR元件中，正阈值+Ic为+0.65mA，负阈值-Ic为0.5mA。然后，电流密度约为5×106A/cm2。与以上公式(1)基本一致。
与此相反，在使用电流磁场进行反转磁化的普通的MRAM中，需要几毫安或者更大的写电流。
因此，在通过自旋注入进行磁化反转的情况下，写电流的阈值更小，这在降低集成电路的功耗方面显著有效。
此外，与普通的MRAM不同，不需要用于生成电流磁场的配线(在图6中的105)，因此，本发明在集成度方面也优于普通的MRAM。
因为电流以这种方式直接通过存储装置来写入(存储)信息，为了选择用于写入的存储单元，所以将每个存储装置连接至选择晶体管以形成存储单元。在这种情况下，通过存储装置的电流受到能够通过选择晶体管的电流的大小(选择晶体管的饱和电流)的限制。
以上JP-A-2004-193595和JP-A-2006-269530通过提供具有以下结构的存储装置提出了数据写电流的减少的方案，其中，在该存储装置中，将两个固定磁性层分别置于存储层以上和以下，其间设置有中间层，并且连接相应的中间层的固定层具有彼此反向平行的磁化方向。
然而，在以上JP-A-2004-193595和JP-A-2006-269530中的使用简单的中间层的情况下，通过上下中间层的磁阻效应彼此抵消，这导致减小有效的磁阻变化等的问题。因此，难以确保高磁阻变化率、抑制自旋注入电流以及增大存储层的击穿电压；即，难以提供很好地平衡各种性能的存储装置。
根据本发明的实施方式，提供了包括分别置于存储层以上和以下的固定磁性层、且其间设置有绝缘体的中间层的结构，其中，至少上中间层和下中间层中任意一个设置有非磁性导体层。
这种结构可以确保高磁阻变化率、抑制自旋注入电流并且增大存储装置的击穿电压；因此，可以实现很好地平衡各种性能的存储装置。
考虑选择晶体管的饱和电流，将绝缘体的隧道绝缘层用作没有设置非磁性导体层的中间层，与存储层一起形成了磁性隧道结(MTJ)元件。
尤其，将氧化镁(MgO)用作隧道绝缘层的材料。这导致比通常使用氧化铝的情况更高的磁阻变化率(MR率)。
关于设置有非磁性导体层的中间层，尽管向其传递了旋转力矩，但是由于非磁性导体层的存在，其磁阻极小。
此外，尤其，当没有设置非磁性导体层的中间层具有比设置有非磁性导体层的中间层更高的隧道磁阻时，这可以进一步通过磁阻效应增大电阻变化的输出。例如，可以使用具有比用于设置有非磁性导体层的中间层的材料更高电阻的材料形成没有设置非磁性导体层的中间层。作为选择，使用相同的材料，没有设置非磁性导体层的中间层可以形成得比设置有非磁性导体层的中间层更厚。
根据本发明的实施方式，一中间层设置有非磁性导体层，形成层压结构，而仅将隧道绝缘层用作另一中间层。与将简单的隧道绝缘层用于中间层的磁性隧道结(MTJ)元件或者将间隔物用于中间层的巨磁阻(GMR)元件的情况相比较，这提供了更高的磁阻变化率(MR率)。因为增大的磁阻变化率，所以可以增大读出信号的强度。
作为用于形成具有中间层的层压结构的非磁性导体层的材料，可使用Ru、Os、Re、Ir、Au、Ag、Cu、Al、Bi、B、C、Cr、Ta、Pd、Pt、Zr、Hf、W、Mo、Nb及其合金。
在该实施方式中，在一存储装置中存在由绝缘体形成的两个中间层(隧道绝缘层)，这提供了分压作用。因此，与仅具有一隧道绝缘层的存储装置相比较，显著增大了介质击穿电压。
关于氧化镁(MgO)膜的隧道绝缘层，更优选地，MgO膜结晶，并且在方向001上维持晶体取向。
而且，当将氧化镁用于形成中间层时，通常期望退火温度高达300℃以上，优选340℃～360℃，以达到极好的MR性能。这种温度高于通常用于形成中间层的氧化铝的退火温度范围(250℃～280℃)。
这可能是因为这种退火对于促进氧化物和强磁性层之间的相分离从而形成粘合的界面是必要的，并且对于提供具有适当的内部结构或者晶体结构的氧化镁等的隧道势垒层也是必要的。
因此，除非将耐热的铁磁材料也用于存储装置的强磁性层，这样强磁性层能够经受该高温退火，否则难以获得优良的MR性能。
为了获得通过自旋注入反转存储层的磁化方向所需要的电流密度，将隧道绝缘层的薄片电阻率控制为约几十Ωμm2或者更小。
关于MgO膜的隧道绝缘层，为了使薄片电阻率在以上范围内，MgO膜的厚度应该为小于等于1.5nm。
此外，优选存储装置小至可以在低电流很容易反转存储层的磁化方向的程度。
因此，优选地，存储装置具有小于等于0.04μm2的面积。
优选地，固定磁性层和存储层具有单向各向异性。
此外，优选地，固定磁性层和存储层均具有1nm～30nm的厚度。
在其它方面，存储装置的配置可以与已知的使用自旋注入来存储信息的存储装置的配置相同。
置于存储层以上和以下的固定磁性层均仅通过强磁性层或者通过使用在反强磁性层和强磁性层之间的反强磁性耦合来使其磁化方向固定。
每个固定磁性层可以为单个强磁性层或者作为选择可以具有包括其间设置有非磁性层的堆叠的多个强磁性层的层压亚铁磁结构。
层压亚铁磁结构的固定磁性层降低了对外部磁场的灵敏度。因此，可以抑制由外部磁场所导致的固定磁性层的磁化的不必要的改变，稳定存储装置的运行。此外，可以调节每个强磁性层的厚度，并且可以抑制来自固定磁性层的杂散磁场。
可将Co、CoFe、CoFeB等用作形成层压亚铁磁结构的固定磁性层的强磁性层的材料。可将Ru、Re、Ir、Os等用作非磁性层的材料。
在存储层以上和以下的上固定磁性层和下固定磁性层中，优选地，在形成固定磁性层的强磁性层中，最接近相应的中间层的强磁性层具有彼此反向平行的磁化方向。当这种强磁性层的磁化方向彼此反向平行时，这比在方向彼此平行的情况下具有更高的自旋注入效率。
可以将两个固定磁性层的最接近相应的中间层的强磁性层的磁化方向调节为彼此反向平行地运行。例如，一固定磁性层由奇数个强磁性层形成，而另一个固定磁性层由偶数个固定磁性层形成，并且将反强磁性层置于每个固定磁性层的与存储层和相应的中间层相对的侧上。然后，上和下两层反强磁性层在磁场中同时退火，以便对其施加在一方向上的磁场，从而固定磁性层的最接近相应的反强磁性层的强磁性层具有彼此平行的磁化方向。结果，固定磁性层的最接近相应的中间层的强磁性层具有彼此反向平行的磁化方向。
作为用于反强磁性层的材料，可以提及FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO、Fe2O3等磁性材料。
此外，可以将诸如Ag、Cu、Au、Al、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Hf、Ir、W、Mo以及Nb等非磁性元素添加至磁性材料。这能够调节磁性性能和包括晶体结构、结晶度、物质稳定性等的其它物理性能。
可以如下读取存储在存储装置的存储层中的信息。具体地，可以将用作数据的参照的磁性层经由薄绝缘膜设置在存储装置的存储层上，以利用流过绝缘层的铁磁隧道电流读取信息。还可以利用磁阻读取信息。
2.第一实施方式
下文中，将描述本发明的具体实施方式。
图1为根据本发明的第一实施方式的存储器的示意性结构图(透视图)。
存储器在彼此成直角配置的两种地址线的交叉点(例如字线和位线)的附近具有存储装置。存储装置能够基于磁化状态保持信息。
即，在诸如硅衬底的半导体基底10上通过元件隔离层2所隔离的区域中，形成漏极区域8、源极区域7以及栅电极1以设置用于选择存储单元的选择晶体管。栅电极1还用作在图中的前后方向上延伸的地址线(例如字线)。
漏极区域8由图中的右选择晶体管和左选择晶体管共用，将配线9连接至漏极区域8。
此外，将存储装置3设置在源极区域7和在其上方并在图中的水平方向上延伸的另一地址线(举例来说，位线)6之间。该存储装置3具有由通过自旋注入来反转其磁化方向的强磁性层所形成的存储层。
将存储装置3设置在两种地址线1和6的交叉点附近。
将存储装置3分别经由上和下接触层4连接至位线6和源极区域7。
因此，通过两种地址线1和6将电流提供给存储装置3。在垂直方向(存储装置3的堆叠方向)上的电流可以经过存储装置3通过自旋注入来反转存储层的磁化方向。
图2示出了该实施方式的存储器的存储装置3的截面图。
如图2所示，存储装置3具有分别置于存储层17的下方和上方的固定磁性层31和32。通过自旋注入来反转存储层的磁化方向M1。将反强磁性层12设置在下层的第一固定磁性层31的下面。反强磁性层12固定第一固定磁性层31的磁化方向。将反强磁性层25设置在上层的第二固定磁性层32的上面。反强磁性层25固定第二固定磁性层32的磁化方向。
将用作隧道势垒层(隧道绝缘层)的绝缘层(第一中间层)16设置在存储层17和下层的第一固定磁性层31之间。此外，将用作隧道势垒层(隧道绝缘层)的绝缘层(第二中间层)19设置在存储层17和上层的第二固定磁性层32之间。
在反强磁性层12的正下方形成底层11，在反强磁性层25上形成覆盖层26。
两个固定磁性层31和32均具有层压亚铁磁结构。
具体地，第一固定磁性层31具有其间设置有非磁性层14的两个强磁性层13和15堆叠的具有反强磁性耦合的结构。第二固定磁性层32具有其间设置有非磁性层21和23的三个强磁性层20、22、以及24堆叠的具有反强磁性耦合的结构。
由于第一固定磁性层31的强磁性层13和15为层压亚铁磁结构，强磁性层13的磁化方向M13向右，强磁性层15的磁化方向M15向左；因此，它们的方向相反。因此，来自第一固定磁性层31的强磁性层13和15的磁通量彼此抵消。
由于第二固定磁性层32的强磁性层20、22以及24为层压亚铁磁结构，强磁性层20的磁化方向M20向右，强磁性层22的磁化方向M22向左，强磁性层24的磁化方向M24向右；因此，它们相反地取向。因此，来自第二固定磁性层32的强磁性层20、22以及24的磁通量彼此抵消。
特别地，该实施方式的存储装置3包括在存储层17之上的绝缘层(第二中间层)19和存储层17之间的非磁性导体层18，并且具有包括非磁性导体层18和绝缘层19，形成MTJ(磁性隧道结)元件的层压结构33。
作为用于非磁性导体层18的材料，可使用以上提及的Ru、Os、Re、Ir、Au、Ag、Cu、Al、Bi、B、C、Cr、Ta、Pd、Pt、Zr、Hf、W、Mo、Nb及其合金。
可以通过在真空装置中从底层11至覆盖层26连续形成多层，然后，通过蚀刻等形成存储装置3的图案来制作该实施方式的存储装置3。
根据以上实施方式，将非磁性导体层18置于在存储层17之上的绝缘层(第二中间层)19和存储层17之间。这造成在通过绝缘层(中间层)16和19所提供的两个磁阻元件之间的电阻的较大偏差。因此，即使当两个磁阻元件的磁阻效应彼此抵消，也仍然剩余充分大的磁阻，因此，可以确保在整个存储装置3中的高磁阻变化率。
此外，将绝缘层(第一中间层)16置于存储层17之下，将绝缘层(第二中间层)19置于存储层17之上，结果，在两个绝缘层16和19之间进行分压以增大存储装置3的击穿电压。
此外，将第一固定磁性层31和第二固定磁性层32分别置于存储层17之下和之上，并在其间设置有中间层16和19。这改善了自旋注入效率，减小了反转存储层17的磁化所需要的电流。结果，可以抑制通过自旋注入将信息存储在其中的存储装置3的电流。
尤其，因为第一固定磁性层31的最接近绝缘层16的强磁性层15的磁化方向M15与第二固定磁性层32的最接近绝缘层19的强磁性层20的磁化方向M20反向平行，所以与方向彼此平行的情况相比较，这导致更高的自旋注入效率。
此外，实施方式的存储装置3具有足够的耐热性，经得住在340℃～360℃进行退火，而不会失去其磁性性能。
这提供了可以在配备有存储装置3的存储器的制作中采用普通半导体MOS形成工艺的优势。因此，可以应用装备有根据实施方式的存储装置3的存储器作为通用存储器。
另外，在该实施方式中，当用作中间层的绝缘层16和19为氧化镁层时，这允许磁阻变化率(MR率)增大。
这种MR率的增大还有助于改善自旋注入效率，从而，减小反转存储层17的磁化方向M1所需要的电流密度。
根据该实施方式，可以在存储装置3中确保高磁阻变化率，可以抑制将信息存储在其中的存储装置3中通过的电流，还可以增大存储装置3的击穿电压。结果，存储装置3可以提供性能的极好平衡。
因此，这实现了稳定地运行的高可靠性存储器。
此外，因为可以抑制通过自旋注入将信息存储在其中的存储装置3中通过的电流，所以可以降低将信息存储在存储装置3中的功耗。
结果，关于具有由根据该实施方式的存储装置3所形成的存储单元的存储器，可以降低整个存储器的功耗。
因此，这实现了具有极好的信息保持性能且稳定地运行的高可靠性的存储器。此外，在配备有存储装置3的存储器中，可以实现功耗的降低。
3.第二实施方式
图3示出了根据本发明的第二实施方式的存储装置的截面图。
如图3所示，该实施方式的存储装置41特别包括在存储层17之上的绝缘层(第二中间层)19和第二固定磁性层32之间的非磁性导体层18，并且具有包括绝缘层19和非磁性导体层18的层压结构33。
在该实施方式中，作为用于非磁性导体层18的材料，也可使用以上提及的Ru、Os、Re、Ir、Au、Ag、Cu、Al、Bi、B、C、Cr、Ta、Pd、Pt、Zr、Hf、W、Mo、Nb及其合金。
在其它方面，以与在图2中所示的第一实施方式的存储装置3相同的方式配置存储装置41。相同的组件用相同的数字来表示，并且将不再对其进行描述。
还可以使用该实施方式的存储装置41来形成如在图1中所示的存储器。
根据此实施方式，将非磁性导体层18置于在存储层17之上的绝缘层(第二中间层)19和第二固定磁性层32之间。这造成在通过绝缘层16和19所提供的两个磁阻元件之间的电阻的较大偏差。因此，即使当两个磁阻元件的磁阻效应彼此抵消，也仍然剩余充分大的磁阻，因此，可以确保在整个存储装置41中的高磁阻变化率。
此外，与第一实施方式的存储装置3的情况一样，将第一固定磁性层31和第二固定磁性层32分别置于存储层17之下和之上，并在其间设置有绝缘层16和19。结果，可以抑制将信息存储在其中的存储装置41中通过的电流。
此外，与第一实施方式的存储装置3的情况一样，将绝缘层(第一中间层)16置于存储层17之下，将绝缘层(第二中间层)19置于存储层17之上。结果，可以增大存储装置41的击穿电压。
根据该实施方式，可以在存储装置41中确保高磁阻变化率，可以抑制将信息存储在其中的存储装置41中通过的电流，还可以增大存储装置41的击穿电压。结果，存储装置41可以提供性能的极好平衡。
因此，这实现了稳定地运行的高可靠性存储器。
此外，因为可以抑制通过自旋注入将信息存储在其中的存储装置41中通过的电流，可以降低用于将信息存储在存储装置41中的功耗。
结果，关于具有由根据该实施方式的存储装置41所形成的存储单元的存储器，可以降低整个存储器的功耗。
因此，这实现了具有极好的信息保持性能且稳定地运行的高可靠性的存储器。此外，在配备有存储装置41的存储器中，可以实现功耗的降低。
4.变形例
图4示出了根据在图2中所示的第一实施方式的存储装置3的修改实施方式的存储装置的截面图。
在图4中所示的存储装置42具有在存储层17之下的绝缘层(第一中间层)16和存储层17之间的非磁性导体层18，形成包括绝缘层16和非磁性导体层18的层压结构33。在存储层17之上的绝缘层19为单个绝缘层19。即，存储装置42与在图2中所示的第一实施方式的存储装置3的不同在于，将非磁性导体层18的位置从存储层17之上改变至存储层17之下。
在其它方面，以与在图2中所示的第一实施方式的存储装置3相同的方式配置存储装置42，并且将不会再对相同的组件进行描述。
在图4中所示的存储装置42中，将非磁性导体层18置于在存储层17之下的绝缘层(第一中间层)16和存储层17之间，因此，与在图2中所示的第一实施方式的存储装置3相同，可以确保高磁阻变化率。
图5示出了根据在图3中所示的第二实施方式的存储装置41的修改实施方式的存储装置的截面图。
在图5中所示的存储装置43具有在存储层17之下的绝缘层16和第一固定磁性层31之间的非磁性导体层18，形成包括绝缘层16和非磁性导体层18的层压结构33。在存储层17之上的绝缘层19为单个绝缘层19。即，存储装置43与在图3中所示的第二实施方式的存储装置41的不同在于，非磁性导体层18的位置从存储层17之上改变至存储层17之下。
在其它方面，以与在图3中所示的第二实施方式的存储装置41相同的方式配置存储装置43，并且将不会对相同的组件做进一步的描述。
在图5中所示的存储装置43中，将非磁性导体层18置于存储层17之下的绝缘层16和第一固定磁性层31之间，因此，与在图3中所示的第二实施方式的存储装置41相同，可以确保高磁阻变化率。
根据以上实施方式和变形例，将第一固定磁性层31的最接近绝缘层16的强磁性层15的磁化方向M15取向为与第二固定磁性层32的最接近绝缘层19的强磁性层20的磁化方向M20反向平行。
本发明不限于在形成置于存储层之上和之下的固定磁性层的强磁性层中，最接近相应的中间层(绝缘层)的强磁性层具有彼此反向平行的磁化方向。本发明还可应用于这种强磁性层的磁化方向彼此平行的情况。
如上所提及的，当这些强磁性层的磁化方向彼此反向平行时，这导致比在其方向彼此平行的情况下更高的自旋注入效率。
根据以上实施方式，第一固定磁性层31具有两层的层压亚铁磁结构，第二固定磁性层31具有三层的层压亚铁磁结构。
然而，例如，一固定磁性层为单个强磁性层，另一固定磁性层具有两层的层压亚铁磁结构也是可能的，以使两个固定磁性层的最接近相应的中间层的强磁性层具有彼此反向平行的磁化方向。
在根据本发明的实施方式的存储装置中，只要固定磁性层的最接近相应的中间层(绝缘层)的强磁性层具有彼此反向平行的磁化方向，对于形成第一固定磁性层或者第二固定磁性层的强磁性层的数量没有限制。
此外，如上所提及的，当一固定磁性层具有奇数个强磁性层并且另一固定磁性层具有偶数个强磁性层时，通过在磁场中对反强磁性层进行退火，可以使固定磁性层的最接近相应的中间层的强磁性层的磁化方向彼此反向平行。
5.实验
分析根据本发明的实施方式的存储装置的性能。
实际上，除存储装置以外，存储器还包括如在图1、图6以及图7中所示的用于切换等的半导体电路。然而，为了分析存储层的磁阻性能的目的，文中研究了在其上仅形成有存储装置的晶片。
实施例1
在0.725nm厚的硅衬底上形成300nm厚的热氧化膜，并且在其上形成如图2所示的配置的存储装置3。
具体地，在如图2所示的配置的存储装置3中，每层的材料和厚度如在以下给出的膜结构1中所示。即，采用具有10nm厚度的Ta膜作为底层11，具有20nm厚度的PtMn膜作为反强磁性层12。采用具有2nm厚度的CoFe膜、具有0.8nm厚度的Ru膜以及具有2.5nm厚度的CoFeB膜分别作为形成第一固定磁性层31的强磁性层13、非磁性层14以及强磁性层15。采用具有0.9nm厚度的氧化镁膜作为用作隧道绝缘层的绝缘层(势垒层)16。采用具有2nm厚度的CoFeB膜作为存储层17，具有0.5nm厚度的Ru膜作为非磁性导体层18，具有0.7nm厚度的氧化镁膜作为绝缘层19。采用具有2.5nm厚度的CoFeB膜、具有0.8nm厚度的Ru膜、具有4nm厚度的CoFe膜、具有0.8nm厚度的Ru膜以及具有2nm厚度的CoFe膜分别作为形成第二固定磁性层32的强磁性层20、非磁性层21、强磁性层22、非磁性层23以及强磁性层24。采用具有20nm厚度的PtMn膜作为反强磁性层25，以及具有5nm厚度的Ta膜作为覆盖层26。在底层11和反强磁性层12之间，设置具有100nm厚度的未示出的Cu膜(以用作以下提及的字线)。作为存储层17和强磁性层15和20的CoFeB膜的组成为Co40Fe20B(at％)，作为反强磁性层12和25的PtMn膜的组成为Pt50Mn50(at％)，作为强磁性层13、22以及24的CoFe膜的组成为Co90Fe10(at％)。
由此形成存储装置3的各层。
膜结构1：
Ta(10)/Cu(100)/PtMn(20)/CoFe(2)/Ru(0.8)/CoFeB(2.5)/MgO(0.9)/CoFeB(2)/Ru(0.5)/MgO(0.7)/CoFeB(2.5)/Ru(0.8)/CoFe(4)/Ru(0.8)/CoFe(2)/PtMn(20)/Ta(5)(单位：nm)
通过DC磁控管溅射来形成除氧化镁膜的绝缘层16和19以外的层。
通过RF磁控管溅射来形成氧化镁(MgO)膜的绝缘层16和19。
此外，在形成存储装置3的各层以后，存储装置3在10kOe的磁场中的场退火炉中以360℃退火2小时，以将有序化热处理施加于作为强磁性层12和25的PtMn膜。
随后，使用光刻法对形成字线的部分进行掩膜，以便利用Ar等离子选择性地蚀刻多层膜的其它区域；因此，形成字线(下电极)。将除字线部分以外的区域在衬底中蚀刻至5nm的深度。
随后，采用电子束写系统形成限定存储装置3的图案的掩膜，并且选择性地蚀刻多层膜以形成存储装置3。蚀刻除存储装置3以外的区域至刚好在用作字线的Cu层以上的深度。
在用于性能评估的存储装置中，需要使足够大的电流通过存储装置以生成磁化反转必需的旋转力矩，因此，有必要抑制隧道绝缘层的电阻。因此，将存储装置3的图案设计为具有0.09μm的短轴×0.18μm的长轴的椭圆形，以使存储装置3具有20Ωμm2的薄片电阻(Ωμm2)。
随后，通过溅射沉积Al2O3至约100nm的厚度以使除存储装置3部分以外的区域绝缘。
然后，使用光刻法形成用作上电极的位线和用于测量的衬垫(pad)。
制造出了实施例1的存储装置3的样本。
实施例2
在0.725nm厚的硅衬底上形成300nm厚的热氧化膜，在其上形成如图3所示的配置的存储装置41。
具体地，在如图3所示的配置的存储装置41中，每层的材料和厚度如以下给出的膜结构2中所示。即，采用具有10nm厚度的Ta膜作为底层11，具有20nm厚度的PtMn膜作为反强磁性层12。采用具有2nm厚度的CoFe膜、具有0.8nm厚度的Ru膜以及具有2.5nm厚度的CoFeB膜分别作为形成第一固定磁性层31的强磁性层13、非磁性层14以及强磁性层15。采用具有0.9nm厚度的氧化镁膜作为用作隧道绝缘层的绝缘层(势垒层)16。采用具有2nm厚度的CoFeB膜作为存储层17，具有0.7nm厚度的氧化镁膜作为绝缘层19，具有0.5nm厚度的Ru膜作为非磁性导体层18。采用具有2.5nm厚度的CoFeB膜、具有0.8nm厚度的Ru膜、具有4nm厚度的CoFe膜、具有0.8nm厚度的Ru膜以及具有2nm厚度的CoFe膜分别作为形成第二固定磁性层32的强磁性层20、非磁性层21、强磁性层22、非磁性层23以及强磁性层24。采用具有20nm厚度的PtMn膜作为反强磁性层25，以及具有5nm厚度的Ta膜作为覆盖层26。在底层11和反强磁性层12之间，设置具有100nm厚度的未示出的Cu膜(以用作以下提及的字线)。作为存储层17和强磁性层15和20的CoFeB膜的组成为Co40Fe20B(at％)，作为反强磁性层12和25的PtMn膜的组成为Pt50Mn50(at％)，作为强磁性层13、22以及24的CoFe膜的组成为Co90Fe10(at％)。
由此形成存储装置41的各层。
随后的处理与实施例1的相同。由此获得实施例2的存储装置41。
膜结构2：
Ta(10)/Cu(100)/PtMn(20)/CoFe(2)/Ru(0.8)/CoFeB(2.5)/MgO(0.9)/CoFeB(2)/MgO(0.7)/Ru(0.5)/CoFeB(2.5)/Ru(0.8)/CoFe(4)/Ru(0.8)/CoFe(2)/PtMn(20)/Ta(5)(单位：nm)
比较例1
按照实施例1的存储装置3的配置，形成从底层11至存储层17的层。然后，仅在存储层17之上形成覆盖层26以提供比较例的样本。每层的材料和厚度如以下给出的膜结构3中所示。即，采用具有10nm厚度的Ta膜作为底层11，具有20nm厚度的PtMn膜作为反强磁性层12。采用具有2nm厚度的CoFe膜、具有0.8nm厚度的Ru膜以及具有2.5nm厚度的CoFeB膜分别作为形成固定磁性层31的强磁性层13、非磁性层14以及强磁性层15。采用具有1.0nm厚度的氧化镁膜作为用作隧道绝缘层的绝缘层(势垒层)16。采用具有2nm厚度的CoFeB膜作为存储层17，具有5nm厚度的Ta膜作为覆盖层26。在底层11和反强磁性层12之间，设置具有100nm厚度的未示出的Cu膜(以用作以下提及的字线)。
由此形成存储装置的各层。
随后的处理与实施例1的相同。由此获得比较例1的存储装置。
膜结构3：
Ta(10)/Cu(100)/PtMn(20)/CoFe(2)/Ru(0.8)/CoFeB(2.5)/MgO(1.0)/CoFeB(2)/Ta(5)(单位：nm)
比较例2
用具有4nm厚度的Cu膜代替实施例1的存储装置3的包括上中间层(非磁性导体层18和绝缘层19)的层压结构33，得到比较例2的样本。每层的材料和厚度为如以下给出的膜结构4中所示。即，采用具有10nm厚度的Ta膜作为底层11，具有20nm厚度的PtMn膜作为反强磁性层12。采用具有2nm厚度的CoFe膜、具有0.8nm厚度的Ru膜以及具有2.5nm厚度的CoFeB膜分别作为形成第一固定磁性层31的强磁性层13、非磁性层14以及强磁性层15。采用具有0.9nm厚度的氧化镁膜作为用作隧道绝缘层的绝缘层(势垒层)16。采用具有2nm厚度的CoFeB膜作为存储层17，并且在其上形成具有4nm厚度的Cu膜。采用具有2.5nm厚度的CoFeB膜、具有0.8nm厚度的Ru膜、具有4nm厚度的CoFe膜、具有0.8nm厚度的Ru膜以及具有2nm厚度的CoFe膜分别作为形成第二固定磁性层32的强磁性层20、非磁性层21、强磁性层22、非磁性层23以及强磁性层24。采用具有20nm厚度的PtMn膜作为反强磁性层25，以及具有5nm厚度的Ta膜作为覆盖层26。在底层11和反强磁性层12之间，设置具有100nm厚度的未示出的Cu膜(以用作以下提及的字线)。
由此形成存储装置的各层。
随后的处理与实施例1的相同。由此获得比较例2的存储装置。
膜结构4：
Ta(10)/Cu(100)/PtMn(20)/CoFe(2)/Ru(0.8)/CoFeB(2.5)/MgO(0.9)/CoFeB(2)/Cu(4)/CoFeB(2.5)/Ru(0.8)/CoFe(4)/Ru(0.8)/CoFe(2)/PtMn(20)/Ta(5)(单位：nm)
比较例3
用具有0.7nm厚度的MgO膜代替实施例1的存储装置3的包括上中间层(非磁性导体层18和绝缘层19)的层压结构33，得到比较例3的样本。每层的材料和厚度如以下给出的膜结构5中所示。即，采用具有10nm厚度的Ta膜作为底层11，具有20nm厚度的PtMn膜作为反强磁性层12。采用具有2nm厚度的CoFe膜、具有0.8nm厚度的Ru膜以及具有2.5nm厚度的CoFeB膜分别作为形成第一固定磁性层31的强磁性层13、非磁性层14以及强磁性层15。采用具有0.9nm厚度的氧化镁膜作为用作隧道绝缘层的绝缘层(势垒层)16。采用具有2nm厚度的CoFeB膜作为存储层17，并且在其上形成具有0.7nm厚度的MgO膜。采用具有2.5nm厚度的CoFeB膜、具有0.8nm厚度的Ru膜、具有4nm厚度的CoFe膜、具有0.8nm厚度的Ru膜以及具有2nm厚度的CoFe膜分别作为形成第二固定磁性层32的强磁性层20、非磁性层21、强磁性层22、非磁性层23以及强磁性层24。采用具有20nm厚度的PtMn膜作为反强磁性层25，以及具有5nm厚度的Ta膜作为覆盖层26。在底层11和反强磁性层12之间，设置具有100nm厚度的未示出的Cu膜(以用作以下提及的字线)。
由此形成存储装置的各层。
随后的处理与实施例1的相同。由此获得比较例3的存储装置。
膜结构5：
Ta(10)/Cu(100)/PtMn(20)/CoFe(2)/Ru(0.8)/CoFeB(2.5)/MgO(0.9)/CoFeB(2)/MgO(0.7)/CoFeB(2.5)/Ru(0.8)/CoFe(4)/Ru(0.8)/CoFe(2)/PtMn(20)/Ta(5)(单位：nm)
关于实施例和比较例中获得的存储装置的样本，如下评估其性能。
隧道磁阻的测量
测量隧道磁阻(TMR)以评估根据本发明的实施方式的存储装置的电阻变化率。
关于每个存储装置，扫描外部磁场，并测量其磁场依赖性电阻。基于磁化方向M15和M20彼此反向平行的高阻态电阻和方向彼此平行的低阻态电阻，如下计算TMR：TMR＝(高电阻-低电阻)/低电阻×100。
反转电流值的测量
测量反转电流值以评估根据本发明的实施方式的存储装置的写性能。
使具有10μs～100ms的脉冲宽度的电流通过每个存储装置，测量存储装置的由此产生的电阻。此外，改变流经存储装置的电流量以确定导致存储层的磁化发生反转的电流值。将该电流值对脉冲宽度的依赖性外推至1ns的脉冲宽度以确定反转电流值。
隧道势垒击穿电压的测量
为了评估，测量根据本发明的实施方式的存储装置的击穿电压。将10μs的脉冲宽度的电压施加给每个存储装置以测量导致存储装置发生介质击穿的电压。
在表1中示出了样本的测试结果。
表1
  TMR(％)   反转电流(μA)  击穿电压(V)
  实施例1   150   350，-350   1.7
  实施例2   150   350，-350   1.7
  比较例1   160   400，-350   1.4
  比较例2   160   700，-550   1.4
  比较例3   25   350，-350   1.7
如表1所示，实施例1和实施例2的结果为±350μA的反转电流、150％的TMR以及1.7V的击穿电压，各方面与比较例1～比较例3相比较，表明了更高的性能平衡。
比较例1的样本为一般的单销结构的隧道磁阻元件(每一存储层具有一个固定磁性层)，因此，具有高达160％的TMR。然而，自旋注入效率没有实施例中的高，因此，其反转电流较大。此外，在存储装置中仅存在一隧道势垒层，因此，其介质击穿电压也小于实施例中的介质击穿电压。
比较例2的样本为隧道磁阻元件，其中，上中间层为Cu膜，下中间层具有包括MgO膜的双销结构。因此，与比较例1一样，其TMR较大。此外，由于双销结构能够有效改善自旋注入效率，其反转电流几乎与实施例的一样小。然而，因为在存储装置中仅存在一隧道势垒层，所以其介质击穿电压比在实施例中小。
比较例3的样本为隧道磁阻元件，其中，上中间层为MgO膜，下中间层具有包括MgO膜的双销结构。对于改善自旋注入效率的效果，其反转电流几乎与实施例的一样小。此外，由于在存储装置中存在两个隧道势垒层所导致的分压作用，其介质击穿电压也与在实施例中一样高。然而，上层和下层的隧道磁阻效应彼此抵消，导致极小的TMR值。
因此，与在实施例1和实施例2中一样，使用根据本发明的实施方式的存储装置可以确保高磁阻变化率、抑制自旋注入电流并且增大存储装置的击穿电压；因此，这允许形成具有极好的性能平衡的存储器。
本发明不限于以上实施方式。在不背离本发明的主旨的范围内，可有为各种配置。

Claims (12)

1.一种存储装置，包括：
存储层，基于磁性材料的磁化状态保持信息，
第一中间层和第二中间层，被设置为夹置所述存储层，并且均由绝缘体形成，
第一固定磁性层，被设置在所述第一中间层的与所述存储层相对的侧上，
第二固定磁性层，被设置在所述第二中间层的与所述存储层相对的侧上，以及
非磁性导体层，被设置在所述第一中间层或所述第二中间层与所述存储层之间，
所述存储装置被配置为在堆叠方向被注入自旋极化电子，以改变所述存储层的磁化方向，从而将信息存储在所述存储层中。
2.一种存储装置，包括：
存储层，基于磁性材料的磁化状态保持信息，
第一中间层和第二中间层，被设置为夹置所述存储层，并且均由绝缘体形成，
第一固定磁性层，被设置在所述第一中间层的与所述存储层相对的侧上，
第二固定磁性层，被设置在所述第二中间层的与所述存储层相对的侧上，以及
非磁性导体层，被设置在所述第一中间层与所述第一固定磁性层之间或者在所述第二中间层与所述第二固定磁性层之间，
所述存储装置被配置为在堆叠方向被注入自旋极化电子，以改变所述存储层的磁化方向，从而将信息存储在所述存储层中。
3.根据权利要求1或2所述的存储装置，其中，
在所述第一中间层和所述第二中间层中，没有设置所述非磁性导体层的中间层为MgO。
4.根据权利要求1或2所述的存储装置，其中，
在所述第一中间层和所述第二中间层中，没有设置所述非磁性导体层的中间层具有比设置有所述非磁性导体层的中间层更高的隧道电阻。
5.根据权利要求1或2所述的存储装置，其中，
所述第一固定磁性层和所述第二固定磁性层包括强磁性层，以及
在所述强磁性层中，所述第一固定磁性层的最接近所述存储层的强磁性层和所述第二固定磁性层的最接近所述存储层的强磁性层具有彼此反向平行的磁化方向。
6.根据权利要求1或2所述的存储装置，其中，
至少所述第一固定磁性层或者所述第二固定磁性层具有层压亚铁磁结构，该层压亚铁磁结构包括其间堆叠有非磁性层的至少两个强磁性层。
7.一种存储器，包括：
存储装置，包括：
存储层，基于磁性材料的磁化状态保持信息，
第一中间层和第二中间层，被设置为夹置所述存储层，并且均由绝缘体形成，
第一固定磁性层，被设置在所述第一中间层的与所述存储层相对的侧上，
第二固定磁性层，被设置在所述第二中间层的与所述存储层相对的侧上，以及
非磁性导体层，被设置在所述第一中间层或所述第二中间层与所述存储层之间，
所述存储装置被配置为在堆叠方向被注入自旋极化电子，以改变所述存储层的磁化方向，从而将信息存储在所述存储层中；以及
配线，在所述堆叠方向上将电流提供给所述存储装置。
8.一种存储器，包括：
存储装置，包括：
存储层，基于磁性材料的磁化状态保持信息，
第一中间层和第二中间层，被设置为夹置所述存储层，并且均由绝缘体形成，
第一固定磁性层，被设置在所述第一中间层的与所述存储层相对的侧上，
第二固定磁性层，被设置在所述第二中间层的与所述存储层相对的侧上，以及
非磁性导体层，被设置在所述第一中间层与所述第一固定磁性层之间或者在所述第二中间层与所述第二固定磁性层之间，
所述存储装置被配置为在堆叠方向被注入自旋极化电子，以改变所述存储层的磁化方向，从而将信息存储在所述存储层中；以及
配线，在所述堆叠方向上将电流提供给所述存储装置。
9.根据权利要求7或8所述的存储器，其中，
在所述第一中间层和所述第二中间层中，没有设置所述非磁性导体层的中间层为MgO。
10.根据权利要求7或8所述的存储器，其中，
在所述第一中间层和所述第二中间层中，没有设置所述非磁性导体层的中间层具有比设置有所述非磁性导体层的中间层更高的隧道电阻。
11.根据权利要求7或8所述的存储器，其中，
所述第一固定磁性层和所述第二固定磁性层包括强磁性层，以及
在所述强磁性层中，所述第一固定磁性层的最接近所述存储层的强磁性层和所述第二固定磁性层的最接近所述存储层的强磁性层具有彼此反向平行的磁化方向。
12.根据权利要求7或8所述的存储器，其中，
至少所述第一固定磁性层或者所述第二固定磁性层具有层压亚铁磁结构，该层压亚铁磁结构包括其间堆叠有非磁性层的至少两个强磁性层。
CN201010201355.9A 2009-06-16 2010-06-09 存储装置和存储器 Active CN101923889B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009143678A JP5504704B2 (ja) 2009-06-16 2009-06-16 記憶素子及びメモリ
JP2009-143678 2009-06-16

Publications (2)

Publication Number Publication Date
CN101923889A true CN101923889A (zh) 2010-12-22
CN101923889B CN101923889B (zh) 2014-03-12

Family

ID=43305677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010201355.9A Active CN101923889B (zh) 2009-06-16 2010-06-09 存储装置和存储器

Country Status (5)

Country Link
US (1) US8194443B2 (zh)
JP (1) JP5504704B2 (zh)
KR (1) KR20100135181A (zh)
CN (1) CN101923889B (zh)
TW (1) TW201123439A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106953005A (zh) * 2011-08-03 2017-07-14 索尼公司 磁性元件和存储装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
KR102008402B1 (ko) 2013-03-28 2019-08-08 에스케이하이닉스 주식회사 반도체 장치, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102082328B1 (ko) 2013-07-03 2020-02-27 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
KR101581160B1 (ko) * 2015-05-20 2015-12-30 연세대학교 산학협력단 자기터널접합의 특성 측정을 위한 면수평전류 터널링 측정법
US9614003B1 (en) * 2015-10-21 2017-04-04 Globalfoundries Inc. Method of forming a memory device structure and memory device structure
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
US12063868B2 (en) 2021-03-17 2024-08-13 International Business Machines Corporation Low RA narrow base modified double magnetic tunnel junction structure
US11501810B2 (en) 2021-03-17 2022-11-15 International Business Machines Corporation Amorphous spin diffusion layer for modified double magnetic tunnel junction structure
US20220406798A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Neuromorphic ferroelectric field effect transistor (fefet) device with anti-ferroelectric buffer layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060018057A1 (en) * 2004-07-26 2006-01-26 Yiming Huai Magnetic tunnel junction having diffusion stop layer
CN1941175A (zh) * 2005-09-30 2007-04-04 索尼株式会社 存储元件和存储器
CN101064114A (zh) * 2006-04-28 2007-10-31 株式会社东芝 磁阻效应元件以及磁存储器
CN101140952A (zh) * 2006-09-08 2008-03-12 株式会社东芝 自旋金属氧化物半导体场效应晶体管

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2002329905A (ja) * 2001-05-02 2002-11-15 Fujitsu Ltd Ｃｐｐ構造磁気抵抗効果素子およびその製造方法
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
US6956766B2 (en) 2002-11-26 2005-10-18 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
JP4371781B2 (ja) 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
US7675129B2 (en) * 2002-12-13 2010-03-09 Japan Science And Technology Agency Spin injection device, magnetic device using the same, magnetic thin film used in the same
US6845038B1 (en) * 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
JP2006093432A (ja) * 2004-09-24 2006-04-06 Sony Corp 記憶素子及びメモリ
US7230844B2 (en) * 2004-10-12 2007-06-12 Nve Corporation Thermomagnetically assisted spin-momentum-transfer switching memory
JP2006165265A (ja) * 2004-12-07 2006-06-22 Sony Corp 記憶素子及びメモリ
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
JP4661230B2 (ja) * 2005-01-21 2011-03-30 ソニー株式会社 記憶素子及びメモリ
JP4693450B2 (ja) 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060018057A1 (en) * 2004-07-26 2006-01-26 Yiming Huai Magnetic tunnel junction having diffusion stop layer
CN1941175A (zh) * 2005-09-30 2007-04-04 索尼株式会社 存储元件和存储器
CN101064114A (zh) * 2006-04-28 2007-10-31 株式会社东芝 磁阻效应元件以及磁存储器
CN101140952A (zh) * 2006-09-08 2008-03-12 株式会社东芝 自旋金属氧化物半导体场效应晶体管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106953005A (zh) * 2011-08-03 2017-07-14 索尼公司 磁性元件和存储装置
CN106953005B (zh) * 2011-08-03 2020-09-01 索尼公司 磁性元件和存储装置

Also Published As

Publication number Publication date
KR20100135181A (ko) 2010-12-24
TW201123439A (en) 2011-07-01
US20100314673A1 (en) 2010-12-16
JP5504704B2 (ja) 2014-05-28
JP2011003617A (ja) 2011-01-06
CN101923889B (zh) 2014-03-12
US8194443B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
CN101923889B (zh) 存储装置和存储器
CN101266831B (zh) 存储元件和存储器
US9324940B2 (en) Storage element, memory and electronic apparatus
CN101202325B (zh) 存储元件和存储器
CN1941175B (zh) 存储元件和存储器
US7532502B2 (en) Spin injection magnetic domain wall displacement device and element thereof
CN101060160B (zh) 存储元件和存储器
CN101071628B (zh) 存储元件和存储器
JP2006303159A (ja) スピン注入磁区移動素子およびこれを用いた装置
CN102403026A (zh) 存储元件和存储装置
CN102403027A (zh) 存储元件和存储装置
JP2005116923A (ja) スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ
CN106654002B (zh) 一种低功耗磁性多阻态存储单元
JP2008252036A (ja) 磁気抵抗素子及び磁気メモリ
CN102403030A (zh) 存储元件和存储装置
CN102610270A (zh) 存储元件和存储器装置
CN102403038A (zh) 存储元件和存储器件
CN102629489A (zh) 存储元件和存储器装置
JP2006295001A (ja) 記憶素子及びメモリ
CN102403025A (zh) 存储元件和存储装置
CN102403024A (zh) 存储元件和存储装置
CN102385923A (zh) 存储元件和存储设备
JP2007095765A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置
CN102403031A (zh) 存储元件和存储装置
US8455968B2 (en) Storage element and memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI01 Publication of corrected invention patent application

Correction item: Inventor

Correct: Yamane Kazuyoshi|Fine Country Political|Kano Shoji|Omori Hiroyuki|Fifty Arashi Employee|Tetsuya Yamamoto|Adhesis Kazuhiro|Hefei Ha|Oishi Yuki|Kusuni Shinichiro

False: Yamane Kazuyoshi|Fine Matters|Kano Shoji|Omori Hiroyuki|Fifty Arashi|Yamamoto Tetsuya|Adhesis Kazuhiro|Hefei Ha|Oishi Yuki|Kusuni Shinichiro

Number: 51

Volume: 26

CI02 Correction of invention patent application

Correction item: Inventor

Correct: Ikarashi Minoru

False: Wu Shilan

Number: 51

Page: The title page

Volume: 26

ERR Gazette correction

Free format text: CORRECT: INVENTOR; FROM: KAZUTAKA YAMANE; MASANORI HOSOMI, HIROSHI KANO, OHMORI HIROYUKI, IKARASHI, TETSUYA YAMAMOTO, BESSHO KAZUHIRO, YUTAKA HIGO, YUKI OISHI, SHINICHIRO KUSUNOKI TO: KAZUTAKA YAMANE; MASANORI HOSOMI, HIROSHI KANO, OHMORI HIROYUKI, MINORU IKARASHI, TETSUYA YAMAMOTO, BESSHO KAZUHIRO, YUTAKA HIGO, YUKI OISHI, SHINICHIRO KUSUNOKI

GR01 Patent grant
GR01 Patent grant