CN102403027A - 存储元件和存储装置 - Google Patents

存储元件和存储装置 Download PDF

Info

Publication number
CN102403027A
CN102403027A CN2011102590298A CN201110259029A CN102403027A CN 102403027 A CN102403027 A CN 102403027A CN 2011102590298 A CN2011102590298 A CN 2011102590298A CN 201110259029 A CN201110259029 A CN 201110259029A CN 102403027 A CN102403027 A CN 102403027A
Authority
CN
China
Prior art keywords
layer
accumulation layer
magnetization
memory element
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102590298A
Other languages
English (en)
Other versions
CN102403027B (zh
Inventor
肥后丰
细见政功
大森广之
别所和宏
山根一阳
内田裕行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102403027A publication Critical patent/CN102403027A/zh
Application granted granted Critical
Publication of CN102403027B publication Critical patent/CN102403027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了存储元件和存储装置，所述存储元件包括：存储层，具有垂直于膜表面的磁化；磁化固定层，具有垂直于膜表面的磁化；以及绝缘层，设置在存储层和磁化固定层之间，其中在层结构的层叠方向上注入自旋极化的电子，从而存储层的磁化方向变化并执行信息的记录，存储层接收的有效反磁场的大小小于存储层的饱和磁化量，对于绝缘层以及在与绝缘层相对的一侧上存储层接触的另一侧的层，至少与存储层接触的界面由氧化膜形成。

Description

存储元件和存储装置
技术领域
本发明涉及存储元件以及具有存储元件的存储装置，所述存储元件包括将铁磁层的磁化状态作为信息存储的存储层和磁化方向被固定的磁化固定层，并且通过使电流流过来改变存储层的磁化方向。
背景技术
在诸如计算机的信息装置中，以高速操作的高密度DRAM已经广泛地用作随机存储器。
然而，DRAM是当断电时其中的信息被擦除的易失性存储器，从而期望一种其中的信息不被擦除的非易失性存储器。
此外，作为非易失性存储器的候选项(candidate)，其中通过磁性材料的磁化来记录信息的磁性随机存储器(MRAM)已经引起了人们的关注，并因此已经取得了发展。
MRAM使电流分别流向基本相互垂直的两种地址配线(interconnect)(字线和位线)，并且通过使用由每条地址配线产生的电流磁场使存储装置的位于地址配线的交叉点处的磁性存储元件的磁性层的磁化反转，从而进行信息的记录。
在图10中示出了普通MRAM的示意图(透视图)。
分别在由半导体基板110(诸如硅基板)的元件分隔层102分隔开的部分处形成构成选择各存储单元的选择晶体管的漏极区108、源极区107和栅电极101。
此外，在栅电极101的上侧设置在图中前后方向上延伸的字线105。
形成图中左和右选择晶体管共用的漏极区108，并且将配线109连接至漏极区108。
此外，将均具有磁化方向被反转的存储层的磁性存储元件103设置在字线105和相对于字线105设置在上侧并且沿左右方向延伸的位线106之间。例如，通过磁性隧道结元件(MTJ元件)来构造这些磁性存储元件103。
此外，磁性存储元件103通过水平旁路线111和垂直接触层104电连接至源极区107。
当电流流向字线105和位线106时，电流磁场施加至磁性存储元件103，使得磁性存储元件103的存储层的磁化方向反转，从而可以进行信息的记录。
此外，对于诸如MRAM的磁性存储器，为了稳定地保持所记录的信息，需要其中记录了信息的磁性层(存储层)具有恒定的矫顽力。
另一方面，需要使一定量的电流流向地址配线以对所记录的信息进行重写。
然而，随着构成MRAM的元件的小型化，地址配线变细，从而很难有足够的电流流过。
因此，作为能够通过小电流实现磁化反转的结构，具有使用通过自旋注入的磁化反转的结构的存储器已经引起了人们的注意(例如，参考日本未审专利申请公开第2003-17782号和第2008-227388号，美国专利第6256223号的说明书，PHYs.Rev.B，54.9353(1996)以及J.Magn.Mat.，159，L1(1996))。
通过自旋注入的磁化反转表示将通过磁性材料后的自旋极化电子注入至其他的磁性材料从而在其他磁性材料中引起磁化反转。
例如，当在垂直于膜表面的方向上使电流流向巨磁阻效应元件(magnetoresistive effect element，GMR元件)或磁性隧道结元件(MTJ元件)时，该元件的至少一部分磁性层的磁化方向可以反转。
此外，通过自旋注入的磁化反转具有以下优点，即，甚至当元件变得极小时，也可以实现磁化反转而不增加电流。
在图11和图12中示出了具有使用通过上述自旋注入的磁化反转的结构的存储装置的示意图。图11示出了透视图，而图12示出了截面图。
分别在半导体基板60(诸如硅基板)的由元件隔离层52隔开的部分处形成构成用来选择各存储单元的选择晶体管的漏极区58、源极区57和栅电极51。其中，栅电极51还用作在图11中的前后方向上延伸的字线。
形成图11中左和右选择晶体管共用的漏极区58，并将配线59连接至漏极区58。
将具有存储层(其中磁化方向通过自旋注入而反转)的存储元件53设置在源极区57和设置在源极区57的上侧并在图11中的左右方向上延伸的位线56之间。
例如，存储元件53由磁性隧道结元件(MTJ元件)构成。存储元件53具有两个磁性层61和62。在两个磁性层61和62中，将一侧的磁性层设置成其中的磁化方向被固定的磁化固定层，而将另一侧的磁性层设置成其中的磁化方向变化的磁化自由层，即存储层。
此外，存储元件53分别通过上部和下部接触层54连接至位线56和源极区57。以这种方式，当使电流流向存储元件53时，存储层的磁化方向可以通过自旋注入而反转。
在具有使用通过这种自旋注入的磁化反转的结构的存储装置的情况下，与图10中所示的普通MRAM相比，能够使得装置的结构简单，因此它具有使高密度成为可能的特点。
此外，当使用通过自旋注入的磁化反转时，所存在的优点在于，即使随着元件小型化的进行，与通过外部磁场执行磁化反转的普通MRAM相比，写入电流并不增加。
发明内容
然而，在MRAM的情况下，写入配线(字线和位线)与存储元件分离设置，并且使用通过使电流流向写入配线而产生的电流磁场进行信息的写入(记录)。因此，能够使写入所需要的足量的电流流向写入配线。
另一方面，在具有使用通过自旋注入的磁化反转的结构的存储装置中，需要通过使用流向存储元件的电流进行自旋注入来使存储层的磁化方向反转。
由于如上所述通过直接使电流流向存储元件而进行信息的写入(记录)，所以通过将存储元件连接至选择晶体管以选择进行写入的存储单元来配置存储单元。在这种情况下，将流向存储元件的电流限制成能够流向选择晶体管的电流大小(选择晶体管的饱和电流)。
因此，需要通过等于或小于晶体管的饱和电流的电流进行写入，因此需要通过提高自旋注入效率来减小流向存储元件的电流。
此外，为了增大读出信号强度，需要确保大的磁阻变化率，为了实现这一点，采用与存储层的两侧都接触的中间层被设置成隧道绝缘层(隧道阻挡层)的结构是有效的。
通过这种方式，在将隧道绝缘层用作中间层的情况下，限制流向存储元件的电流量以防止隧道绝缘层的绝缘击穿。鉴于此，还需要在自旋注入时限制电流。
由于这样的电流值与存储层的膜厚成比例且与存储层的饱和磁化强度的平方成比例，所以可以有效的调节这些(膜厚和饱和磁化强度)以减小该电流值(例如，参见F.J.Albert et al.，Appl.Phy.Lett.，77，3809(2000))。
例如，在F.J.Albert et al.，Appl.Phy.Lett.，77，3809(2000)中，披露了这样一种事实，当减小记录材料的磁化量(Ms)时，可以减小电流值。
然而，另一方面，如果没有存储由电流写入的信息，那么就不能实现非易失性存储。即，需要确保存储层的抗热波动的稳定性(热稳定性)。
在使用通过自旋注入的磁化反转的存储元件的情况下，由于存储层的体积变小，与相关技术中的MRAM相比，简单的认为热稳定性趋于减小。
当不能确保存储层的热稳定性时，反转的磁化方向通过加热而再次反转，这导致了写入错误。
此外，在提高了使用通过自旋注入的磁化反转的存储元件的高容量的情况下，存储元件的体积变得更小，从而使得确保热稳定性变成一个重要的问题。
因此，对于使用通过自旋注入的磁化反转的存储元件，热稳定性是非常重要的特性。
因此，为了实现具有通过自旋注入而使作为存储器的存储层的磁化方向反转的结构的存储元件，需要将通过自旋注入的磁化反转所需要的电流减小至等于或小于晶体管的饱和电流的值，从而确保用来稳定地保持写入信息的热稳定性。
如上所述，为了减小通过自旋注入的磁化反转所需的电流，可以考虑减小存储层的饱和磁化量Ms，或者使存储层变薄。例如，如在美国专利第7242045号的情况下，将具有小的饱和磁化量Ms的材料用作存储层的材料是有效的。然而，通过这种方式，在仅使用具有小的饱和磁化量Ms的材料的情况下，很难确保用于稳定地保持信息的热稳定性。
因此，在本发明中，期望提供一种能够提高热稳定性而同时减小写入电流的存储元件以及具有该存储元件的存储装置。
根据本发明的实施方式，提供了一种存储元件，所述存储元件包括：存储层，具有垂直于膜表面的磁化并且其磁化方向对应于信息而变化；磁化固定层，具有垂直于膜表面并且成为存储在存储层中的信息的基准的磁化；以及绝缘层，设置在存储层和磁化固定层之间并且由非磁性材料形成。在具有存储层、绝缘层和磁化固定层的层结构的层叠方向上注入自旋极化的电子，从而存储层的磁化方向变化并且对存储层进行信息的记录，并且存储层接收的有效反磁场的大小小于存储层的饱和磁化量。此外，关于与存储层接触的绝缘层以及在与绝缘层相对的一侧存储层接触的另一侧的层，至少与存储层接触的界面由氧化膜形成。
关于绝缘层和另一侧的层，至少与存储层接触的界面由MgO膜形成。
此外，存储层可以包括Co-Fe-B。
根据本发明的另一个实施方式，提供了一种存储装置，所述存储装置包括：存储元件，通过磁性材料的磁化状态保持信息；以及两种彼此交叉的配线。其中，所述存储元件具有上述的根据本发明的实施方式的存储元件的结构，存储元件设置在两种配线之间，并且电流在层叠方向上通过两种配线流向存储元件，从而将自旋极化的电子注入存储元件。
根据本发明的实施方式的存储元件的结构，提供了通过磁性材料的磁化状态保持信息的存储层，磁化固定层通过中间层设置在存储层之上，中间层由绝缘材料形成，在层叠方向上注入自旋极化的电子，从而改变存储层的磁化方向并且对存储层进行信息的记录，从而可以通过使电流在层叠方向上流动和通过注入自旋极化的电子来进行信息的记录。
此外，存储层接收的有效反磁场(effective diamagnetic field)的大小小于存储层的饱和磁化量，从而存储层接收的反磁场减小，因此可以减小使存储层的磁化方向反转所需的写入电流的量。
另一方面，即使当存储层的饱和磁化量不减小时，也可以减小写入电流的量，从而存储层的饱和磁化量是足够的，并且能够充分确保存储层的热稳定性。
此外，关于绝缘层和另一侧层，至少接触存储层的界面的层由氧化膜(例如MgO膜)形成，使得作为铁磁层的存储层的上部和下部界面接触氧化膜。当存储层的两面都接触氧化膜时，例如，与仅一面接触氧化膜的情况相比，垂直的磁各向异性增大至其两倍。
此外，根据本发明的实施方式的存储装置的结构，存储元件设置在两种配线之间，并且电流在层叠方向上通过两种配线流向存储元件，从而将自旋极化的电子注入存储元件。因此，可以通过使电流在存储元件的层叠方向上通过两种配线自旋注入来进行信息的记录。
此外，即使当饱和磁化量不减小时，也可以减小存储元件的写入电流的量，从而可以稳定地保持记录在存储元件中的信息，并可以降低存储装置的功耗。
根据本发明的实施方式，即使当存储层的饱和磁化量不减小时，也可以减小存储元件的写入电流的量，从而充分确保了表示信息保持能力的热稳定性，并且能够构造具有优良特性平衡的存储元件。
具体地，存储层在其两侧接触氧化膜，使得垂直的磁各向异性增大，并且存储层容易变成垂直磁化的膜。因此，在写入电流的减小方面和热稳定性方面是更有优势的。
因此，可以实现以高可靠性稳定操作的存储装置。
此外，减小写入电流，从而可以减小执行向存储元件的写入过程中的功耗。从而，可以降低存储装置整体的功耗。
附图说明
图1是示出了根据本发明实施方式的存储装置的示意性结构的示例图；
图2是示出了根据实施方式的存储元件的截面图；
图3是示出0.09×0.18μm大小的存储层的Co的量和反转电流密度之间关系的示图；
图4是示出0.09×0.18μm大小的存储层的Co的量和热稳定系数之间关系的示图；
图5是示出50nmφ大小的存储层的Co的量和热稳定系数之间关系的示图；
图6A和图6B是示出了根据实施方式的实验5的层结构和测量结果的示例图；
图7是示出了根据实施方式的实验5的测量结果的示例图；
图8是示出了根据实施方式的实验6的层结构的示例图；
图9是示出了根据实施方式的实验6的测量结果的示例图；
图10是示意性地示出了相关技术中的MRAM的结构的透视图；
图11是示出了使用通过自旋注入的磁化反转的存储装置的结构的示例图；以及
图12是图11的存储装置的截面图。
具体实施方式
在下文中，将按照下面的顺序描述本发明的实施方式。
1.实施方式的存储元件的概述
2.实施方式的结构
3.实验
1.实施方式的存储元件的概述
首先，将描述根据本发明的实施方式的存储装置的概述。
根据本发明的实施方式通过上述的自旋注入使存储元件的存储层的磁化方向反转而进行信息的记录。
存储层由磁性材料(诸如铁磁层)形成，并通过磁性材料的磁化状态(磁化方向)来保持信息。
将在后面详细描述，但存储元件具有层结构(其示例在图2中示出)，并且包括作为两个磁性层的存储层17和磁化固定层15，以及设置在两个磁性层之间作为中间层的绝缘层16(隧道绝缘层)。
存储层17具有垂直于膜表面的磁化并且磁化方向对应于信息而变化。
磁化固定层15具有作为用于存储在存储层17中的信息的基准并垂直于膜表面的磁化。
绝缘层16由非磁性材料形成，并设置在存储层17和磁化固定层15之间。在该实施方式中，绝缘层16由氧化膜(例如，MgO(氧化镁))形成。
在具有存储层17、绝缘层16和磁化固定层15的层叠结构的层叠方向上注入自旋极化电子，改变存储层17的磁化方向，从而将信息记录在存储层17中。
在存储层17的上侧处形成保护层(cap layer)18。在该实施方式中，至少保护层18的与存储层17接触的一面由例如MgO(氧化镁)膜形成。因此，存储层17在上部和下部界面处均与氧化膜接触。
通过自旋注入使磁性层(存储层17)的磁化方向反转的基本操作使得阈值电流以上的电流沿垂直于膜表面的方向流向存储元件(包括巨磁阻效应元件(GMR元件)或隧道磁阻效应元件(MTJ元件))。此时，电流的极性(方向)取决于反转的磁化方向。
在使绝对值小于阈值的电流流过的情况下，不发生磁化反转。
当通过自旋注入使磁性层的磁化方向反转时所需的电流的阈值Ic由下面的等式(1)来表示。
[数学式1]
Ic＝A·α·Ms·V·Hd/2η(1)
这里，A：常数，α：自旋制动常数，η：自旋注入效率，Ms：饱和磁化量，V：存储层的体积，以及Hd：有效反磁场。
如等式(1)所表示的，通过控制磁性层的体积V、磁性层的饱和磁化量Ms、自旋注入效率η以及自旋制动常数α，可以将电流的阈值设置成任意值。
在该实施方式中，存储元件包括能够通过磁化状态保持信息的磁性层(存储层17)以及其磁化方向被固定的磁化固定层15。
存储元件必须保持写入的信息以用作存储器。这由作为保持信息能力的指标的热稳定系数Δ(＝KV/kBT)的值决定。上述Δ由以下的等式(2)表示。
Δ＝KV/kBT＝Ms·V·Hk·(1/2kBT)(2)
这里，Hk：有效各向异性磁场，kB：玻耳兹曼常数，T：温度，Ms：饱和磁化量，以及V：存储层的体积。
有效各向异性磁场受到形状磁性各向异性(shape magneticanisotropy)、感生磁性各向异性(induced magnetic anisotropy)、晶体磁性各向异性等的影响，并且当假设单畴的一致转动模型时，有效各向异性磁场变得与矫顽力相同。
热稳定系数Δ和电流的阈值Ic通常为折衷(trade-off)关系。因此，它们的兼容性成为保持存储特性的问题。
关于改变存储层17的磁化状态的电流的阈值，实际上，例如，在存储层17的厚度为2nm并且平面图案基本为100nm×150nm的椭圆形的TMR元件中，正侧的阈值+Ic为+0.5mA，负侧的阈值-Ic为-0.3mA，并且此时的电流密度基本为3.5×106A/cm2。这些基本上对应于上述等式(1)。
相对地，在使用电流磁场进行磁化反转的普通MRAM中，需要几mA或更大的写入电流。
因此，在通过自旋注入进行磁化反转的情况下，上述写入电流的阈值变得足够小，从而有效地降低了集成电路的功耗。
此外，普通MRAM所需的用于产生电流磁场的配线(图10中的配线105)是不需要的，从而与普通MRAM相比，其在集成度方面是有优势的。
在通过自旋注入进行磁化反转的情况下，由于通过直接使电流流向存储元件以选择进行写入的存储单元来进行信息的写入(记录)，所以将存储元件连接至选择晶体管以构造存储单元。
在这种情况下，将流向存储元件的电流限制为可流向选择晶体管的电流大小(选择晶体管的饱和电流)。
为了使通过自旋注入的磁化反转的电流的阈值Ic小于选择晶体管的饱和电流，从等式(1)可以看出，减小存储层17的饱和磁化量Ms是有效的。
然而，在仅减小饱和磁化量Ms(例如，美国专利第7242045号)的情况下，存储层17的热稳定性明显劣化，因此很难将存储元件用作存储器。
为了构造存储器，热稳定性系数Δ需要等于或大于一定程度的值。
本发明的发明人已经进行了大量的研究，结果，他们发现当例如选择Co-Fe-B组分作为构成存储层17的铁磁层时，存储层17接收的有效反磁场的大小(Meffective)变得小于存储层17的饱和磁化量Ms。
通过使用上述铁磁材料，存储层17接收的有效反磁场的大小变得小于存储层17的饱和磁化量Ms。
通过这种方式，能够使存储层17接收的反磁场变小，从而可以得到减小由等式(1)表示的电流的阈值Ic而不会劣化由等式(2)表示的热稳定系数Δ的效果。
此外，本发明的发明人发现在所选的Co-Fe-B组分的特定组成范围(restricted composition range)内Co-Fe-B沿垂直于膜表面的方向磁化，由此，即使在能够实现Gbit级容量的极小存储元件的情况下，也能够确保充分的热稳定性。
因此，关于自旋注入型磁化反转存储器，在Gbit级的ST-MRAM中确保热稳定性的状态下，能够制作可通过低电流写入信息的稳定的存储器。
在该实施方式中，使得存储层17接收的有效反磁场的大小小于存储层17的饱和磁化量，即，存储层17的有效反磁场的大小相对于饱和磁化量的比率变得小于1。
此外，考虑选择晶体管的饱和电流值，通过将由绝缘材料形成的隧道绝缘层(绝缘层16)用作设置在存储层17和磁化固定层15之间的非磁性中间层来构造磁性隧道结(MTJ)元件。
通过使用隧道绝缘层来构造磁性隧道结元件(MTJ元件)，从而与通过使用非磁性导电层来构造巨磁阻效应(GMR)元件的情况相比，可以使得磁阻变化率(MR率)大，因此能够增大读出信号强度。
具体地，当将氧化镁(MgO)用作隧道绝缘层16的材料时，与使用氧化铝(通常使用)的情况相比，可以使得磁阻变化率(MR率)大。
此外，通常，自旋注入效率取决于MR率，并且MR率越大，自旋注入效率提高的越多，因此能够减小磁化反转电流密度。
因此，当将氧化镁用作隧道绝缘层16的材料并且使用存储层17时，能够减小自旋注入的阈值写入电流并因此能够以小电流进行信息的写入(记录)。此外，能够增大读出信号强度。
以这种方式，通过确保MR率(TMR率)能够减小自旋注入的阈值写入电流，并且能够以小电流进行信息的写入(记录)。此外，能够增大读出信号强度。
如上所述，在隧道绝缘层16由氧化镁(MgO)膜形成的情况下，期望MgO膜结晶，并从而将结晶取向保持在(001)方向上。
此外，在该实施方式中，除了由氧化镁形成的结构之外，可以通过使用诸如氧化铝、氮化铝、SiO2、Bi2O3、MgF2、CaF、SrTiO2、AlLaO3和Al-N-O的各种绝缘材料、介电材料和半导体材料来形成作为中间层设置在存储层17和和磁化固定层15之间的绝缘层16。
然而，在该实施方式中，至少接触存储层17的界面由氧化膜形成。
从获得用于通过自旋注入使存储层17的磁化方向反转所需的电流密度的角度考虑，需要将隧道绝缘层16的面电阻值控制为几十Ωμm2或更小。
在由MgO膜形成的隧道绝缘层16中，为了将面电阻值保持在上述范围内，需要将MgO膜的膜厚设置为1.5nm或更小。
此外，期望将储存元件制作的小一些以通过小电流容易地使存储层17的磁化方向反转。
因此，优选地，将存储元件的面积设置为0.01μm2或更小。
此外，在该实施方式中，可通过直接层叠具有不同组分的另一种铁磁层形成存储层17。此外，可层叠铁磁层和软磁层，或通过将软磁层或非磁性层介于其间而层叠多个铁磁层。甚至在以这种方式层叠的情况下，也可以得到本发明的效果。
具体地，在通过非磁性层层叠多个铁磁层构成存储层17的情况下，可以调节铁磁层之间的相互作用的强度，从而即使当存储元件的尺寸在亚微米以下时，也可以得到将磁化反转电流控制为不大的效果。在这种情况下，作为非磁性材料，可以使用Ru、Os、Re、Ir、Au、Ag、Cu、Al、Bi、Si、B、C、Cr、Ta、Pd、Pt、Zr、Hf、W、Mo、Nb或其合金。
期望磁化固定层15和存储层17具有单向各向异性。此外，优选地，磁化固定层15和存储层17的各自膜厚为0.5nm至30nm。
存储元件的其他结构可以与相关技术中通过自旋注入记录信息的存储元件的结构相同。
磁化固定层15可以通过如下方式构造，即，仅通过铁磁层或使用反铁磁层和铁磁层的反铁磁组合来固定磁化方向。
此外，磁化固定层15可通过单层铁磁层构成，或通过其中多个铁磁层通过非磁性层而层叠的铁钉结构(ferri-pin structure)构成。
作为构成层叠铁钉结构的磁化固定层15的铁磁层的材料，可以使用Co、CoFe、CoFeB等。此外，作为非磁性层的材料，可以使用Ru、Re、Ir、Os等。
作为反铁磁层的材料，可以示例性示出诸如FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO和Fe2O3的磁性材料。
此外，可以通过将诸如Ag、Cu、Au、Al、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Hf、Ir、W、Mo和Nb的非磁性元素添加至上述磁性材料来调节磁性特性，或除此之外，可以调节诸如晶体结构、晶体特性、物质的稳定性等的各种物理特性。
此外，关于存储元件的膜结构，存储层17可以设置在磁化固定层15的下侧或在其上侧，并且在任何设置中不存在任何问题。此外，在磁化固定层15设置在存储层17的上侧和下侧(所谓的双重结构)的情况下不存在任何问题。
此外，作为读出记录在存储元件的存储层17中的信息的方法，通过薄绝缘层将成为信息基准的磁性层设置在存储元件的存储层17上，并且可以通过流经绝缘层16的铁磁隧道电流来进行读取，或通过磁阻效应来进行读取。
此外，在该实施方式中，至少保护层18的接触存储层17的界面由氧化膜形成。因此，存储层17以其上部和下部界面处都接触氧化膜(例如，MgO膜)的方式构成。存储层在其两侧都接触氧化膜，从而垂直的磁各向异性增加，存储器容易变成垂直磁化的膜。因此，对于写入电流的减小和对于热稳定性是更有优势的。
2.实施方式的结构
接下来，将描述本发明实施方式的具体结构。
作为本发明的实施方式，在图1中示出了存储装置的示意性结构图(透视图)。
该存储装置包括可以磁化状态保持信息的存储元件3，该存储元件3设置在彼此相互垂直的两种地址配线(例如，字线和位线)的交叉点附近。
具体地，分别在由半导体基板10(例如硅基板)的元件分隔层2分隔开的部分中形成构成选择每个存储单元的选择晶体管的漏极区8、源极区7和栅电极1。其中，栅电极1还用作在图中的前后方向上延伸的一侧的地址配线(例如，字线)。
在图中形成左和右选择晶体管共用的漏极区8，并且配线9连接至漏极区8。
存储元件3设置在源极区7和另一侧地址配线(例如，位线)6之间，地址配线6设置在附图中上侧并且沿左右方向延伸。存储元件3具有存储层，所述存储层包括其磁化方向通过自旋注入反转的铁磁层。
此外，存储元件3设置在两种地址配线1和6的交叉点附近。
存储元件3分别通过上部和下部接触层4连接至位线6和源极区7。
通过这种方式，电流通过两种地址配线1和6沿其垂直方向流进存储元件3，存储层的磁化方向可以通过自旋注入而反转。
此外，在图2中示出了根据实施方式的存储装置的存储元件3的截面图。
在存储元件3中，从下层侧依次层叠底层14、磁化固定层15、绝缘层16、存储层17和保护层(cap layer)18。
在这种情况下，磁化固定层15相对于存储层17设置在下层，其中，通过自旋注入使磁化强度M17的磁化方向反转。
关于自旋注入型存储器，通过存储层17的磁化M17和磁化固定层15的磁化M15之间的相对角度来定义信息的“0”和“1”。
用作隧道阻挡层(隧道绝缘层)的绝缘层16设置在存储层17和磁化固定层15之间，因此通过存储层17和磁化固定层15构成MTJ元件。
此外，在磁化固定层15下面形成底层14，并且在存储层17上形成保护层18。
存储层17由具有其中磁化M17的方向在垂直于膜表面的方向上自由地改变的磁矩的铁磁材料形成。磁化固定层15由具有其中磁化M15的方向固定在垂直于膜表面的方向上的磁矩的铁磁材料形成。
通过具有单向各向异性的存储层17的磁化方向进行信息的存储。通过在垂直于膜表面的方向上施加电流并通过产生自旋转矩磁化反转来进行信息的写入。通过这种方式，磁化固定层15相对于其中磁化方向通过自旋注入被反转的存储层17设置在下层，并且用作存储层17的存储信息(磁化方向)的基准。
在该实施方式中，Co-Fe-B被用于存储层17和磁化固定层15。
磁化固定层15用作信息的基准，从而需要磁化方向不改变，但没有必要必须被固定在特定的方向上。可以以如下的方式来构造磁化固定层15，即，与存储层17相比，通过增大矫顽力、增大膜厚或增大阻尼常数来使得移动比存储层17中的更困难。
在固定磁化的情况下，可使反铁磁材料(诸如PtMn和IrMn)接触磁化固定层15，或接触该反铁磁材料的磁性材料通过非磁性材料(诸如Ru)磁性结合，从而间接固定磁化固定层15。
在该实施方式中，具体地，调节存储元件3的存储层17的组分以使得存储层17接收的有效反磁场的大小小于存储层17的饱和磁化量Ms。
即，选择存储层17的铁磁材料Co-Fe-B的组分，减小存储层17接收的有效反磁场的大小，使得有效反磁场的大小小于存储层17的饱和磁化量Ms。
此外，在该实施方式中，作为中间层的绝缘层16由氧化镁(MgO)层形成。在这种情况下，可以使得磁阻变化率(MR率)增高。
当如上所述使MR率增高时，提高了自旋注入效率，从而可以减小使存储层17的磁化M17的方向反转所需的电流密度。
在该实施方式中，至少保护层18的与存储层17接触的界面由MgO形成。此外，绝缘层16也由MgO形成。因此，由Co-Fe-B形成的存储层17被构造为两面都与氧化膜接触。
当CoFeB膜(存储层17)与MgO薄膜接触并且CoFeB膜的厚度在恒定范围内时，CoFeB膜变成垂直磁化的膜。
该垂直磁各向异性的来源为在CoFeB膜和MgO膜之间的界面处产生的界面磁各向异性能量。
可以考虑将Ta膜等作为存储层17的与绝缘层16相对的表面，即，保护层18。与此相反，在存储层17的保护层18侧界面由MgO形成的情况下，CoFeB膜在其上面和下面都与MgO膜接触。从而，可以在上面和下面都获得界面磁各向异性。结果，CoFeB膜，即，存储层17的垂直磁各向异性可增大至其两倍的量。
可以通过在真空设备中依次连续形成底层14至保护层18，并且接着通过诸如顺序蚀刻等处理形成存储元件3的图案来制造该实施方式的存储元件3。
根据上述实施方式，以如下的方式来构造存储元件3的存储层17，即，存储层17接收的有效反磁场的大小小于存储层17的饱和磁化量Ms，以使得存储层17接收的反磁场减小，从而可以减小使存储层17的磁化M17的方向反转所需的写入电流量。
另一方面，由于即使在不减小存储层17的饱和磁化量Ms时写入电流的量也减小，所以能够充分地确保存储层17的饱和磁化量，从而可以充分地确保存储层17的热稳定性。
如上所述，由于可以充分地确保作为信息保持能力的热稳定性，所以可以构造具有优良的特性平衡的存储元件3。
具体地，存储层17的两面都与氧化膜接触，从而使得垂直磁各向异性增大，存储层17容易变成垂直磁化层。因此，对于写入电流的减小和对于热稳定性是更有优势的。
通过这种方式，消除了操作错误并且充分获得了存储元件3的操作余量，从而可以稳定地操作存储元件3。
因此，可以实现以高可靠性稳定操作的存储器。
此外，减小写入电流，使得可以在进行对存储元件3的写入时降低功耗。从而，能够降低其中存储单元由该实施方式的存储元件3构造的存储装置的整体功耗。
因此，关于包括存储元件3(其能够实现具有优良的信息保持能力、具有高可靠性并稳定地操作的存储装置)的存储装置，可以降低包括所述存储元件的存储装置的功耗。
此外，包括图2中所示的存储元件3和图1中所示的结构的存储装置具有如下优点，即，当制造所述存储装置时可应用普通半导体MOS形成工艺。
因此，可以将该实施方式的存储装置用作通用存储器。
3.实验
这里，关于该实施方式的存储元件的结构，通过具体选择构成存储层17的铁磁层的材料，调节存储层17接收的有效反磁场的大小，从而制造存储元件3的样品，然后测试其特性。
在实际的存储装置中，如图1中所示，除了存储元件3之外，还存在用于切换等的半导体电路，但这里，在其中仅形成存储元件的晶片上进行检测以研究存储层17的磁化反转特性。
此外，在如下的实验1至4中，通过选择存储层17的铁磁材料的组分(即，Co-Fe-B)对如下结构进行了研究，其中，使存储层17接收的有效反磁场的大小减小，从而存储层接收的有效反磁场的大小小于存储层的饱和磁化量。
此外，在实验5中，对作为垂直磁化层的存储层17的合适膜厚进行了研究。
此外，在实验6中，对存储层17的上部和下部界面接触氧化膜的结构产生的优点进行了研究。
实验1
在厚度为0.725mm的硅基板上形成厚度为300nm的热氧化膜，并且在热氧化膜上形成具有图2中所示的结构的存储元件3。
具体地，关于图2中所示的存储元件3，如下所述地选择每层的材料和膜厚。
·底层14：膜厚为10nm的Ta膜和膜厚为25nm的Ru膜的层叠膜
·磁化固定层15：膜厚为2.5nm的CoFeB膜
·隧道绝缘层16：膜厚为0.9nm的氧化镁膜
·存储层17：组分与磁化固定层相同的CoFeB膜
·保护层18：膜厚为3nm的Ta膜，膜厚为3nm的Ru膜以及膜厚为3nm的Ta膜的层叠膜
如上所述选择各层，在底层14和硅基板之间设置膜厚为100nm的Cu膜(未示出)(用作下述的字线)。
在上述结构中，存储层17的铁磁层由Co-Fe-B三元合金形成，并且铁磁层的膜厚被固定至2.0nm。
除了由氧化镁膜形成的绝缘层16之外，使用DC磁控溅射法形成各层。
使用RF磁控溅射法形成由氧化镁(MgO)膜形成的绝缘层16。
此外，在形成存储元件3的每层之后，在磁场加热处理炉中进行加热处理。
接着，在通过光刻对字线部分进行掩模化后，通过Ar等离子体相对于除字线部分之外的层叠膜进行选择性蚀刻，从而形成字线(下部电极)。
此时，基板中的除字线之外的部分被蚀刻至5nm深。
然后，通过电子束绘制设备形成存储元件3的图案的掩模，相对于层叠膜进行选择性蚀刻，从而形成存储元件3。除了存储元件3之外的部分被蚀刻至字线的Cu层正上的部分。
此外，在用于特性评估的存储元件中，需要使充足的电流流向存储元件，以产生磁化反转所需的自旋转矩，从而需要抑制隧道绝缘层的电阻值。因此，将存储元件3的图案设定成0.09μm短轴×0.18μm长轴的椭圆形，并且将存储元件3的面电阻值(Ωμm2)设定为20Ωμm2。
接着，通过溅射厚度大约为100nm的Al2O3来使得存储层3之外的部分绝缘。
然后，通过使用光刻法形成作为上部电极的位线和测量垫(measurement pad)。
通过这种方式，制造了存储元件3的样品。
通过上述制造方法，制造了其中存储层17的铁磁层的Co-Fe-B合金组分改变的存储元件3的各样品。
在Co-Fe-B合金的组分中，将CoFe和B的组分比固定为80∶20，并且将Co在CoFe中的组分比，即，x(原子％)改变为90％、80％、70％、60％、50％、40％、30％、20％、10％和0％。
对于如上所述制造的存储元件3的各样品，如下所述进行特性评估。
在测量之前，从外部将磁场施加至存储元件3，以正向上的值与负向上的值彼此对称的方式来控制反转电流。
此外，将施加至存储元件3的电压在不击穿绝缘层16的范围内被设定为直至1V。
饱和磁化量的测量
使用振动样品磁力计通过VSM测量方法测量饱和磁化量Ms。
有效反磁场的测量
作为用于测量有效反磁场的样品，除了上述存储元件3的样品之外，制造其中形成了构成存储元件3的各层的样品，然后将样品加工成具有20mm×20mm平方的平面图案。
此外，通过FMR(铁磁共振)测量法得到有效反磁场的大小Meffective。
对于任意外部磁场Hex，通过FMR测量法得到的共振频率fFMR由下面的等式(3)给出。
[数学式2]
f FMR = γ , 4 π M effective ( H K + H ex ) - - - ( 3 )
这里，等式(3)中的Meffective可以由4πMeffective＝4πMs-H⊥(H⊥：在垂直于膜表面的方向上的各向异性磁场)表达。
反转电流值和热稳定性的测量
为了评估根据该实施方式的存储元件3的写入特性，对反转电流值进行测量。
使脉宽为10μs至100ms的电流流向存储元件3，然后测量存储元件3的电阻值。
此外，改变流向存储元件3的电流的量，然后得到使存储元件3的存储层17的磁化M17的方向反转的电流值。将通过该电流值的脉宽依赖性外推至脉宽1ns而获得的值设定为反转电流值。
此外，反转电流值的脉宽依赖性的倾角对应于上述存储元件3的热稳定系数Δ。脉宽改变的反转电流值越小(倾角越小)，存储元件3抗热干扰越强。
此外，考虑到存储元件3自身的差异，制造了20个具有相同结构的存储元件3，进行上述操作，得到反转电流值和热稳定系数Δ的平均值。
此外，根据由测量结果得到的反转电流值的平均值和存储元件3的平面图案的面积来计算反转电流密度Jc0。
对于存储元件3的各样品，在表1中示出了存储层17的Co-Fe-B合金的组分、饱和磁化量Ms和有效反磁场的大小Meffective的测量结果以及有效反磁场与饱和磁化量的比率Meffective/Ms。这里，通过原子％表达存储层17的Co-Fe-B合金的Co量。
[表1]
  Ms(emu/cc)   Meffctive(emu/cc)   Meffective/Ms
  (Co90Fe10)80-B20   960   1210   1.26
  (Co80Fe20)80-B20   960   1010   1.05
  (Co70Fe30)80-B20   1040   900   0.87
  (Co60Fe40)80-B20   1200   830   0.69
  (Co50Fe50)80-B20   1300   690   0.53
  (Co40Fe60)80-B20   1300   500   0.38
  (Co30Fe70)80-B20   1260   390   0.31
  (Co20Fe80)80-B20   1230   360   0.29
  (Co10Fe90)80-B20   1200   345   0.29
Fe80-B20 1160 325 0.28
从表1可以看出，在(CoxFe100-x)80B20中的Co量x为70％以下的情况下，有效反磁场的大小(Meffective)小于饱和磁化量Ms，即，比率Meffective/Ms在Co的量x为70％以下的情况下变成小于1.0的值。
此外，可以确信的是，Co的量x减小的越多，Meffective和Ms之差越大。
在图3中示出了反转电流值的测量结果，而在图4中示出了热稳定系数的测量结果。
图3示出了存储层17的Co-Fe-B合金中Co的量x(CoFe中的含量；原子％)与从反转电流得到的反转电流密度Jc0之间的关系。
图4示出了存储层17的Co-Fe-B合金中Co的量x(CoFe中的含量；原子％)与热稳定系数Δ(KV/kBT)之间的关系。
从图3可以看出，随着Co的量x减小，反转电流密度Jc0减小。
这是因为在Co的量x减小的情况下，饱和磁化量Ms增加，而有效反磁场的大小Meffective减小，因此它们的乘积Ms×Meffective变小。
从图4可以看出，随着Co的量x减小，热稳定系数Δ(KV/kBT)增加，并且在Co的量x变得基本上小到一定程度，热稳定系数Δ变得稳定于一个大的值。
这很好地对应于根据表1中所示的饱和磁化量Ms的测量结果所预料的变化和根据等式(2)的热稳定系数Δ与饱和磁化量Ms成比例的趋势。
如从表1、图3和4可以清楚地看出，在Co的量为70％以下并且有效反磁场的大小Meffective小于饱和磁化量Ms的组分中，可以减小反转电流值JC0而同时保持高的热稳定性，而不使用减小Ms并因此牺牲热稳定性的方法。
实验2
如从实验1可以看出，在(CoxFe100-x)80B20的情况下，可以在Co的量为70％以下的组分中减小反转电流值Jc0而同时保持高的热稳定性。
因此，在实验2中，通过使用具有组分(Co70Fe30)100-zBz和组分(Co80Fe20)100-zBz的存储层17检测由B的量而引起的对Co和Fe的比率和Meffective/Ms的影响。具体样品基本上与实验1中的相同。
表2示出了其中在(Co70Fe30)100-zBz中将B的量z设定为5％至40％的CoFeB合金的组分，饱和磁化量Ms和有效反磁场的大小Meffective的测量结果以及有效反磁场与饱和磁化量的比率Meffective/Ms。
此外，表3示出了其中在(Co80Fe20)100-zBz中将B的量类似地设定为5％至40％的CoFeB合金的组分，以及有效反磁场的大小Meffective与饱和磁化量Ms的比率Meffective/Ms。
[表2]
  Ms(emu/cc)   Meffective(emu/cc)   Meffective/Ms
  (Co70Fe30)95-B5   1310   1090   0.83
  (Co70Fe30)90-B10   1250   1080   0.89
  (Co70Fe30)80-B20   1040   900   0.87
  (Co70Fe30)70-B30   820   730   0.89
  (Co70Fe30)60-B40   450   690   1.53
[表3]
  Ms(emu/cc)   Meffective(emu/cc)   Meffective/Ms
  (Co80Fe20)95-B5   1250   1280   1.02
  (Co80Fe20)90-B10   1100   1140   1.04
  (Co80Fe20)80-B20   960   1010   1.05
  (Co80Fe20)70-B30   750   890   1.19
  (Co80Fe20)60-B40   430   690   1.60
根据表2的结果，可以确信的是，在将Co和Fe的比率设定为70/30(如(Co70Fe30)100-zBz)的情况下，在除了B的量z为40原子％的组分之外的组分中，有效反磁场的大小Meffective小于饱和磁化量Ms。
根据表3的结果，可以确信的是，在将Co和Fe的比率设定为80/20(如(Co80Fe20)100-zBz)的情况下，在所有组分中有效反磁场的大小Meffective都大于饱和磁化量Ms。
根据上述表1至3，表明在B的量z在30原子％以下的范围内的情况下，有效反磁场的大小Meffective和磁化量Ms的大小的关系由Co和Fe的比率确定。
因此，有效反磁场的大小Meffective小于饱和磁化量Ms的Co-Fe-B合金的组分如下：
(Cox-Fey)100-z-Bz，
这里，0≤Cox≤70，
30≤Fey≤100，
0＜Bz≤30。
实验3
在Gbit级的自旋注入型存储器中，假设存储元件的尺寸是100nmφ。因此，在实验3中，通过使用尺寸为50nmφ的存储元件来评估热稳定性。
在Co-Fe-B合金的组分中，将CoFe和B的组分比(原子％)固定，而CoFe中的Co的组分比x(原子％)被改变为90％、80％、70％、60％、50％、40％、30％、20％、10％和0％。
除了样品尺寸之外样品的其他细节与实验1中的相同。
在存储元件3的尺寸为50nmφ的情况下，图5中示出了Co-Fe-B合金中Co的量(CoFe中的含量；原子％)和热稳定系数Δ(KV/kBT)之间的关系。
从图5可以看出，当元件尺寸是50nmφ时，热稳定系数Δ的Co-Fe-B合金组分依赖性与在图4中所示的具有0.09μm短轴×0.18μm长轴的椭圆存储元件中得到的Δ的Co-Fe-B合金组分依赖性有很大的不同。
根据图5，仅在Fe为60原子％或以上的Co-Fe-B合金组分中保持高的热稳定性。
作为各检测的结果，很清楚的是，在极小存储元件中含60原子％以上的铁表现出高的热稳定性Δ的原因在于因为Co-Fe-B合金的磁化朝向垂直于膜表面的方向。
Co-Fe-B合金的磁化朝向垂直于膜表面的方向的原因被认为是由于其中有效反磁场的大小Meffective明显小于饱和磁化量Ms的组分导致的。
此外，即使在垂直磁化膜的极小元件的情况下仍能确保热稳定性的原因与等式(2)中的Hk(有效各向异性磁场)有关，并且垂直磁化膜的Hk变成明显大于面内磁化膜的值。即，在垂直磁化膜中，由于大Hk的作用，所以即使在面内磁化膜中不能确保足够的热稳定性系数Δ的极小元件的情况下，仍可以保持高的热稳定性系数Δ。
根据上述实验结果，关于具有(CoxFe100-x)80B20的组分的Co-Fe-B合金，在Fe100-x的量是60％以上的情况下，可以说这种合金适用于使用自旋注入的Gbit级的存储装置。
实验4
从上述的实验3可以看出，在具有(CoxFe100-x)80B20组分的Co-Fe-B合金中Fe的量为60以上的情况下，该合金适合于使用自旋注入的Gbit级的存储装置。在实验4中，使用含有5原子％至30原子％的B的Co-Fe-B合金制造尺寸为50nmφ的存储元件，并且评估热稳定性。
除了元件尺寸外其他细节基本与实验1中的相同。
表4中示出了热稳定性系数Δ(KV/kBT)与具有其中Co的量x为50、40、30、20、10和0且B的量z为5、10、20和30的组分(CoxFe100-x)100-zBz的Co-Fe-B之间的关系。
[表4]
 (Co50-Fe50)100-z-Bz  (Co40-Fe60)100-z-Bz  (Co30-Fe70)100-z-Bz  (Co20-Fe80)100-z-Bz   (Co10-Fe90)100-z-Bz   Fe100-z-Bz
  Bz＝5原子％  19  40  42  42   43   44
  Bz＝10原子％  20  41.5  43  44   44   45
  Bz＝20原子％  20  43  44  45   46   46
  Bz＝30原子％  21  45  47  48   48   48
从表4可以看出，除了Co的量x是50且B的量z是5到30的情况之外，在所有组分中均可以保持大的热稳定系数Δ。
即，作为实验4的结果的情况，表明50和60的Co的量x成为在对应于Gbit级的自旋注入型存储器的极小元件中确保高的热稳定性的界线。
因此，根据上述结果，表明以下组分的存储层17的Co-Fe-B合金适合于制造Gbit级自旋注入型存储器。
(Cox-Fey)100-z-Bz，
这里，0≤Cox≤40，
60≤Fey≤100，
0＜Bz≤30。
此外，关于Co-Fe-B合金，在Co和Fe中Fe的比率大的组分中，Meffective和Ms之差变大，该合金易于磁化，因此容易确保热稳定性。
因此，在磁性存储器的容量增大而存储元件3的尺寸减小的情况下，容易确保在含有大量Fe的Co-Fe-B中的热稳定性。
因此，例如，考虑到通过Fe的量y是60且其尺寸是70nmφ的存储层17实现Gbit级的自旋注入型磁性存储器的情况，优选的是，存储元件3的直径每减小5nmφ，Co-Fe-B中的Fe的量y增加5。
例如，在(Cox-Fey)100-z-Bz的情况下，以作为CoFe含量的原子％为65％、70％、75％、80％、...(对应于Co的量，35％、30％、25％、20％、...)的方式来设定Fe的量y，这是对应于存储元件的尺寸减小的更合适的实例。
实验5
接着，对作为垂直磁化膜的由Co-Fe-B合金形成的存储层17的合适膜厚进行了研究。
在厚度为0.725mm的硅基板上形成厚度为300nm的热氧化膜，并且在该热氧化膜上形成具有图6A中所示的结构的垂直磁化MTJ的样品。
在这种情况下，从底膜侧开始以Ta膜(3nm)、Ru膜(25nm)、Pt膜(5nm)、Co膜(1.1nm)、Ru膜(0.8nm)、(Co20Fe80)80B20膜(1nm)、MgO膜(1nm)、(Co20Fe80)80B20膜(t nm)、Ta膜(1nm)、Ru膜(5nm)和Ta膜(3nm)的顺序构成样品。
在这种情况下，可以将该结构考虑为以下模型，其中，从下侧开始，Ta膜和Ru膜对应于底层14，Pt膜、Co膜、Ru膜和(Co20Fe80)80B20膜对应于合成钉层结构(synthetic pin layered structure)的磁化固定层15，MgO膜对应于绝缘层16，上侧(Co20Fe80)80B20膜对应于存储层17，Ta膜、Ru膜和Ta膜对应于保护层18。
在各个样品中分别将对应于存储层17的上侧CoFeB层的膜厚t设定为1.2nm、1.3nm、1.4nm、1.5nm、1.6nm和1.7nm。
此外，在形成磁性多层膜之后，在磁场加热处理炉中进行加热处理。
关于在自旋注入型磁性存储器中使用的MTJ，在接触隧道阻挡层的两个铁磁层中，优选固定一侧铁磁层(磁化固定层15)的磁化。
因此，在图6A中所示的样品中，使用夹层连接的合成钉层结构被用来固定下侧(Co20Fe80)80B20膜的磁化。
首先，关于对应于存储层17的上侧CoFeB层的膜厚t被设定为1.4的情况，在8kOe的范围内执行Kerr测量法。图6B中示出了其结果。
除了在零磁场附近的反转，将其反转成±4kOe。在零磁场附近的反转对应于在上侧CoFe层(存储层17)处的反转，而±4kOe处的反转对应于合成钉层(磁化固定层15)处的反转。
根据该结果，在所施加磁场为4kOe以下的情况下，实际合成钉层(磁化固定层15)的磁化可被视为是固定的。
图7示出了零磁场附近的测量结果。
从图7可以理解的是，在上侧CoFeB层的膜厚t在1.3nm至1.6nm的范围内的情况下，实现了垂直磁化。
即，在这种情况下，表明上侧CoFeB层的膜厚(存储层17)优选地为1.3nm至1.6nm。
实验6
接下来，对作为垂直磁化膜的Co-Fe-B合金的上部和下部界面接触氧化膜的结构产生的优点进行研究。
在实验5中，如图6A所示，保护层18的接触存储层17的部分由Ta薄膜构成，而在实验6中，如图8中所示，保护层18的接触存储层17的部分由MgO膜构成。
在这种情况下，从底膜侧开始以Ta膜(5nm)、Ru膜(25nm)、Pt膜(5nm)、Co膜(1.1nm)、Ru膜(0.8nm)、(Co20Fe80)80B20膜(1nm)、MgO膜(0.75nm)、(Co20Fe80)80B20膜(t nm)、MgO膜(0.9nm)、Ru膜(5nm)和Ta膜(3nm)的顺序构成样品。
在这种情况下，可以将该结构考虑为以下模型，其中，从下侧开始，Ta膜和Ru膜对应于底层14，Pt膜、Co膜、Ru膜和(Co20Fe80)80B20膜对应于合成钉层结构的磁化固定层15，MgO膜对应于绝缘层16，上侧(Co20Fe80)80B20膜对应于存储层17，MgO膜、Ru膜和Ta膜对应于保护层18。
在各个样品中分别将对应于存储层17的上侧的CoFeB层的膜厚t设定为1.0nm、1.2nm、1.4nm、1.6nm、1.8nm和2.0nm。
在图9中示出了Kerr测量法的结果，在上侧CoFeB层的膜厚t在1.2nm至2.0nm的范围内的情况下，实现了垂直磁化。
与实验5的情况相比，实现垂直磁化的膜厚的范围增大。
此外，也增大了矫顽力。因此，可以认为增大了垂直磁各向异性。
从所得结果可以理解的是，当铁磁层(存储层17)在其两个表面处接触MgO膜时，垂直磁各向异性增大，从而容易使铁磁层(存储层17)成为垂直磁化层。
因此，关于与存储层17接触的绝缘层16以及在与绝缘层16相对的侧接触存储层17的另一侧层(保护层18)，当至少接触存储层17的界面是由氧化膜形成时，对于写入电流的减小和热稳定性是更有优势的。
在上文中，描述了本发明的实施方式，但本发明不限于上述实施方式，而是可以采用各种层结构。
例如，在实施方式中，存储层17和磁化固定层15的Co-Fe-B组分被形成为彼此相同，但不限于上述实施方式，而是在不脱离本发明的范围内可以形成多种结构。
此外，底层14和保护层18可由单一材料形成，或可以通过多种材料的层叠结构形成。
此外，磁化固定层15可由单层或使用包括两个铁磁层和一个非磁性层的层叠铁钉结构形成。此外，其中将反铁磁膜施加至层叠铁钉结构膜的结构是可以的。
此外，存储元件的膜结构可以是其中存储层17设置在磁化固定层15的上侧的结构或其中存储层17设置在下侧的结构。
此外，该膜结构可以是其中磁化固定层15设置在存储层17的上侧和下侧的所谓的双重结构。
在这种双重结构的情况下，绝缘层16设置在存储层17的上侧和下侧，磁化固定层15通过每层绝缘层设置在存储层17的上侧和下侧，但是位于存储层17的上侧和下侧的绝缘层16可以由氧化膜(诸如MgO)形成，并且因此可以使存储层17的上部和下部界面接触氧化膜。
此外，存储层17可以包括非磁性元素薄膜(例如Ta)。例如，可以考虑CoFeB膜、Ta膜和CoFeB膜等的层叠结构。
本发明包含涉及于2010年9月9日向日本专利局提交的日本在先专利申请JP 2010-201526中披露的主题，其全部内容结合于此作为参考。
本领域的技术人员应当理解的是，根据设计需求和其他因素，可以进行各种变形、组合、子组合和修改，只要它们在所附权利要求或其等同替换的范围内。

Claims (4)

1.一种存储元件，包括：
存储层，具有垂直于膜表面的磁化，并且其磁化方向对应于信息而变化；
磁化固定层，具有垂直于所述膜表面并且成为存储在所述存储层中的信息的基准的磁化；以及
绝缘层，设置在所述存储层和所述磁化固定层之间，并由非磁性材料形成，
其中，在具有所述存储层、所述绝缘层和所述磁化固定层的层结构的层叠方向上注入自旋极化的电子，从而所述存储层的磁化方向变化，并且对所述存储层进行了信息记录，
所述存储层接收的有效反磁场的大小小于所述存储层的饱和磁化量，以及
对于与所述存储层接触的所述绝缘层以及在与所述绝缘层相对的一侧上所述存储层接触的另一侧的层，至少与所述存储层接触的界面由氧化膜形成。
2.根据权利要求1所述的存储元件，
其中，对于所述绝缘层和所述另一侧的层，至少与所述存储层接触的界面的层由MgO膜形成。
3.根据权利要求2所述的存储元件，
其中，所述存储层包括Co-Fe-B。
4.一种存储装置，包括：
存储元件，通过磁性材料的磁化状态保持信息；以及
彼此交叉的两种配线，
其中，所述存储元件包括：
存储层，具有垂直于膜表面的磁化，并且其磁化方向对应于信息而变化；
磁化固定层，具有垂直于所述膜表面并且成为存储在存储层中的信息的基准的磁化；以及
绝缘层，设置在所述存储层和所述磁化固定层之间，并由非磁性材料形成，
在具有所述存储层、所述绝缘层和所述磁化固定层的层结构的层叠方向上注入自旋极化的电子，从而所述存储层的磁化方向变化，并且对所述存储层进行了信息记录，
所述存储层接收的有效反磁场的大小小于所述存储层的饱和磁化量，以及
对于与所述存储层接触的所述绝缘层以及在与所述绝缘层相对的一侧上所述存储层接触的另一侧的层，至少与所述存储层接触的界面由氧化膜形成，
所述存储元件设置在所述两种配线之间，以及
电流在所述层叠方向上通过所述两种配线流向所述存储元件，从而将自旋极化的电子注入至所述存储元件。
CN201110259029.8A 2010-09-09 2011-09-02 存储元件和存储装置 Active CN102403027B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010201526A JP2012059906A (ja) 2010-09-09 2010-09-09 記憶素子、メモリ装置
JP2010-201526 2010-09-09

Publications (2)

Publication Number Publication Date
CN102403027A true CN102403027A (zh) 2012-04-04
CN102403027B CN102403027B (zh) 2016-09-07

Family

ID=45806599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110259029.8A Active CN102403027B (zh) 2010-09-09 2011-09-02 存储元件和存储装置

Country Status (3)

Country Link
US (3) US9025362B2 (zh)
JP (1) JP2012059906A (zh)
CN (1) CN102403027B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107274925A (zh) * 2012-05-16 2017-10-20 索尼公司 存储系统和存储器件
CN107564931A (zh) * 2016-07-06 2018-01-09 中电海康集团有限公司 一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺
CN108008326A (zh) * 2016-10-31 2018-05-08 南京大学 一种调控mram材料阻尼因子的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299923B2 (en) 2010-08-24 2016-03-29 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
US8907436B2 (en) 2010-08-24 2014-12-09 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP5742142B2 (ja) * 2010-09-08 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP2012059906A (ja) * 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP2012064623A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
US9337417B2 (en) * 2010-12-10 2016-05-10 Avalanche Technology, Inc. Magnetic random access memory with perpendicular interfacial anisotropy
US9647202B2 (en) * 2011-02-16 2017-05-09 Avalanche Technology, Inc. Magnetic random access memory with perpendicular enhancement layer
JP6244617B2 (ja) * 2012-09-28 2017-12-13 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
JP6182993B2 (ja) 2013-06-17 2017-08-23 ソニー株式会社 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
WO2016022107A1 (en) * 2014-08-05 2016-02-11 Intel Corporation Configurations and techniques to increase interfacial anisotropy of magnetic tunnel junctions
US9385307B2 (en) 2014-10-01 2016-07-05 Kabushiki Kaisha Toshiba Magnetoresistive element and method of manufacturing the same
US10672420B2 (en) * 2015-03-05 2020-06-02 Sony Corporation Storage device, storage apparatus, magnetic head, and electronic apparatus
US9934798B1 (en) * 2016-09-28 2018-04-03 Seagate Technology Llc Lateral spin valve reader with vertically-integrated two-dimensional semiconducting channel
US11264290B2 (en) * 2017-09-06 2022-03-01 Tdk Corporation Tunnel magnetoresistive effect element and magnetic memory
US10381403B1 (en) * 2018-06-21 2019-08-13 Globalfoundries Singapore Pte. Ltd. MRAM device with improved seal ring and method for producing the same
US10892299B2 (en) * 2018-07-31 2021-01-12 International Business Machines Corporation Magnetic field controlled transistor
JP2020043134A (ja) 2018-09-06 2020-03-19 キオクシア株式会社 磁気記憶装置
CN114068613A (zh) * 2020-08-05 2022-02-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064358A (zh) * 2006-04-28 2007-10-31 株式会社东芝 磁阻元件及其制造方法
CN101154707A (zh) * 2006-09-29 2008-04-02 株式会社东芝 磁阻效应器件以及使用它的磁性随机存取存储器
CN101266831A (zh) * 2007-03-15 2008-09-17 索尼株式会社 存储元件和存储器
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2002329905A (ja) * 2001-05-02 2002-11-15 Fujitsu Ltd Ｃｐｐ構造磁気抵抗効果素子およびその製造方法
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
WO2003072781A1 (fr) * 2002-02-28 2003-09-04 Meiji Seika Kaisha, Ltd. Galectine anti-acarienne
JP4100025B2 (ja) 2002-04-09 2008-06-11 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
US7675129B2 (en) * 2002-12-13 2010-03-09 Japan Science And Technology Agency Spin injection device, magnetic device using the same, magnetic thin film used in the same
US7075822B2 (en) * 2002-12-31 2006-07-11 Intel Corporation High bandwidth datapath load and test of multi-level memory cells
US6845038B1 (en) * 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
CA2554977A1 (en) * 2004-01-26 2005-08-11 Nimblegen Systems, Inc. Computer software to assist in identifying snps with microarrays
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7289356B2 (en) * 2005-06-08 2007-10-30 Grandis, Inc. Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein
TWI304586B (en) * 2006-03-20 2008-12-21 Univ Nat Yunlin Sci & Tech System for reducing critical current of magnetic random access memory
ATE527527T1 (de) * 2006-05-30 2011-10-15 Acreo Ab Vorrichtung, kit und verfahren zur überwachung einer parameterhistorie
JP2008085208A (ja) * 2006-09-28 2008-04-10 Fujitsu Ltd トンネル磁気抵抗素子、磁気ヘッドおよび磁気メモリ
JP2008109118A (ja) * 2006-09-29 2008-05-08 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP2008130807A (ja) * 2006-11-21 2008-06-05 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US7598579B2 (en) * 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
JP2009081315A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US20090122450A1 (en) * 2007-11-08 2009-05-14 Headway Technologies, Inc. TMR device with low magnetostriction free layer
WO2009133650A1 (ja) * 2008-05-02 2009-11-05 国立大学法人大阪大学 磁化制御方法、情報記憶方法、情報記憶素子及び磁気機能素子
JP4952725B2 (ja) 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
US9450177B2 (en) * 2010-03-10 2016-09-20 Tohoku University Magnetoresistive element and magnetic memory
JP5725735B2 (ja) * 2010-06-04 2015-05-27 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
US8604572B2 (en) * 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
JP2012059906A (ja) * 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5740878B2 (ja) * 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
CN101064358A (zh) * 2006-04-28 2007-10-31 株式会社东芝 磁阻元件及其制造方法
CN101154707A (zh) * 2006-09-29 2008-04-02 株式会社东芝 磁阻效应器件以及使用它的磁性随机存取存储器
CN101266831A (zh) * 2007-03-15 2008-09-17 索尼株式会社 存储元件和存储器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107274925A (zh) * 2012-05-16 2017-10-20 索尼公司 存储系统和存储器件
CN107274925B (zh) * 2012-05-16 2020-10-23 索尼公司 存储系统和存储器件
CN107564931A (zh) * 2016-07-06 2018-01-09 中电海康集团有限公司 一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺
CN108008326A (zh) * 2016-10-31 2018-05-08 南京大学 一种调控mram材料阻尼因子的方法
CN108008326B (zh) * 2016-10-31 2020-11-24 南京大学 一种调控mram材料阻尼因子的方法

Also Published As

Publication number Publication date
US10374146B2 (en) 2019-08-06
US20180006211A1 (en) 2018-01-04
JP2012059906A (ja) 2012-03-22
US20150145080A1 (en) 2015-05-28
US9025362B2 (en) 2015-05-05
CN102403027B (zh) 2016-09-07
US20120063220A1 (en) 2012-03-15
US9735343B2 (en) 2017-08-15

Similar Documents

Publication Publication Date Title
US10374146B2 (en) Memory element and memory device
US9324940B2 (en) Storage element, memory and electronic apparatus
US8436438B2 (en) Memory element and memory device
US9196333B2 (en) Magnetic memory element and magnetic memory device
CN102610270B (zh) 存储元件和存储器装置
KR101891829B1 (ko) 기억 소자 및 메모리 장치
US20120199922A1 (en) Storage element and memory device
CN102403025B (zh) 存储元件和存储装置
US8445980B2 (en) Memory element and memory device
CN102385923A (zh) 存储元件和存储设备
CN102403031B (zh) 存储元件和存储装置
US8455968B2 (en) Storage element and memory device
CN102403028B (zh) 存储元件和存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant