CN107564931A - 一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺 - Google Patents

一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺 Download PDF

Info

Publication number
CN107564931A
CN107564931A CN201610543847.3A CN201610543847A CN107564931A CN 107564931 A CN107564931 A CN 107564931A CN 201610543847 A CN201610543847 A CN 201610543847A CN 107564931 A CN107564931 A CN 107564931A
Authority
CN
China
Prior art keywords
common source
metal
magnetic ram
layer metal
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610543847.3A
Other languages
English (en)
Inventor
戴强
李辉辉
刘少鹏
孟皓
陆宇
刘波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Original Assignee
CETHIK Group Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd filed Critical CETHIK Group Ltd
Priority to CN201610543847.3A priority Critical patent/CN107564931A/zh
Publication of CN107564931A publication Critical patent/CN107564931A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明涉及一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺,该方案利用硅衬底材料连接源极代替金属连线的方法提高MRAM密度,在工艺上引入了Common Source的工艺方案来满足源极互联的目标。本发明有效地提高了数据存储密度,降低了芯片面积;能有效提高磁性存储器单元密度50%。

Description

一种基于共源电阻技术的磁性随机存取存储器及其共源结构 制造工艺
技术领域
本发明涉及非易失性存储器和半导体领域,尤其涉及一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺。
背景技术
当前的MRAM基本采用源极与位线平行,与字线垂直的方式布局走线。并用金属层连接每个存储单元的源,漏极。在通常的MRAM单元结构中,CMOS源极互联接同电位,漏极连接磁性隧道结(MTJ)并将同一行(位线)互联用以选址,字线(栅极)纵向互联用以选址。源极及位线(漏极)的金属走线为同一方向并与位线垂直。如图1、图2所示,每两个单元共用的源端通过CT连接至第一层金属走线。漏端通过CT连接至第一层金属,漏端的第一层金属不作走线,仅作为连接CT以及磁性隧道结。磁性隧道结定义在第一层金属框上,通过第二层金属连线互联。
发明内容
本发明为克服上述的不足之处,目的在于提供一种基于共源电阻技术的磁性随机存取存储器,引入共源极电阻来代替源极金属连线,此种结构可以节省金属之间的设计规范要求以及CONT和多晶硅栅极之间的规范要求而损耗的面积。
本发明另一目的在于提供一种基于共源电阻技术的磁性随机存取存储器的共源结构制造工艺,引入共源极设计及工艺方案,理论上能将存储单元的密度提高50%。
本发明是通过以下技术方案达到上述目的:一种基于共源电阻技术的磁性随机存取存储器,包括:存储单元、有源区、多晶体栅极、后段金属与前段器件连接孔、第一层金属、第二层金属、磁性隧道结、浅沟道隔离;浅沟道隔离设于有源区两侧;多晶体栅极设于有源区上方,将有源区分为源极与漏极;所述浅沟道隔离与有源区源极的相连部分为离子半导体电阻;漏极通过后段金属与前段器件连接孔与第一层金属相连;所述相邻源极通过离子半导体电阻互联,呈共源极结构;源极每隔若干存储单元后通过后段金属与前段器件连接孔与第一层金属相连;第二层金属通过磁性隧道结连接在第一层金属上方。
作为优选,所述的第一层金属、第二层金属带有金属走线。
作为优选,所述金属走线的材质为铜,铝,金,银,钨,钽中的任意一种。
作为优选,所述的源极每隔2n个存储单元后通过后段金属与前段器件连接孔与第一金属层的金属走线相连;作为优选,每隔16个存储单元。
作为优选,所述的源极带有源极线;漏极带有位线。
作为优选,所述的多晶体栅极带有字线。
一种基于共源电阻技术的磁性随机存取存储器的共源结构制造工艺,包括如下步骤:
1)利用共源极光刻打开所有需要互联的源极区域,其余部分全覆盖光刻胶;
2)对浅沟道隔离层与有源区源极的相连部分进行刻蚀,去除浅沟道隔离层中的氧化物,露出硅衬底;
3)在步骤2)刻蚀完的区域进行离子注入,与露出的硅衬底共同形成电阻;
4)按照正常的MOS流程进行后续的工艺流程。
作为优选,所述步骤2)刻蚀去除浅沟道隔离层中的氧化物的方法为反应离子刻蚀、湿法刻蚀中的任意一种,作为优选,采用反应离子刻蚀方法。
本发明的有益效果在于:1)本发明可以节省金属之间的设计规范要求以及CONT和多晶硅栅极之间的规范要求而损耗的面积;2)达到提高MRAM存储单元密度的目的,理论单元密度提升50%。
附图说明
图1是背景技术现有MRAM的存储单元版图;
图2是背景技术现有MRAM的三维结构示意图;
图3是本发明MRAM的存储单元版图;
图4是本发明MRAM的三维结构示意图;
图5是本发明存储单元矩阵的连接方式示意图;
图6是本发明共源结构的制造工艺示意图1;
图7是本发明共源结构的制造工艺示意图2;
附图标记为:AA-有源区,Poly-多晶体栅极,CT-后段金属与前段器件连接孔,M1-第一层金属,CS-共源极,Cell-存储单元区域,MTJ-磁性隧道结,WL-字线,BL-位线,SL-源极线,PR-光刻胶,STI-浅沟道隔离,CS Implant-共源极离子注入。
具体实施方式
下面结合具体实施例对本发明进行进一步描述,但本发明的保护范围并不仅限于此:
实施例:如图3、图4所示,一种基于共源电阻技术的磁性随机存取存储器,包括:存储单元、有源区、多晶体栅极、后段金属与前段器件连接孔、第一层金属、第二层金属、磁性隧道结、浅沟道隔离;浅沟道隔离设于有源区两侧;多晶体栅极设于有源区上方,将有源区分为源极与漏极;浅沟道隔离与有源区源极的相连部分为离子半导体电阻;漏极通过后段金属与前段器件连接孔与第一层金属相连;相邻源极通过离子半导体电阻互联,呈共源极结构;源极每隔若干存储单元后通过后段金属与前段器件连接孔与第一层金属相连;第二层金属通过磁性隧道结连接在第一层金属上方。第一金属层、第二金属层带有金属走线,材质为铜,铝,金,银,钨,钽中的任意一种。
现有的MRAM结构,其源极通过CT连接至第一层金属走线;漏极通过CT连接至第一层金属,漏端的第一层金属不作走线,仅作为连接CT以及磁性隧道结。磁性隧道结定义在第一层金属框上,通过第二层金属连线互联。本发明的的MRAM结构的漏极与现有的连接方式一致。但源极去掉CT以及第一层金属连线,将源极的浅沟道隔离区域里的氧化物去除,然后注入离子形成电阻,利用此有源区电阻连接互联源极。因为去掉了源极的CT,规避了源极金属包CT以及源极第一层金属与漏端第一层金属间间距的设计规范而损耗的面积。
本发明的MRAM的存储单元矩阵的连线方式如图5所示,每隔16个(或者其他bit数)单元就将源极通过CT连接至第一层金属走线,避免连接过多单元导致连线电阻过高。其他bit数也可以选用其它单元数,如2,4,8,32等,具体根据设计时电阻需求确定。根据本设计的MRAM,理论上能将存储单元的密度提高50%。
在本发明中实现此共源结构的制造工艺如图6-图7所示,首先利用光刻及刻蚀手段将需要互联的源极间的浅沟道隔离层中的氧化物去除,露出硅衬底。其次用离子注入的方法将露出的硅衬底形成电阻,来达到源极互联的目的。此种设计方案无需每个存储单元单独使用CONT连接金属层,省去满足金属间以及CONT与多晶硅栅极间的设计规范而占用的面积。具体步骤如下:
a.利用共源极光刻打开所有需要互联的源极区域,其余部分全覆盖光刻胶;
b.源极刻蚀,将浅沟道隔离层中的氧化物去除;
c.在刻蚀完的区域进行离子注入(implant),将浅沟道隔离表面的有源区形成电阻;
d、后续的工艺流程按照正常的MOS流程进行。
所述步骤b的刻蚀优选反应离子刻蚀方法,也可以是湿法刻蚀或其他去除氧化物的方法。
以上的所述乃是本发明的具体实施例及所运用的技术原理,若依本发明的构想所作的改变,其所产生的功能作用仍未超出说明书及附图所涵盖的精神时,仍应属本发明的保护范围。

Claims (8)

1.一种基于共源电阻技术的磁性随机存取存储器,其特征在于包括:存储单元、有源区、多晶体栅极、后段金属与前段器件连接孔、第一层金属、第二层金属、磁性隧道结、浅沟道隔离;浅沟道隔离设于有源区两侧;多晶体栅极设于有源区上方,将有源区分为源极与漏极;所述浅沟道隔离与有源区源极的相连部分为离子半导体电阻;漏极通过后段金属与前段器件连接孔与第一层金属相连;所述相邻源极通过离子半导体电阻互联,呈共源极结构;源极每隔若干存储单元后通过后段金属与前段器件连接孔与第一层金属相连;第二层金属通过磁性隧道结连接在第一层金属上方。
2.根据权利要求1所述的一种基于共源电阻技术的磁性随机存取存储器,其特征在于:所述的第一层金属、第二层金属带有金属走线。
3.根据权利要求2所述的一种基于共源电阻技术的磁性随机存取存储器,其特征在于:所述金属走线的材质为铜,铝,金,银,钨,钽中的任意一种。
4.根据权利要求1所述的一种基于共源电阻技术的磁性随机存取存储器,其特征在于:所述的源极每隔2n个存储单元后通过后段金属与前段器件连接孔与第一层金属的金属走线相连;作为优选,每隔16个存储单元。
5.根据权利要求1所述的一种基于共源电阻技术的磁性随机存取存储器,其特征在于:所述的源极带有源极线;漏极带有位线。
6.根据权利要求1所述的一种基于共源电阻技术的磁性随机存取存储器,其特征在于:所述的多晶体栅极带有字线。
7.一种基于共源电阻技术的磁性随机存取存储器的共源结构制造工艺,其特征在于,包括如下步骤:
1)利用共源极光刻打开所有需要互联的源极区域,其余部分全覆盖光刻胶;
2)对浅沟道隔离层与有源区源极的相连部分进行刻蚀,去除浅沟道隔离层中的氧化物,露出硅衬底;
3)在步骤2)刻蚀完的区域进行离子注入,与露出的硅衬底共同形成电阻;
4)按照正常的MOS流程进行后续的工艺流程。
8.根据权利要求7所述的一种基于共源电阻技术的磁性随机存取存储器的共源结构制造工艺,其特征在于,所述步骤2)刻蚀去除浅沟道隔离层中的氧化物的方法为反应离子刻蚀、湿法刻蚀中的任意一种,作为优选,采用反应离子刻蚀方法。
CN201610543847.3A 2016-07-06 2016-07-06 一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺 Pending CN107564931A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610543847.3A CN107564931A (zh) 2016-07-06 2016-07-06 一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610543847.3A CN107564931A (zh) 2016-07-06 2016-07-06 一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺

Publications (1)

Publication Number Publication Date
CN107564931A true CN107564931A (zh) 2018-01-09

Family

ID=60973340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610543847.3A Pending CN107564931A (zh) 2016-07-06 2016-07-06 一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺

Country Status (1)

Country Link
CN (1) CN107564931A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909039A (zh) * 2019-12-04 2021-06-04 浙江驰拓科技有限公司 存储器及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861715B2 (en) * 2002-04-08 2005-03-01 Guobiao Zhang Electrically programmable three-dimensional memory
CN1747060A (zh) * 2004-08-12 2006-03-15 三星电子株式会社 操作自旋注入操作磁随机存取存储器件的方法及相关器件
CN101354917A (zh) * 2007-07-26 2009-01-28 三星电子株式会社 包括叠置nand型电阻存储器单元串的非易失性存储器件及其制造方法
CN102034757A (zh) * 2009-09-28 2011-04-27 中芯国际集成电路制造(上海)有限公司 用于制造包含公共源极晶体管的半导体器件的方法
US20120051164A1 (en) * 2010-08-30 2012-03-01 Jong-Pil Son Memory cell, methods of manufacturing memory cell, and memory device having the same
CN102376737A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 嵌入mram的集成电路及该集成电路的制备方法
CN102403027A (zh) * 2010-09-09 2012-04-04 索尼公司 存储元件和存储装置
US20150357376A1 (en) * 2014-06-09 2015-12-10 BoYoung Seo Semiconductor memory device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861715B2 (en) * 2002-04-08 2005-03-01 Guobiao Zhang Electrically programmable three-dimensional memory
CN1747060A (zh) * 2004-08-12 2006-03-15 三星电子株式会社 操作自旋注入操作磁随机存取存储器件的方法及相关器件
CN101354917A (zh) * 2007-07-26 2009-01-28 三星电子株式会社 包括叠置nand型电阻存储器单元串的非易失性存储器件及其制造方法
CN102034757A (zh) * 2009-09-28 2011-04-27 中芯国际集成电路制造(上海)有限公司 用于制造包含公共源极晶体管的半导体器件的方法
CN102376737A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 嵌入mram的集成电路及该集成电路的制备方法
US20120051164A1 (en) * 2010-08-30 2012-03-01 Jong-Pil Son Memory cell, methods of manufacturing memory cell, and memory device having the same
CN102403027A (zh) * 2010-09-09 2012-04-04 索尼公司 存储元件和存储装置
US20150357376A1 (en) * 2014-06-09 2015-12-10 BoYoung Seo Semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909039A (zh) * 2019-12-04 2021-06-04 浙江驰拓科技有限公司 存储器及其制作方法
CN112909039B (zh) * 2019-12-04 2023-04-18 浙江驰拓科技有限公司 存储器及其制作方法

Similar Documents

Publication Publication Date Title
CN101292351B (zh) 具有嵌入式浮动栅极的快闪存储器
US9252156B2 (en) Conductor structure and method
CN108630704A (zh) 具有分层的导体的三维存储装置
CN105990367B (zh) 具有rom单元的非易失性存储器单元阵列
EP2884666B1 (en) FPGA device with programmable interconnect in back end of line portion of the device.
CN103247632A (zh) 半导体器件及其制造方法
CN102610615A (zh) 三维nor型阵列的存储器装置
CN104051469B (zh) 集成电路及操作具有非挥发性存储器的集成电路的方法
CN103165618A (zh) 三维非易失性存储器件、存储系统及其制造方法
CN103811495A (zh) 三维存储器装置及其制造方法
CN106206728A (zh) 半导体晶体管与闪存存储器及其制造方法
CN105529398B (zh) 电阻式随机存取存储器及其制造方法
US8994121B2 (en) Nonvolatile semiconductor memory device
CN107564931A (zh) 一种基于共源电阻技术的磁性随机存取存储器及其共源结构制造工艺
CN100505235C (zh) 半导体器件的金属线及其制造方法
CN104269381B (zh) Nand型闪存单元结构的制备方法
CN107210202A (zh) 用金属栅和逻辑器件形成自对准分裂栅存储单元阵列的方法
JP2008047863A (ja) 不揮発性メモリのウェルピックアップ構造を製造する方法
CN207529977U (zh) 集成电路和电子装置
CN105304573A (zh) 三维存储器元件及其制造方法
CN107564930A (zh) 一种基于源极合金电阻的磁性随机存取存储器及源极合金电阻制造工艺
CN107527860A (zh) 一种改善闪存单元过擦除问题的方法
CN103633241B (zh) 忆阻存储器及其制造方法
CN105870120A (zh) 非挥发性存储器
CN106328655A (zh) 电阻式随机存取存储器结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180109